CN1515031A - 具有电镀电阻器的印刷电路板的制造方法 - Google Patents

具有电镀电阻器的印刷电路板的制造方法 Download PDF

Info

Publication number
CN1515031A
CN1515031A CNA028049403A CN02804940A CN1515031A CN 1515031 A CN1515031 A CN 1515031A CN A028049403 A CNA028049403 A CN A028049403A CN 02804940 A CN02804940 A CN 02804940A CN 1515031 A CN1515031 A CN 1515031A
Authority
CN
China
Prior art keywords
resistance material
phosphorus
resistor
electroless plating
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028049403A
Other languages
English (en)
Other versions
CN1302545C (zh
Inventor
彼得・库坎斯基斯
彼得·库坎斯基斯
・弗里茨
丹尼斯·弗里茨
・德索
弗兰克·德索
・卡斯托蒂
史蒂文·卡斯托蒂
萨沃斯卡
戴维·萨沃斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Inc
Original Assignee
MacDermid Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MacDermid Inc filed Critical MacDermid Inc
Publication of CN1515031A publication Critical patent/CN1515031A/zh
Application granted granted Critical
Publication of CN1302545C publication Critical patent/CN1302545C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

本发明的方法揭示了可以通过将电阻器电镀到绝缘基体上并与印刷电路板成一整体而制造出电阻器。通过蚀刻和氧化电镀电阻器而得到的绝缘基体均匀化揭示了用以改善电镀电阻器的均匀性和一致性的技术。方法中还公开了用于电镀电阻器的电阻值的调整和稳定化的修整以及烘烤的方法。

Description

具有电镀电阻器的印刷电路板的制造方法
技术领域
本发明涉及具有印刷的电镀电阻器的双面或多层印刷电路板的制造方法。所提供的方法可制造具有整体电阻的印刷电路，该电阻被印刷和电镀在印刷电路板表面上，或多层印刷电路板的内层核心上，如此能预留较大的电路板表层以供放置主动元件。该方法以比先前方式更有效率且更经济的方式制造具有电阻器的印刷电路板。
背景技术
在制造印刷电路时，通常提供在每一面上具有电路图的平面板(例如，双面电路板)，同样，通常制造由绝缘基体和导电金属的整体平面层压体所构成的板，其中由绝缘基体所分隔的导电金属的一个或多个平行内层或平面层沿着内部平面处于具有显露的外表面的结构中，该外表面为包括印刷电路图形的层压体(例如：多层电路板)的外表面。
在双面和多层电路板中，必须在含有导电电路图的板的各层和/或各面间提供互联。该互联由金属化、在板中连通需要电互联的各面和各层的导电通孔予以实现。提供导电通孔主要采用的方法是在通孔的不导电表面上进行金属的无电镀沉积，该通孔由在板中进行钻或冲压得到。通常地，无电镀沉积后接着电镀沉积金属于各孔中而使导电金属达到所需要的厚度。最近，某些方法允许直接在通孔中进行电镀而不需要先前的无电镀沉积。
用于制造印刷电路板的通常制造顺序以覆铜层压板开始。所使用的覆铜层压板包括玻璃强化的环氧树脂绝缘基体及粘合至基体的两个平坦表面上的铜箔，尽管也可使用其他类型的绝缘基体例如纸基酚醛树脂和聚酰亚胺树脂基体。首先，在覆铜层压板中钻出或冲压出通孔，以显露出绝缘基体材料的孔表面。然后使孔经受化学电镀过程，此过程沉积导电金属于各孔中及铜表面上。将电镀保护层以所需电路图负像的形式涂到外表面上。随后将铜电镀在未被电镀保护层覆盖的所有表面上至一预定的厚度，然后沉积一薄层锡作为抗蚀刻层。然后剥离抗电镀层并将暴露的铜表面(如未覆盖抗蚀刻层的铜表面)蚀刻掉。最后，除去抗蚀刻层并将印刷电路板以所熟知的制造方法予以完成，例如涂阻焊层，然后以热空气焊锡平整。前述的过程通常被称为图案电镀法，且适合于制造双面印刷电路板或多层板。然而，在多层板的情况中，起始材料是包含称为内层的电路图内部平面的覆铜层压板。
简单印刷电路板和多层电路板的内层通过称为印刷和蚀刻的技术而被制造出。以此种方式，将光聚合物层压或干燥于覆铜层压板的铜表面上。然后将光聚合物使用负片选择性成像并显像而在覆铜层压板的表面上产生所需要的电路图形的正像。然后将显露的铜蚀刻掉并除去光聚合物，显现出所需要的电路图形。
可将半添加过程连同印刷和蚀刻过程使用以生产具有电镀通孔的双面或多层印刷和蚀刻板。在此过程中将覆铜层压板或在外部表面上具有铜箔的多层封装通过如上所示的印刷和蚀刻过程处理。然后将孔以所需要的排列钻在板中。然后涂敷抗电镀层来覆盖大体上板的全部外表面(除去孔和电路部分)。通常，涂敷一层单独的减敏掩模，通孔被活化，且减敏掩模以不影响活化的方式被除去。然后对显露的区域进行无电镀式电镀。
除此以外，许多其它的方法也被用来制造印刷电路板。某些方法详述于美国第3,982,045、4,847,114和5,246,817号专利中，其教导合并入本文以供参考。然而，在现有技术的方法中，若需要，所制造的电路需将电阻器提供于电路板本身的外部(例如，贴装在电路板的表面上作为附件)。
本发明公开一种方法，可将可靠的电阻器作为印刷电路板的电路图的一个整体部分进行印刷及电镀。此方法提供一种高效且经济的方式来提供必需的电阻器。另外，该方法提供与现有技术的方法所制造的比较而进一步小型化的印刷电路板。关于此点，通常的现有技术是美国第3,808,576和2,662,957号专利，两者的教导合并入本文以供参考。本发明制造具有整体电阻器的印刷电路，该电阻器具有如大多数应用所需要的特别恒定的电阻。
附图说明
各图显示出本发明的基本方法的步骤。
图1A代表具有绝缘的介电基体10和所附着的铜箔11的覆铜层压板的一面(尽管如此，两面最有可能以相同方式予以处理)。
图1B示出为位于铜箔11上的已成像的抗蚀刻层12。该抗蚀刻层12已形成并显像，因此仅覆盖铜箔11的所需部分。
图1C示出将显露的铜蚀刻掉而在基体10上留下由不连接的抗蚀刻层覆盖的铜导线13和14。
图1D示出抗蚀刻层已被完全剥离，在基体10上仅留下所需要的铜导线13及14。
图1E显示出抗电镀层15的涂敷，除了电阻器将要被电镀的部分之外，抗电镀层覆盖该板的整个区域。
图1F显示出经电镀的电阻器16，其连接先前并不连接的铜导线13与14。
图1G显示出将抗电镀层15剥离后的电路。
发明的概述
本发明提出一种将电阻器作为印刷电路板的一个整体部分来印刷并电镀的方法。所述方法以其基本形式由下列顺序的处理步骤予以描述。
a)以所需要的图案，在覆金属层压板(或多层封装)的铜箔11表面上涂敷一抗蚀刻层12。该所需要的图案优选以一种正像方式形成所需要的导电电路并以一种负像方式形成电路与电阻器位置之间的区域；
b)蚀刻掉显露的铜并优选除去抗蚀刻层以形成未连接的铜导线(13和14)；
c)活化各表面以在其上接受电镀；
d)涂敷一电镀保护层15，其覆盖大体上所有的表面，除电阻器将要被电镀的区域之外；
e)用电阻材料16电镀显露的区域；及
f)除去电镀保护层。
作为与前述方法相当的方法，前述步骤a)和b)可由具有下列步骤的附加方法予以代替：
a.l.)活化空介电基体的表面以在其上接受电镀；
a.2.)涂敷电镀保护层至介电基体上，以负像方式形成需要的电路并以正像方式形成电路与电阻器的位置之间的区域；
a.3.)电镀所需要的电路图；
a.4.)剥离抗电镀层；及
随后遵循先前所述的步骤c)至f)。
在一优选的具体实施例中，为了将介电表面均匀化，在步骤b)后但在步骤c)前使基体经受介电蚀刻剂。此时的蚀刻将介电表面均匀化，可提供具有更为恒定且可预测的电阻的电镀电阻器。
在另一优选的具体实施例中，在步骤e)与f)间或在步骤f)后，使抗电镀层材料与一种氧化剂接触。使抗电镀层材料与一种氧化剂接触，然后以一种受控的方式氧化抗电镀层材料，能提供具有更为恒定且可预测的电阻的电镀电阻器，且非必要的，可具有更高的电阻。内部电阻通过受控的氧化而增加。作为可替换之方案，或作为另外的步骤，电阻器可以在步骤f)之后烘烤，以稳定电阻器的电阻。
在第三优选的具体实施例中，为了除去来自步骤c)的任何残余活化剂物质，及通常为了改良该板的表面绝缘电阻，在步骤f)之后，使印刷电路板经受清洁步骤。包括此步骤来制造印刷电路板具有较高的可靠性。
建议使用最终修整作为调整电镀电阻器的绝缘电阻值的方法，以使电阻值处于预定的绝缘电阻(欧姆)范围内。使用激光以熔除电镀电阻器的部分区域为一种特别适合的修整法。
发明的详述
本文中所述的过程提供在两个导电区域间形成电阻器的方法，所述区域在绝缘基体上并由绝缘基体分隔开。所述方法可电镀一种电阻材料至绝缘基体上，其在导电的区域之间，以使电阻材料与导电区域连接。所述方法特别适用于制造具有电镀电阻器(其与电路成为整体)的印刷电路板。最基本的处理顺序叙述如下：
a)涂敷一抗蚀刻层至覆金属层压板的表面上，以使抗蚀刻层以正像方式形成所需要的电路图而以负像方式形成电路间的区域(包括电阻器的位置)；
b)蚀刻掉显露的铜表面并剥离抗蚀刻层；
c)非必要的，使用选自下列方法的一种来处理显露的介电表面：化学蚀刻、等离子体蚀刻、激光校正(laser normalization)、蒸汽喷净、砂纸打磨、喷丸和喷砂处理；
d)活化显露的介电表面以在其上接受电镀；
e)涂敷一电镀保护层以使抗电镀层覆盖所有或大体上所有的表面，除电阻器将要被电镀的区域之外，(即：以负像方式形成电阻器区域)；
f)电镀显露的区域；
g)非必要的，使电镀的区域与一种氧化剂接触；
h)剥离电镀保护层；
i)非必要的，清洁印刷电路板的表面；
j)非必要的，烘烤电阻器；
k)非必要的，修整部分电镀电阻器材料，使得电阻器的最终绝缘电阻值落在绝缘电阻值的预定范围内；以及
l)非必要的，使用一保护涂层覆盖该电阻器。
步骤a)与b)一起要求在覆金属的介电层压板的表面上创造形成的电路图(或多层封装-含有一或多个电路内层的电路图的多层，其被层压入单一平面封装中)。各内层可含有或不含本发明的电镀电阻器。如果如此，则内层可由本文中所述的方法予以制造。全部的覆金属的介电层压板以及多层封装被称为覆金属层压板。覆金属层压板可非必要的在其中具有按需要排列的通孔。可将各通孔在此时予以电镀或不予电镀。此处关键是在覆金属层压板的表面上，沿着在电路图中形成和创造的特定断路，来形成和创造电路图形，在该断路处电阻器被电镀(“电阻器区域”)。特定电阻器区域的长度和宽度显然会直接影响在电镀后所得到的电阻。
可以许多方式实现电路图和电阻器区域的形成和创造。最普遍的方式是通过如上述步骤a)与b)所述的减法过程(subtractiveprocess)。在该减法过程中，使用覆金属(通常是覆铜)层压板。该覆金属层压板包括一平面介电基体及粘合至两外部表面的金属箔。如所述，该介电基体通常是玻璃增强的环氧树脂，但也可以是该现有技术中所熟知的各种其它绝缘材料。在任何情况下，将抗蚀图案涂敷至覆金属层压板的金属表面以使抗蚀层以正像方式形成电路并以负像方式形成电路与电阻器区域间的区域。实现此目的的最通常方式是使用光刻胶。在此情况中，将光刻胶以液体或以干形式涂敷至金属表面。然后将光刻胶通过负片选择性暴露于光化辐射下。将抗蚀层的未曝光区域冲洗显影而显现所需要的图案。作为可替代的方法，可将抗蚀层直接以所需要的图案网版印刷在金属表面上。在用抗蚀层形成电路后，将显露的铜区域蚀刻掉并除去抗蚀层以显露出电路。因此，电路与电阻器区域之间的区域现在几乎没有介电性。
步骤c)是非必要的，但是推荐使用。为了使电阻器可使用及可靠，电阻必须是可预测的、相对恒定并可靠。为了获得具有可预测的、相对恒定和可靠性电阻的电镀电阻器，用电阻材料电镀以形成电阻器的介电表面必须均匀。通过使介电表面(电阻器将在其上被电镀)均匀化而实现介电表面均匀性及电镀电阻器的可预测的、相对恒定且可靠的电阻。均匀化可以多种方式实现，例如蒸汽喷净、化学蚀刻、等离子体蚀刻、激光校正或机械校正。机械校正可经由砂纸打磨、喷砂处理或喷丸清理予以实现。通过化学蚀刻的表面均匀化是最可靠而有效率的方法。关于此点所使用的特定蚀刻剂必须与所使用的介电体匹配。然而，如果使用玻璃增强的环氧树脂，发明人发现：碱性过锰酸盐、浓硫酸、铬酸或等离子体对于蚀刻及使介电体的表面均匀化特别有用。关于此点，以在超过140°F的温度下，在10重量％苛性溶液中，浓度超过50克/升的过锰酸钠或钾的溶液经历2至20分钟的时间较佳。关于此点，如果使用过锰酸盐，可先使用一种溶胀剂或敏化剂使介电体更易接受过锰酸盐蚀刻。适合环氧树脂的通常溶胀剂是间吡咯，在自90至120°F下全强度加压1至5分钟。另外，通常在过锰酸盐蚀刻后使用一种酸性还原溶液除去过锰酸盐的残渣。
步骤d)包括活化欲电镀的表面。表面的活化可以复杂方式进行：如从在贵金属活化剂中单一浸渍(或非贵金属或本领域中所熟知的其它活化剂)至包含多步骤的全电镀循环。通常，活化程序以调节剂(表面活性剂或其它类型)开始，接着是活化剂(PdCl2/SnCl2胶体)和加速剂。如果使用加速剂，发明人发现，在紧邻步骤f)(即电阻器的电镀)之前优选涂敷加速剂溶液。无电电镀加速剂是本领域公知的，包括盐酸或氟硼酸的简单溶液，或亚氯酸钠的碱性溶液。在每次化学处理之间安排清水冲洗。不管选择何种活化循环，其主要目的在于处理该表面以使其初始化并接受电镀。实现此目的的各种方法在本领域中是公知的，可将任何一种方法有利地利用于本文中。请参照美国第5,032,427(Kukanskis等)，4,976,990(Bach等)以及4,863,758(Rhodenizer)号专利，其教示合并入本文中以供参考。发明人发现在步骤d)的活化循环之后，干燥覆金属层压板是有利的。
在步骤e)中，涂敷固体或液体的电镀保护层以使电阻器区域以负片形式形成。通常，为了实现此目的，电镀保护层会覆盖所有或大致所有的表面，除电阻器区域以外。如果电镀保护层允许一些电镀重叠，该重叠发生于电阻电镀层与导电电路重合而与使用电镀保护层覆盖所有的电路相反而使电阻电镀层仅邻接导电电路的地方，则电镀电阻器更为可靠。在任何情况中，电镀保护层可能是本领域中所公知的任何通常电镀保护层，只要它在随后的电镀浴中维持其完整性。可将电镀保护层以所需要的图案筛网印刷在表面上或予以胶版涂敷、光成像和显像。在涂敷一固体电镀保护层至表面时，发明人发现，真空层压在确保保护层与表面的三维特征紧密贴合中是特别有用的。
步骤f)包括对电阻器电镀。在此阶段，电镀仅发生在未经电镀保护层所覆盖(步骤e)的区域(例如，电阻器区域，最好在电阻器连接至电路的地方具有一些重叠)。可有利地利用各种电镀浴。关于此点，无电镀式镍-磷(或其合金)、无电镀式贵金属电镀浴，包括钯-磷或钌-磷(或前述任意之合金)无电镀式电镀浴特别有用。非必要的，可能需要在电镀前，清洁及/或加速表面。
显然，所电镀的金属的厚度对于所产生的电阻器的电阻率具有直接影响。发明人发现：通常，电镀的金属厚度在0.05至2.5微米的范围内有利，优选0.10至1.0微米而更优选0.10至0.50微米。基于所使用的电镀浴及所需要的最终电阻，电镀持续2至3分钟有利，更有利的是5至10分钟。
基于所需要的最终电阻，可调整下列因素来变更所产生的电阻的电阻率：所电镀的金属的类型，所电镀的金属的厚度，电阻器的长度，电阻器的宽度以及后续的对电阻器的处理。至于所电镀的金属的类型，镍-磷、钯-磷或钌-磷中的磷含量可影响最后沉积物的电阻率。可变更所有的前述因素而获得所需要的最终电阻。发明人发现：电镀的镍、钯或钌的内部电阻随着金属中的磷含量而增加。还发现：使用具有10至13重量％的磷含量的镍和具有2至8重量％的磷含量的钯来电镀电阻器最有利。发明人发现：磷含量高的金属，尤其是镍或钯，产生具有极高内部电阻的电镀涂层。因此，对于电阻器的任意指定的所需要的最终电阻，可以电镀较大厚度的材料(维持长度和宽度恒定)，从而产生更可靠的电镀电阻器。此方式亦允许商业上可接受的电镀时间在2至3分钟的范围内。少于2至3分钟的电镀时间太短，以致在具有可靠性的商业方法中不容易控制，从而产生相对不可靠的电镀电阻器。如果在相同电路板上需要具有不同电阻的电阻器，则可重复步骤e)和f)或d)，e)和f)以不同厚度的电阻材料或以不同的电阻材料来重复电镀不同的电阻器。当然，另一种方式可变更其它变量例如电阻器的长度与宽度而不须重复任何步骤。
非必要的，步骤g)提供电镀的电阻器金属的受控氧化，优选通过受控的化学氧化。受控氧化是用于增加电镀电阻器的电阻率的方法，而更重要的是可以在一致的基础上提供更可预测的电阻。关于此点，可使用各种氧化剂，包括优选使用碘酸钾。如果使用碘酸钾，则在90℃的温度下，使用10至75gr/l碘酸钾的水溶液经5分钟的时间被证明是有效的。此处，较高内部电阻的材料允许作为较大厚度的电镀材料(其它变量恒定)，更可靠的电镀电阻器及商业上可接受的电镀时间。基于相同的未经氧化的金属的内部电阻，可获得的电镀金属的内部电阻的增加为20至400％。
步骤h)包括除去电镀保护层。必须选择剥离溶液来匹配所使用的电镀保护层。通常的电镀保护层可在碱性溶液中被除去，然而，某些操作需要有机溶剂。
步骤i)中，为了除去任何残余的活化剂及增加板的表面绝缘电阻，非必要的，最好清洁印刷电路板的表面。美国第5,221,418、5,207,867和4,978,422号专利，其教示合并入本文以供参考，均以所述步骤i)所示教示了清洗和增加板的表面绝缘电阻的不同方法。必须注意的是，电镀电阻器的电阻不受前述清洗的影响。如前所述，在清洗电路之前，通过永久或非永久地使用同类型的涂层，保护电镀电阻器是有利的。因此，步骤i)可以如所示在步骤h)之后进行，也可以在电阻器已被涂敷了一合适的保护涂层的情况下在步骤1)之后进行。但是，除非电阻器已被保护，在修整后不会出现进一步的化学过程，因为进一步的过程会影响电阻器的绝缘电阻。
如前述，一般而言，电镀电阻器的电阻率为可预测且不随时间而变是非常重要的。发明人发现，印刷电路板的后续处理可能会使电镀电阻器的电阻值改变。特别地，层压和焊锡过程能永久改变电阻器的电阻值。此外，发明人发现，电镀后的电阻器经过烘焙能使电阻器的电阻值稳定，这样，使得由后续处理引起的电阻值的改变达到最小。因此，发明人优选以100°F至400°F的温度烘焙电镀电阻器30分钟至3小时，更优选以300°F至400°F的温度烘焙30分钟至1.5小时，以稳定电阻器的电阻值，并使其后续的改变最小化。在设计电阻器时，必须能预期由于烘焙电阻器或其它后续处理而导致的电阻值的任何改变。电镀电阻器的绝缘电阻值的最终改变可经由修整而达到。
烘焙之后或电镀之后(若烘焙制程不是所需的)，电镀电阻器的电阻值必要时可通过修整而测量并调整。修整是增加电镀电阻器的绝缘电阻值至一预定或一特定大小的方法，通过修整或在受控方式下移除电镀电阻器的一部分，以达到该元件的指定绝缘电阻值。修整或控制条件下的移除通常是通过使用激光而完成。关于此点，激光用于在精确及受控条件下熔除电镀电阻器的部分，从而达到想要的电阻值。电镀电阻器特别适应此种形式的激光熔除，因为电镀膜层通常相当薄(即，大约5至25微英寸)。另一种选择，电镀电阻器可使用任何的方法进行修整，只要该种方法能在受控方式下可靠地移除电镀电阻器的部分。最优选地，修整步骤尽可能接近印刷电路制程的末尾，以使电阻值变化的可能性降至最低。
最后，通常需要使用一种保护涂层例如阻焊层来覆盖板(包括电镀电阻器)的表面。为了在随后的处理中保护板及加强所得到产物的耐久性，需要使用阻焊层。通常的阻焊层处理记述于美国第5,296,334号专利中，其教示合并入本文中以供参考。
电阻率是导电率的倒数值。通常通过体积电阻率、表面电阻率及/或绝缘电阻来表示，如ASTM D 257所规定的。体积电阻率是单位立方体的各面间的电阻，且等于V＝AR/X，其中V是以欧姆·厘米所表示的体积电阻率，A是电路径的截面积(平方厘米)，R是所测得的电阻(欧姆)，以及X是电路径的长度。如本发明中所述的经电镀的电阻器的体积电阻率的数值其范围可以为自大约500至大约1×10-4欧姆·厘米，其范围最好是大约5至大约5×10-4欧姆·厘米，最优选是在大约1×10-2至大约1×10-3欧姆·厘米的范围内。表面电阻率是一种绝缘体抵抗电流在其表面中流动的能力，且等于S＝PR/d，其中S是以欧姆/平方所表示的表面电阻率，P是ASTMD257中所示的保护电极的参数(厘米)，R是所测得的电阻(欧姆)，而D是电极间的距离(厘米)。绝缘电阻是在特定装置或构型上测量的，并且是体积和表面电阻率的整体效应。通常将绝缘电阻以欧姆表示且与特定装置或构型有关。如本发明中所述的经电镀的电阻器具有范围自大约1至大约10,000欧姆的绝缘电阻，优选大约10至大约1,000欧姆。
应用前述原理至具有特别所需要的设计电阻(例如：绝缘电阻)的特别的经电镀的电阻器上时，下列方程式是有用的：
R＝VX/A
其中R＝特定的电镀电阻器的总需要电阻(例如其绝缘电阻)。
V＝电镀沉积物的体积电阻率，并且对于特定的电镀溶液，其值通常是大概恒定的。
X＝电镀电阻器的长度。
A＝电镀电阻器的截面积(宽度×厚度)。
通常的实施例可能需要具有0.005英寸的宽度，0.005英寸的长度及275欧姆±15欧姆的总需要电阻的电镀电阻器。使用一种电镀溶液，沉积具有大约7×10-3欧姆·厘米体积电阻的改性的无电镀式镍-磷沉积物及沉积10微英寸厚度的前述无电镀式镍，可获得具有所需要总电阻的电阻器如下：
R＝((0.007欧姆·厘米)(0.005英寸)/(5×10-8英寸2))×(1英寸/2.54厘米)
R＝276欧姆
如果需要进一步增加电阻，则可将如此所电镀的沉积物如本文所述进行氧化。应注意，关于此点，得到再现性结果的关键是在电镀该表面前，将表面如本文中所述进行校正。沉积物的后氧化也可增加电阻并改善再现性。可以如前所示通过修整进行需要的对电镀电阻器的电阻进行的调整。
出于比较的目的，镀铜电路图或印刷电路板上镀铜的通孔的体积电阻率通常是小于大约5×10-5欧姆·厘米，其范围优选可自大约1×10-6至大约1×10-8欧姆·厘米。FR-4环氧玻璃印刷电路板的绝缘基体的体积电阻率通常是大于大约109欧姆·厘米，其范围优选可自大约109至大约1020欧姆·厘米。
随着电子装置小型化的发展，印刷电路板的表面面积变得更为紧凑和更有价值。其结果是，依照本发明所电镀的电阻器的总尺寸必须配合总是在减小的印刷电路板的尺寸要求。具有500至1×10-4欧姆·厘米体积电阻率的依照本发明所制备的电镀电阻器，可形成具有大约0.002英寸至大约1.0英寸的长度，优选大约0.005至大约0.20英寸，最优选大约0.005至大约0.080英寸，和具有大约0.002至大约1.0英寸的宽度，优选大约0.005至大约0.20英寸，最优选大约0.005至0.080英寸，以及具有大约2至大约300微英寸的厚度，优选大约5至大约100微英寸，而最优选大约5至大约25微英寸。通常地，前述的长度和宽度尺寸是成像的尺寸(例如：在使用电阻材料予以电镀的区域中成像的电镀保护层的尺寸)。电镀的电阻器的实际尺寸可能略为不同。
下列各实施例仅为了举例说明的目的，不应以任何方式限制本发明。
实施例I
将覆铜玻璃强化环氧层压板通过下列顺序处理：
1.将一干膜保护层(麦克德米德有限公司供应，AquamerCF-1.5)层压至层压板的两个铜表面上。然后将保护层通过负片曝光，选择性曝光于紫外光下。负片如此设计从而使紫外光仅影响在电路区域上(即：电路以正像方式形成而电路与电阻器区域间的区域以负像方式形成)。使用1重量％碳酸钾溶液使保护层的未曝光部分在90°F下显影30秒。
2.通过在110°F下喷射氨性氯化铜蚀刻剂至显露的铜表面上使之蚀刻，直至显露的铜完全被蚀刻掉为止。然后将保护层在10重量％苛性溶液中剥离。
3.通过下列处理顺序，将表面活化以便在其上接受电镀：
a)麦克德米德M-调节剂，110°F，2分钟
b)麦克德米德M-预活化剂，75°F，2分钟
c)麦克德米德M-活化剂，100°F，5分钟
在前述每一个步骤之间使用清洁水冲洗。
4.然后将麦克德米德Viatek PM#4电镀保护层通过筛网涂在表面上以便它覆盖除电阻器将要被电镀的区域(电阻器区域)之外的所有表面(即：这样以负片方式形成电阻器区域)。然后将电镀保护层在250°F下烘烤5分钟使之固化。电阻器区域的宽度和长度、无电镀式钯-磷的电阻率及钯-磷镀层的厚度被用来设计和预测电镀电阻器的最终电阻。
5.然后将电阻器区域通过浸没入麦克德米德Pallas 52无电镀钯-磷电镀浴中在150°F下经过5分钟予以电镀，该电镀浴为每一个所提供的数据表而制备。大约0.1至0.2微米的无电镀式钯-磷被电镀上。
6.然后，将电镀保护层使用10重量％苛性溶液在150°F下通过2分钟使之剥离，然后充分冲洗。
然后使层压板通过电气测试来测定电镀电阻器的实际电阻，并将实际电阻与设计电阻相比较。记录到25至30％的偏差。
实施例II
除去在步骤2后和步骤3前插入下列附加的处理以外，使覆铜玻璃强化环氧层压板通过与实施例I中的相同顺序予以处理：
a)M-Pyrol，100重量％，90°F，2分钟
b)过锰酸钾，60gr/l，10重量％苛性钠，160°F，10分钟
c)10重量％盐酸，5gr/l硫酸羟胺，110°F，5分钟
然后使层压板通过电气测试来测定电镀电阻器的实际电阻，并将实际电阻与设计电阻相比较。记录到8至10％的偏差。
层压板经进一步处理后得到一多层封装，其作法为在多个层压板之间，以及层压板与铜箔被覆片之间，交错插入玻璃强化环氧半固化片。此多层封装接着进行加热与加压处理，使插入的半固化片层得以熔化及固化。实际的层压板在隔离电阻器后再一次进行电气测试，以测定电镀电阻器的实际电阻值，实际电阻值再与设计电阻值比较。记录到20至30％的偏差。
实施例III
除去在实施例II步骤的最后经过下述处理，使覆铜玻璃强化环氧层压板通过与实施例II中的相同顺序予以处理：
将电阻器通过将板在90℃下的40gr/l的碘酸钾水溶液中浸没5分钟使之氧化。
然后使层压板通过电气测试来测定电镀电阻器的实际电阻(没有后续的层压)。与实施例II的未经氧化的电阻器比较，实际电阻增加300％。记录到5至10％的偏差。
实施例IV
除去在步骤6之后将层压板在350°F下烘烤1小时外，使覆铜玻璃强化环氧层压板通过与实施例II中的相同顺序予以处理。
然后使层压板通过电气测试来测定电镀电阻器的实际电阻，并将实际电阻与设计电阻相比较。记录到5至10％的偏差。
层压板经进一步处理后得到一多层封装，其作法为在多个层压板之间，以及层压板与铜箔被覆片之间，交错插入玻璃强化环氧半固化片。此多层封装接着进行加热与加压处理，使插入的半固化片层得以熔化及固化。实际的层压板在隔离电阻器后再一次进行电气测试，以测定电镀电阻器的实际电阻值，实际电阻值再与设计电阻值比较。记录到5至10％的偏差。

Claims (44)

1.一种在两金属电路导线间形成电阻器的方法，该电路导线具有小于大约5×10-6欧姆·厘米的体积电阻率，并且该电路导线是在绝缘基体上并被绝缘基体分隔开，该绝缘基体具有大于大约1×109欧姆·厘米的体积电阻率，该方法包括将具有自大约500至1×10-4欧姆·厘米的体积电阻率的电阻材料电镀到电路导线间的绝缘基体区域上，以使该电阻材料连接该电路导线，然后在绝缘基体上修整掉电阻材料的一部分，以使电阻器具有等于预定量欧姆数的绝缘电阻值。
2.如权利要求1所述的方法，其中，将所述电路导线间的绝缘基体区域，在电镀所述电阻材料至其上前，使用选自下述之一的方法处理：化学蚀刻、等离子体蚀刻、激光校正、蒸汽喷净、砂纸打磨、喷丸和喷砂处理。
3.如权利要求1所述的方法，其中所述电阻材料在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
4.如权利要求1所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
5.如权利要求1所述的方法，其中所述修整通过将至少部分的电阻材料与激光相接触来完成，从而使至少部分的电阻材料通过该接触被熔除或去除。
6.如权利要求2所述的方法，其中所述电阻材料在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
7.如权利要求2所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
8.如权利要求2所述的方法，其中将所述电阻材料电镀至大约2至300微英寸的厚度。
9.如权利要求4所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
10.一种制造具有整体电镀电阻器的印刷电路板的方法，该方法包括：
a)涂敷一抗蚀刻层至覆金属层压板的金属表面的部分上，该层压板包含具有金属覆于其上的以聚合物为基础的芯，这样该抗蚀刻层以正像方式形成所需要的电路图及以负像方式形成包括电阻器位置的电路间的区域，从而得到显露的金属表面及被抗蚀刻层覆盖的金属表面；
b)蚀刻掉显露的金属表面，从而产生通过以聚合物为基础的芯的显露区域所分隔的金属电路；
c)剥离抗蚀刻层；
d)活化至少以聚合物为基础的芯的显露区域的部分，以在其上接受电镀；
e)涂敷一电镀保护层以使电镀保护层覆盖所有或大体上所有的覆金属层压板的表面，除电阻器将要被电镀的区域之外；
f)使用具有自大约500至大约1×10-4欧姆·厘米的体积电阻率的电阻材料电镀未经电镀保护层所覆盖的区域；
g)剥离电镀保护层；及
h)从绝缘基体上修整掉至少一部分的电阻材料，使得电阻器具有等于预定量欧姆数的绝缘电阻值。
11.如权利要求10所述的方法，其中所述电阻材料在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
12.如权利要求10所述的方法，其中所述修整通过将至少部分的电阻材料与激光相接触来完成，从而使至少部分的电阻材料通过该接触被熔除或去除。
13.如权利要求10所述的方法，其中在步骤g)之后，清洁所述印刷电路板。
14.如权利要求10所述的方法，其中在步骤h)之后，将一永久性保护涂层涂敷至所述印刷电路板。
15.如权利要求10所述的方法，其中将所述电阻材料电镀至大约2至300微英寸的厚度。
16.如权利要求10所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
17.如权利要求16所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
18.一种印刷电路板，包括有在绝缘基体上并被绝缘基体分隔开的金属电路，其中该金属电路通过具有自大约500至大约1×10-4欧姆·厘米的体积电阻率的电阻材料连接在指定点上，该电阻材料被选择性电镀在以聚合物为基础的基体上以形成电阻器，并且其中，至少一部分的电阻材料被从聚合物基的基体上修整掉，使得每一个电阻器独立地具有等于预定量欧姆数的绝缘电阻值。
19.如权利要求18所述的印刷电路，其中所述电阻材料在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
20.如权利要求18所述的印刷电路，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
21.如权利要求18所述的印刷电路，其中所述修整通过将至少部分的电阻材料与激光相接触来完成，从而使至少部分的电阻材料通过该接触被熔除或去除。
22.如权利要求20所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
23.一种在两金属区域间形成一电阻器的方法，该两金属区域在一绝缘基体上并被绝缘基体分隔开，该绝缘基体具有自大约109至大约1020欧姆·厘米的体积电阻率，并且，该方法包括将具有自大约500至大约1×10-4欧姆·厘米的体积电阻率的电阻材料电镀到绝缘基体的一个部分上，该部分位于金属区域之间，这样使所述电阻材料连接至所述金属区域，并随后从绝缘基体上修整掉至少一部分的电阻材料，使得电阻器具有等于预定量欧姆数的绝缘电阻值。
24.如权利要求23所述的方法，其中所述导电区域是位于印刷电路板上的电路。
25.如权利要求23所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
26.如权利要求23所述的方法，其中所述修整通过将至少部分的电阻材料与激光相接触来完成，从而使至少部分的电阻材料通过该接触被熔除或去除。
27.如权利要求25所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
28.一种制造具有整体电镀电阻器的印刷电路板的方法，该方法包括：
a)涂敷一抗蚀刻层至覆金属层压板的金属表面部分上，该层压板包含具有金属覆于其上的以聚合物为基础的芯，这样该抗蚀刻层以正像方式形成所需要的电路图及以负像方式形成包括电阻器位置的电路间的区域，从而得到显露的金属表面及被抗蚀刻层覆盖的金属表面；
b)蚀刻掉显露的金属表面，从而产生通过以聚合物为基础的芯的显露区域所分隔的金属电路；
c)剥离抗蚀刻层；
d)活化至少以聚合物为基础的芯的显露区域的部分，以在其上接受电镀；
e)涂敷一电镀保护层以使电镀保护层覆盖所有或大体上所有的覆金属层压板的表面，除电阻器将要被电镀的区域之外；
f)使用电阻材料电镀未经电镀保护层所覆盖的区域以形成电阻器；及
g)修整掉所述电阻材料的至少一部分，使得所述电阻器具有等于大约10至大约1000欧姆的电阻，大约0.005至大约0.20英寸的长度，大约0.005至大约0.20英寸的宽度，以及大约5至大约100微英寸的厚度。
29.如权利要求28所述的方法，其中所述电阻器在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
30.如权利要求28所述的方法，其中在步骤f)之后，清洁所述印刷电路板。
31.如权利要求28所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
32.如权利要求28所述的方法，其中在步骤g)之后，将一永久性保护涂层涂敷至所述印刷电路板。
33.如权利要求28所述的方法，其中所述电阻器重叠到所述金属电路上。
34.如权利要求28所述的方法，其中所述电阻器具有大约0.005至0.080英寸的长度，大约0.005至0.080英寸的宽度，以及大约5至25微英寸的厚度。
35.如权利要求28所述的方法，其中所述修整通过将至少部分的电阻材料与激光相接触来完成，从而使至少部分的电阻材料通过该接触被熔除或去除。
36.如权利要求28所述的方法，其中所述电阻材料在电镀后经选自下述之一的方法处理：化学氧化、烘烤及上述两种方法。
37.如权利要求31所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
38.一种在两金属区域间形成一电阻器的方法，该两金属区域在一绝缘基体上并被绝缘基体分隔开，该绝缘基体具有自大约109至大约1020欧姆·厘米的体积电阻率，并且，该方法包括将具有自大约500至大约1×10-4欧姆·厘米的体积电阻率的电阻材料电镀到绝缘基体的一个部分上，该部分位于金属区域之间，这样使所述电阻材料连接至所述金属区域，并随后，将所述电阻材料在至少100°F下加热至少30分钟。
39.如权利要求38所述的方法，其中所述电阻材料包括选自下述之一的材料：无电镀式镍-磷、无电镀式钯-磷、无电镀式钌-磷，以及上述任意的合金。
40.如权利要求38所述的方法，其中所述金属区域之间的所述绝缘基体，在电镀所述电阻材料至其上前，使用选自下述之一的方法予以处理：化学蚀刻、等离子体蚀刻、激光校正、蒸汽喷净、砂纸打磨、喷丸和喷砂处理。
41.如权利要求38所述的方法，其中，至少一部分的电阻材料被从聚合物基的基体上修整掉，使得电阻器具有等于预定量欧姆数的绝缘电阻值。
42.如权利要求39所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
43.如权利要求41所述的方法，其中所述电阻材料通过将至少部分的电阻材料与激光相接触来修整，从而使至少部分的电阻材料通过该接触被熔除或去除。
44.如权利要求43所述的方法，其中所述电阻材料选自：在电镀的电阻材料中具有至少10重量％磷含量的无电镀式镍-磷，和在电镀的电阻材料中具有至少2重量％磷含量的无电镀式钯-磷。
CNB028049403A 2001-02-15 2002-01-15 具有电镀电阻器的印刷电路板及其制造方法 Expired - Fee Related CN1302545C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/784,242 US6585904B2 (en) 2001-02-15 2001-02-15 Method for the manufacture of printed circuit boards with plated resistors
US09/784,242 2001-02-15

Publications (2)

Publication Number Publication Date
CN1515031A true CN1515031A (zh) 2004-07-21
CN1302545C CN1302545C (zh) 2007-02-28

Family

ID=25131802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028049403A Expired - Fee Related CN1302545C (zh) 2001-02-15 2002-01-15 具有电镀电阻器的印刷电路板及其制造方法

Country Status (9)

Country Link
US (4) US6585904B2 (zh)
EP (1) EP1360720A4 (zh)
JP (2) JP2004519105A (zh)
CN (1) CN1302545C (zh)
AU (1) AU2002235402A1 (zh)
CA (1) CA2434161C (zh)
HK (1) HK1066321A1 (zh)
TW (1) TW558930B (zh)
WO (1) WO2002066256A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
CN109121312A (zh) * 2018-10-12 2019-01-01 深圳崇达多层线路板有限公司 一种基于过孔可精确调节埋阻值的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98017A1 (en) * 2000-12-19 2003-08-20 Inst Materials Research & Eng Method of forming selective electronics plating on polymer surfaces
US6767445B2 (en) * 2002-10-16 2004-07-27 Peter Kukanskis Method for the manufacture of printed circuit boards with integral plated resistors
US20040075528A1 (en) * 2002-10-22 2004-04-22 Oak-Mitsui, Inc. Printed circuit heaters with ultrathin low resistivity materials
JP4606329B2 (ja) * 2003-06-30 2011-01-05 イビデン株式会社 プリント配線板
JP4515858B2 (ja) * 2004-08-18 2010-08-04 ローム株式会社 サーマルプリントヘッドの製造方法
EP2416635A1 (en) * 2007-02-20 2012-02-08 Dynamic Details, Inc. Multilayer printed wiring boards with copper filled through-holes
JP2011508079A (ja) * 2007-12-19 2011-03-10 アプライド マテリアルズ インコーポレイテッド プロセスキット及びチャンバをクリーニングするための方法、及び、ルテニウムを回収するための方法
TWI347807B (en) * 2008-05-13 2011-08-21 Unimicron Technology Corp Electrically interconnect structure and process thereof and circuit board structure
CN102938980B (zh) * 2012-11-13 2015-05-20 无锡江南计算技术研究所 软硬结合板阻焊褪洗方法
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
US3607389A (en) * 1967-10-21 1971-09-21 Elettrotecnica Chimica Italian Metallic film resistors
GB1302272A (zh) * 1970-02-27 1973-01-04
US3808576A (en) 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
US3982045A (en) 1974-10-11 1976-09-21 Macdermid Incorporated Method of manufacture of additive printed circuitboards using permanent resist mask
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4191938A (en) * 1978-07-03 1980-03-04 International Business Machines Corporation Cermet resistor trimming method
US4863758A (en) 1982-05-26 1989-09-05 Macdermid, Incorporated Catalyst solutions for activating non-conductive substrates and electroless plating process
JPS59164156A (ja) * 1983-03-09 1984-09-17 Oki Electric Ind Co Ltd サ−マルヘツド
US4847114A (en) 1984-01-26 1989-07-11 Learonal, Inc. Preparation of printed circuit boards by selective metallization
US5246817A (en) 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US4976990A (en) 1986-09-30 1990-12-11 Macdermid, Incorporated Process for metallizing non-conductive substrates
US5322976A (en) 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
US4892776A (en) 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof
US5032427A (en) 1988-04-25 1991-07-16 Macdermid, Incorporated Process for preparation printed circuit through-holes for metallization
US4978422A (en) 1990-03-20 1990-12-18 Macdermid, Incorporated Method for improving insulation resistance of printed circuits
JP2777747B2 (ja) 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
US5119111A (en) * 1991-05-22 1992-06-02 Dynamics Research Corporation Edge-type printhead with contact pads
US5221418A (en) 1992-02-11 1993-06-22 Macdermid, Incorporated Method for improving the surface insulation resistance of printed circuits
JP2865472B2 (ja) * 1992-02-20 1999-03-08 信越化学工業株式会社 静電チャック
US5207867A (en) 1992-03-17 1993-05-04 Macdermid, Incorporated Composition and method for improving the surface insulation resistance of a printed circuit
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
US5254968A (en) * 1992-06-15 1993-10-19 General Motors Corporation Electrically conductive plastic speed control resistor for an automotive blower motor
US5296334A (en) 1992-08-28 1994-03-22 Macdermid, Incorporated Radiation-curable composition useful for preparation of solder masks
US5332487A (en) 1993-04-22 1994-07-26 Digital Equipment Corporation Method and plating apparatus
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US5431959A (en) 1994-08-26 1995-07-11 Macdermid, Incorporated Process for the activation of nickel - phosphorous surfaces
US5620612A (en) 1995-08-22 1997-04-15 Macdermid, Incorporated Method for the manufacture of printed circuit boards
US5935706A (en) 1996-05-30 1999-08-10 E. I. Dupont De Nemours & Comp Thermally stable metal coated polymeric monofilament or yarn
US6144287A (en) * 1996-06-26 2000-11-07 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
US5747098A (en) 1996-09-24 1998-05-05 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
ES2224209T3 (es) * 1996-10-16 2005-03-01 Macdermid Incorporated Procedimiento para la fabricacion de placas de circuito impreso con resistencias metalizadas impresas.
DE69735406T2 (de) * 1996-10-25 2006-08-31 Canon K.K. Glasschaltungssubstrat und Verfahren zu dessen Herstellung
EP0848585A1 (en) * 1996-12-13 1998-06-17 Macdermid Incorporated Process for the manufacture of printed circuit boards with plated resistors
US5872695A (en) * 1997-02-26 1999-02-16 International Business Machines Corporation Integrated electronic components having conductive filled through holes
US5945257A (en) 1997-10-29 1999-08-31 Sequent Computer Systems, Inc. Method of forming resistors
US6047463A (en) * 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
US6120835A (en) * 1998-10-05 2000-09-19 Honeywell International Inc. Process for manufacture of thick film hydrogen sensors
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
CN109121312A (zh) * 2018-10-12 2019-01-01 深圳崇达多层线路板有限公司 一种基于过孔可精确调节埋阻值的方法

Also Published As

Publication number Publication date
WO2002066256A2 (en) 2002-08-29
EP1360720A4 (en) 2007-01-10
US7279108B2 (en) 2007-10-09
US20020135459A1 (en) 2002-09-26
CA2434161C (en) 2006-12-05
WO2002066256A3 (en) 2002-11-21
US7034231B2 (en) 2006-04-25
CA2434161A1 (en) 2002-08-29
JP2004519105A (ja) 2004-06-24
CN1302545C (zh) 2007-02-28
HK1066321A1 (en) 2005-03-18
AU2002235402A1 (en) 2002-09-04
US20080003351A1 (en) 2008-01-03
US20060124583A1 (en) 2006-06-15
TW558930B (en) 2003-10-21
JP2007158362A (ja) 2007-06-21
US20030205551A1 (en) 2003-11-06
US6585904B2 (en) 2003-07-01
EP1360720A2 (en) 2003-11-12

Similar Documents

Publication Publication Date Title
CN1209814C (zh) 具有电镀电阻器的印刷电路板的制造方法
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
US4770900A (en) Process and laminate for the manufacture of through-hole plated electric printed-circuit boards
US3745095A (en) Process of making a metal core printed circuit board
US7279108B2 (en) Method for the manufacture of printed circuit boards with plated resistors
CN102215640B (zh) 电路板制作方法
EP0083488A2 (en) Method of producing printed circuits
CN101312619A (zh) 多层式高密度互连印刷线路板的制作方法
CN1697592A (zh) 印刷线路板,其生产方法和半导体器件
CN1694605A (zh) 双面印刷电路板的制造方法
US4678545A (en) Printed circuit board fine line plating
CN105142353A (zh) 一种印刷线路板选择性化金工艺
JP2003309356A (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
CN100442951C (zh) 具有整体镀覆电阻器的印刷电路板的制造方法
EP0476065B1 (en) Method for improving the insulation resistance of printed circuits
US6544392B1 (en) Apparatus for manufacturing pcb's
US20040245210A1 (en) Method for the manufacture of printed circuit boards with embedded resistors
JPH10135608A (ja) メッキした抵抗体をもつ印刷回路板の製造方法
CN210405831U (zh) 一种多层pcb板
JP2004214410A (ja) 多層配線基板の製造方法及び多層配線基板
JP5369950B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2000114693A (ja) 配線板の製造法
JP2005056992A (ja) 抵抗体を有するプリント配線板の製造方法
JP2008135686A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1066321

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20190115

CF01 Termination of patent right due to non-payment of annual fee