JP2001077315A - 集積回路装置及びその製造方法、並びに回路基板及びその製造方法 - Google Patents

集積回路装置及びその製造方法、並びに回路基板及びその製造方法

Info

Publication number
JP2001077315A
JP2001077315A JP2000189937A JP2000189937A JP2001077315A JP 2001077315 A JP2001077315 A JP 2001077315A JP 2000189937 A JP2000189937 A JP 2000189937A JP 2000189937 A JP2000189937 A JP 2000189937A JP 2001077315 A JP2001077315 A JP 2001077315A
Authority
JP
Japan
Prior art keywords
substrate
forming
integrated circuit
passive element
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000189937A
Other languages
English (en)
Other versions
JP4005762B2 (ja
Inventor
Mie Matsuo
美恵 松尾
Noriaki Matsunaga
範昭 松永
Nobuo Hayasaka
伸夫 早坂
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000189937A priority Critical patent/JP4005762B2/ja
Priority to US09/605,433 priority patent/US6504227B1/en
Publication of JP2001077315A publication Critical patent/JP2001077315A/ja
Priority to US10/298,059 priority patent/US6933205B2/en
Application granted granted Critical
Publication of JP4005762B2 publication Critical patent/JP4005762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 同一の半導体基板に能動素子と受動素子が形
成された集積回路装置において、寄生容量及び寄生抵抗
を十分に低減することができ、しかも十分な強度を得る
ことを可能にする。 【解決手段】 半導体基板１１の同一面側に能動素子１
５と受動素子１４が形成された集積回路装置であって、
受動素子１４は、半導体基板１１の素子形成面側の深さ
２０μｍ以上の溝に絶縁物１３が充填された絶縁領域上
に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路装置及び
その製造方法、並びに回路基板及びその製造方法に関す
るものである。
【０００２】
【従来の技術】半導体基板上に、トランジスタ等の能動
素子と抵抗、キャパシタ及びインダクタ等の受動素子を
集積化して、アンプやフィルタ等の回路を形成したモノ
リシックＩＣは、生産コストを低くできること、消費電
力を低減できること、小型化できる等の理由で、ワンチ
ップ化が進んでいる。
【０００３】しかしながら、半導体基板上にインダクタ
を形成する場合、インダクタを構成する導電体と半導体
基板との間に寄生容量及び寄生抵抗（渦電流損）が生じ
るという問題がある。したがって、Ｑ値の高いインダク
タを得るためには、寄生容量及び寄生抵抗を低減する必
要がある。
【０００４】寄生容量及び寄生抵抗を低減する方法とし
ては、半導体基板の表面に形成された溝（空洞）の上方
にインダクタを形成する方法が提案されている。すなわ
ち、インダクタを空中配線構造にして、インダクタと半
導体基板の距離を遠くすることにより、寄生容量及び寄
生抵抗を低減するというものである（例えば、ＵＳＰ５
５３９２４１）。
【０００５】しかしながら、上述した従来の構造では、
インダクタを空中配線構造にしているため、十分な強度
が得られないという問題があった。
【０００６】また、トランジスタ等の能動素子と抵抗、
キャパシタ及びインダクタ等の受動素子とをそれぞれ別
の基板に作製し、両者をバンプによって接続するという
提案もなされている（例えば、ISSCC98/SESSION16, DIG
EST OF TECHNICAL PAPERS, pp248-249）。
【０００７】しかしながら、能動素子が形成された基板
と受動素子が形成された基板とは、それぞれの素子形成
面が対向するように配置されている。そのため、トラン
ジスタ等が形成された半導体基板とインダクタとは、バ
ンプによって離間される距離だけしか離すことができな
い。したがって、トランジスタ等が形成された半導体基
板の影響を十分に低減することは困難である。
【０００８】また、絶縁層内に導電接続部を有する回路
基板が従来より知られているが、従来技術では、導電接
続部の形状制御が難しいといった問題や、導電接続部を
形成するための工程が複雑化するといった問題があっ
た。
【０００９】
【発明が解決しようとする課題】このように、寄生容量
及び寄生抵抗を低減するために、半導体基板の表面に形
成された溝の上方にインダクタを形成するという提案が
なされているが、インダクタを空中配線構造にしている
ため、十分な強度が得られないという問題があった。
【００１０】また、能動素子が形成された基板と受動素
子が形成された基板とを、バンプによって接続するとい
う提案もなされているが、それぞれの素子形成面が対向
するように両基板が配置されているため、能動素子が形
成された半導体基板とインダクタとの距離を十分に離す
ことができず、半導体基板の影響を十分に低減すること
ができないという問題があった。
【００１１】さらに、絶縁層を貫通する導電接続部を有
する回路基板において、従来は、導電接続部の形状制御
が難しいといった問題や、導電接続部を形成するための
工程が複雑化するといった問題があった。
【００１２】本発明は上述した従来の課題に対してなさ
れたものであり、同一の半導体基板に能動素子と受動素
子が形成された集積回路装置において、寄生容量及び寄
生抵抗を十分に低減することができ、しかも十分な強度
を得ることが可能な集積回路装置及びその製造方法を提
供することを第１の目的としている。
【００１３】また、能動素子が形成された半導体基板と
受動素子が形成された基板とを適当な手段によって接続
した集積回路装置において、半導体基板の影響を十分に
低減することが可能な集積回路装置及びその製造方法を
提供することを第２の目的としている。
【００１４】さらに、絶縁層を貫通する導電接続部を有
する回路基板において、導電接続部の形状制御を容易に
行うことが可能、或いは導電接続部を形成するための工
程を簡単化することが可能な回路基板及びその製造方法
を提供することを第３の目的としている。
【００１５】
【課題を解決するための手段】本発明は、半導体基板の
同一面側に能動素子と受動素子が形成された集積回路装
置であって、前記受動素子は前記半導体基板の素子形成
面側の深さ２０μｍ以上の溝に絶縁物が充填された絶縁
領域上に形成されていることを特徴とする。
【００１６】本発明は、半導体基板の同一面側に能動素
子と受動素子を形成する集積回路装置の製造方法であっ
て、半導体基板の素子形成面側に深さ２０μｍ以上の溝
を形成する工程と、この溝に絶縁物を充填して絶縁領域
を形成する工程と、この絶縁領域上に受動素子を形成す
る工程とを有することを特徴とする。
【００１７】前記受動素子は、インダクタ、特にスパイ
ラルインダクタであることが好ましい。また、インダク
タに用いる導電材料は、Ｃｕ、Ａｕ、Ａｇ又はＡｌを主
成分とするものであることが好ましい。
【００１８】本発明によれば、半導体基板に形成された
深さ２０μｍ以上の溝に絶縁物を充填し、この絶縁物が
充填された絶縁領域上に受動素子を形成するので、寄生
容量及び寄生抵抗を十分に低減することができるととも
に、十分な機械的強度を得ることができる。
【００１９】前記集積回路装置の製造方法において、前
記溝は異方性エッチングによって形成されることが好ま
しい。また、この異方性エッチングは、フッ素系ガスを
用いた反応性イオンエッチング、特に高密度プラズマエ
ッチングであることが好ましい。
【００２０】本発明では、深さ２０μｍ以上の深い溝を
形成する必要があるが、異方性エッチングを用いること
により、基板に対してほぼ垂直な側面を有する溝を形成
することができるため、深い溝であっても溝が形成され
る領域の面積を最小限に抑えることが可能となる。ま
た、深い溝を形成するために、異方性エッチングの速度
を通常のエッチング速度よりも早くすることが望ましい
が、フッ素系ガスを用いた反応性イオンエッチングを用
いることにより、高速度でエッチングを行うことが可能
となる。
【００２１】前記集積回路装置の製造方法において、前
記溝に絶縁物を充填して絶縁領域を形成する工程は、前
記溝に絶縁性流体を埋め込んだ後、該絶縁性流体を固化
させる工程を含むことが好ましい。
【００２２】本発明では、深さ２０μｍ以上の深い溝を
形成するため、堆積法によって絶縁物を形成すると、絶
縁物の形成に長時間が費やされる。溝内に絶縁性流体を
埋め込んだ後に絶縁性流体を固化させる（つまり、塗布
膜を用いる）ことにより、絶縁物形成の効率化をはかる
ことができる。
【００２３】前記集積回路装置の製造方法において、前
記溝を形成する工程は、半導体基板に能動素子を形成し
た後に行われることが好ましい。
【００２４】一般に能動素子の形成には１０００℃程度
の高温が必要とされるが、溝を形成する前に予め能動素
子を形成しておくことにより、溝に埋め込む絶縁材料と
して耐熱温度が低い絶縁膜、例えば有機系の塗布膜を用
いることができ、絶縁物形成の効率化をはかることがで
きる。
【００２５】また、本発明に係る集積回路装置は、半導
体基板からなり一方の面側に能動素子が形成された第１
の基板と、一方の面側に受動素子が形成され該受動素子
が形成された側の面と逆側の面が前記第１の基板の能動
素子が形成された側の面に対向する第２の基板と、前記
第２の基板を貫通し前記第１の基板に形成された能動素
子と前記第２の基板に形成された受動素子とを電気的に
接続する貫通電極とを有することを特徴とする。
【００２６】また、本発明に係る集積回路装置の製造方
法は、第１の基板の一方の面側に能動素子を形成する工
程と、第２の基板の一方の面側に受動素子を形成する工
程と、前記第２の基板の前記受動素子が形成された側の
面と逆側の面を前記第１の基板の前記能動素子が形成さ
れた側の面に対向させ、前記第１の基板に形成された能
動素子と前記第２の基板に形成された受動素子とを第２
の基板を貫通する貫通電極によって電気的に接続する工
程とを有することを特徴とする。
【００２７】前記受動素子は、インダクタ、特にスパイ
ラルインダクタであることが好ましい。また、インダク
タに用いる導電材料は、Ｃｕ、Ａｕ、Ａｇ又はＡｌを主
成分とするものであることが好ましい。
【００２８】本発明によれば、能動素子用の半導体基板
と受動素子との距離を、少なくとも受動素子用の基板の
厚さ以上にすることができるため、受動素子に対する能
動素子用の半導体基板の影響を十分に低減することがで
きる。
【００２９】前記第２の基板には半導体基板を用いるこ
とができる。この場合、第２の基板を構成する半導体基
板の抵抗率は、第１の基板を構成する半導体基板の抵抗
率よりも高いことが好ましい。このような半導体基板と
しては、高抵抗のＳｉ基板或いはＧａＡｓ基板等を用い
ることが可能である。
【００３０】また、前記第２の基板には、絶縁基板を用
いることができる。絶縁基板としては、ポリイミド、Ｂ
ＣＢ（ベンゾシクロブタン）或いはエポキシ等の絶縁性
樹脂基板（有機絶縁基板）の他、石英基板やセラミック
基板等を用いることが可能である。
【００３１】前記貫通電極には、第２の基板に形成され
た接続穴に導電物を埋め込んで形成されたものを用いる
ことができる。また、前記貫通電極には第１の基板上に
形成された突起状電極を用いることができ、この突起状
電極が第２の基板を貫通しているようにしてもよい。
【００３２】前記第１の基板に形成された能動素子と前
記第２の基板に形成された受動素子とは、前記貫通電極
及び該貫通電極に対応して設けられたバンプによって電
気的に接続されていることが好ましい。
【００３３】バンプを用いて接続することにより、受動
素子と能動素子用の半導体基板との距離を、バンプの高
さと受動素子用の基板の厚さの合計以上にすることがで
き、能動素子用の半導体基板の影響をより低減すること
ができる。
【００３４】前記第１の基板と第２の基板の対向面の間
に、絶縁物を充填するようにしてもよい。絶縁物を充填
することにより、特に受動素子用の基板の反り等が問題
になる場合に、これを効果的に防止することができる。
【００３５】前記インダクタは、メッキ法により選択的
に形成される、或いは、金属箔をパターニングして形成
されることが好ましい。
【００３６】また、本発明に係る回路基板は、絶縁層
と、磁性を有する導電性ペーストを硬化した導電物から
なり、前記絶縁層を貫通する導電接続部と、前記絶縁層
の少なくとも一方の面上に形成され、前記導電接続部に
接続された導電パターンとを有することを特徴とする。
【００３７】また、本発明に係る回路基板の製造方法
は、導電性シート上に磁性を有する導電性ペーストのパ
ターンを形成し、該磁性を有する導電性ペーストを硬化
させて導電接続部を形成する工程と、前記導電性シート
の前記導電接続部が形成された面上に絶縁層を形成する
工程と、前記導電性シートを所望の形状にパターニング
して導電パターンを形成する工程とを有することを特徴
とする。
【００３８】本発明によれば、導電性ペーストが磁性を
有しているので、磁気作用を利用して制御性よく導電性
ペーストのパターンを形成することができ、簡単な工程
で形状制御の容易な導電接続部を形成することができ
る。
【００３９】また、本発明に係る回路基板の製造方法
は、導電性シート上に開口パターンを有するレジストパ
ターンを形成する工程と、メッキ法により前記開口パタ
ーン内に選択的に導電接続部を形成する工程と、前記レ
ジストパターンを除去する工程と、前記導電性シートの
前記導電接続部が形成された面上に絶縁層を形成する工
程と、前記導電性シートを所望の形状にパターニングし
て導電パターンを形成する工程とを有することを特徴と
する。
【００４０】本発明によれば、メッキ法により開口パタ
ーン内に選択的に導電接続部を形成することにより、簡
単な工程で導電接続部を形成することができるととも
に、導電接続部の密着性を向上させることができる。
【００４１】前記回路基板及び回路基板の製造方法にお
いて、前記絶縁層はポリイミド系複合物によって形成さ
れていることが好ましい。特に、弾性率が１０ＧＰａ未
満の低弾性率のポリイミド系複合物（ポリイミドを含む
複合物、ポリイミドを主成分の一つとした複合物）を用
いることが好ましい。このようなポリイミド系複合物を
用いることにより、メッキ処理等によって接着性に優れ
た絶縁層を接着層なしに容易に形成することができるた
め、製造工程の簡略化をはかることができる。
【００４２】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【００４３】（実施形態１）まず、本発明の第１の実施
形態について説明する。本実施形態は、同一の半導体基
板上にＭＯＳトランジスタ等の能動素子とインダクタ等
の受動素子を形成したモノリシックＩＣに関するもので
ある。
【００４４】図１は、本実施形態に係るモノリシックＩ
Ｃの断面構成を示したものであり、図２は、図１に示し
た主としてスパイラルインダクタの平面構成を示したも
のである。
【００４５】図１に示すように、シリコン基板１１上に
は、溝１２内に低誘電率絶縁膜１３が埋め込まれた領域
が設けられ、この絶縁領域上にスパイラルインダクタ１
４が形成されている。また、スパイラルインダクタ１４
の直下には強い電磁波が発生するため、能動素子部１５
（ＭＯＳトランジスタ等の能動素子及び１層目の配線等
からなる）は、低誘電率絶縁膜１３が埋め込まれた領域
と離間した領域に設けられている。
【００４６】溝１２の深さ（溝１２内の絶縁膜１３の厚
さ）は２０μｍ以上であることが好ましく、本例では５
０μｍとしている。低誘電率絶縁膜１３の材料は特に限
定されないが、本例では比誘電率が２．６程度の有機絶
縁膜を用いている。
【００４７】スパイラルインダクタ１４は２層目の配線
に用いる配線材料を用いて形成されており、本例では配
線材料として低抵抗のＣｕを用いている。また、スパイ
ラルインダクタ１４は、配線幅８μｍ、スペース幅２μ
ｍ、厚さ１μｍであり、５００μｍ角の領域に形成され
ている。
【００４８】スパイラルインダクタ１４の一端は接続部
１６ａを介して端子１７ａに接続され、スパイラルイン
ダクタ１４の他端は接続部１６ｂ及び１６ｃを介して端
子１７ｂに接続されている。
【００４９】なお、上述した各構成要素は複数層の層間
絶縁膜１８によって周囲を覆われている。
【００５０】以下、図１及び図２に示したモノリシック
ＩＣの製造プロセスを、図３（ａ）〜（ｄ）を参照して
説明する。
【００５１】まず、図３（ａ）に示すように、通常の半
導体プロセスを用いて、シリコン基板１１上に能動素子
部１５（ＭＯＳトランジスタ等の能動素子等の他、ＭＯ
Ｓトランジスタのゲート及びソース・ドレインに接続さ
れる１層目の配線等からなる）を形成する。
【００５２】続いて、反応性イオンエッチング（ＲＩ
Ｅ）により、シリコン基板１１に対して異方性エッチン
グを行い、溝１２を形成する。本例では、溝１２は、５
１０μｍ角、深さ５０μｍとしている。溝１２を形成す
る前に能動素子部１５を予め形成しておくことにより、
溝１２に埋め込む絶縁材料として有機系絶縁膜を用いる
ことができる（一般に有機系絶縁膜は耐熱温度が４５０
℃程度であるため、能動素子の形成温度（〜１０００℃
程度）に耐えられない。）。
【００５３】図４は、インダクタに印加される周波数ｆ
を１０ＧＨｚを超える高周波帯域で変化させたときの、
溝内に埋め込まれる低誘電率絶縁膜の膜厚とＱ値との関
係を示したシミュレーション結果である。シミュレーシ
ョンでは、シリコン基板の比抵抗を１．０Ω・ｃｍ、イ
ンダクタの材料をＣｕ、厚さを１μｍ、幅を２０μｍ、
全長を２μｍとした。低誘電率絶縁膜の膜厚が厚いほど
（溝の深さが深いほど）Ｑ値は高くなるが、低誘電率絶
縁膜の膜厚が２０μｍ以下であると、Ｑ値をあまり高く
することはできない。したがって、低誘電率絶縁膜の膜
厚すなわち溝１２の深さは２０μｍ以上であることが好
ましい。
【００５４】このように深い溝１２を形成する必要があ
るため、異方性エッチングの速度は、通常のエッチング
速度よりも早くすることが望ましい。例えば、１０μｍ
／分以上の高速エッチングが必要である。このような高
速エッチングを行うために、高密度プラズマ発生装置を
用い、エッチングガスにはフッ素系ガス（例えば、ＳＦ
系及びＣＦ系ガス）を用いる。
【００５５】次に、図３（ｂ）に示すように、溝１２内
に低誘電率の絶縁物を埋め込んで、低誘電率絶縁膜１３
を形成する。溝１２の深さが５０μｍと深いため、低誘
電率絶縁膜１３の形成には塗布膜を用いることが望まし
い。本例では、有機系の塗布膜を用いている。塗布膜の
形成には、ウエハを回転させて遠心力によりウエハ全体
に絶縁性液体（絶縁性流体）を塗布するスピンコート
法、絶縁性流体を霧状にしてウエハに塗布するスプレー
コート法、マスクとスキージを用いた印刷法等を用いる
ことができる。
【００５６】スピンコート法を用いる場合には、厚い膜
を形成する必要性から、液体の粘度は１０００〜１００
００ｃｐｓ程度と高くし、回転数は１０００〜１０００
０ｒｐｍ程度と比較的低くする。
【００５７】スプレーコート法を用いる場合には、液体
の粘度を１０００ｃｐｓ以下と低くし、液体をミスト状
にして方向性を持たせるようにする。スプレーコート法
では、スプレーノズルをウエハに対してスキャンさせる
方法を用いてもよいし、ウエハ全面を覆うスプレーノズ
ルヘッドを用いる方法を用いてもよい。また、溝以外の
部分には溝と同じ厚さに液体を塗布する必要がないの
で、溝以外の領域をマスキングしてスプレーするように
してもよい。また、同様の理由から、スプレーノズルを
スキャンさせて、溝の部分だけに選択的にスプレーを行
うようにしてもよい。
【００５８】印刷法を用いる場合には、液体の粘度を１
００００ｃｐｓ以上に高くすることが望ましい。マスク
とスキージを用いての印刷では、必要な部分以外には液
体は塗布されない。
【００５９】上述した方法のいずれかを用いて、シリコ
ン基板１１上に絶縁性流体を塗布した後、塗布した液体
を固体化することによって低誘電率絶縁膜１３を形成す
る。絶縁性流体を固体化する方法としては、熱による硬
化方法の他、電子ビーム或いは光による硬化方法があげ
られる。
【００６０】なお、絶縁性流体としては、液体から固体
になるときに体積変化が少ないもの（例えば、液体中の
溶媒の割合が少ないもの）を用いることが望ましい。ま
た、静止時に流動して平坦化するような流動性の高いも
のを用いることが望ましい。そのため、基板との濡れ性
は高い方がよい。また、大きな溝を埋める必要性並びに
体積収縮を抑える必要性から、絶縁性流体として液体中
に粒子状の絶縁物を混入させたものを用いてもよい。さ
らに、ＰＴＦ等の密着性の低い基板上にフィルム状に形
成した絶縁性材料を用い、この絶縁性材料を熱圧着によ
って溝が形成された基板に転写するようにしてもよい。
【００６１】上述したような方法を用いてシリコン基板
１１上に低誘電率絶縁膜１３を形成した後、溝１２内以
外の余剰の絶縁膜を取り除く。余剰の絶縁膜を取り除く
方法としては、ＣＭＰ法があげられる。また、塗布膜を
硬化（ポリマー化）する前に、基板を高速回転させなが
ら溶剤を吹き付け、塗布膜の表層領域をエッチバックす
る方法を用いることも可能である。
【００６２】次に、図３（ｃ）に示すように、下層側の
層間絶縁膜１８を形成した後、ダマシン構造のスパイラ
ルインダクタ１４を形成する。具体的には、層間絶縁膜
１８に溝を形成し、この溝にＣｕを埋め込めんだ後、溝
以外の余剰のＣｕをＣＭＰ法によって除去する。このス
パイラルインダクタ１４は、２層目の配線に用いる配線
材料を用いて、２層目の配線の形成工程と同一の工程で
形成することが好ましい。なお、スパイラルインダクタ
１４は、Ａｌ等の金属を全面に堆積した後、ＲＩＥによ
ってＡｌ等をパターニングすることによって形成しても
よい。
【００６３】最後に、図３（ｄ）に示すように、上層側
の層間絶縁膜１８を形成した後、接続部１６ａ、１６ｂ
及び１６ｃを形成し、さらに端子１７ａ及び１７ｂを形
成する。これにより、図１及び図２に示すようなモノリ
シックＩＣが完成する。
【００６４】なお、本例では、有機系絶縁膜の耐熱温度
が低いことから、能動素子を形成した後に溝形成及び溝
内への絶縁膜の埋め込みを行ったが、耐熱性の高い絶縁
膜を形成できる場合には、能動素子を形成する前に、溝
形成及び溝内への絶縁膜の埋め込みを行ってもよい。ま
た、本例では、スパイラルインダクタを２層目の配線に
用いる配線材料を用いて形成したが、３層目以上の配線
に用いる配線材料を用いて形成してもよい。
【００６５】このように、本実施形態よれば、半導体基
板に深さ２０μｍ以上の溝を形成し、この溝に埋め込ま
れた絶縁膜上にスパイラルインダクタを形成するので、
スパイラルインダクタに対する寄生容量及び寄生抵抗を
十分に低減することができる。また、従来のようにイン
ダクタを空中配線構造としていないので、十分な機械的
強度を得ることができる。
【００６６】（実施形態２）次に、本発明の第２の実施
形態について説明する。本実施形態は、一方の基板上に
ＭＯＳトランジスタ等の能動素子を形成し、他方の基板
にインダクタ等の受動素子を形成し、両基板を接続して
構成したモノリシックＩＣに関するものである。
【００６７】図５は、本実施形態の一例に係るモノリシ
ックＩＣの断面構成を示したものであり、図６は、図５
に示した主としてスパイラルインダクタの平面構成を示
したものである。
【００６８】図５に示すように、能動素子用の基板３１
には、ｎ型或いはｐ型のシリコン基板が用いられてお
り、このシリコン基板３１上には、能動素子部３２（Ｍ
ＯＳトランジスタ等の能動素子及び配線等からなる）が
形成されている。また、このシリコン基板３１上には、
ＭＯＳトランジスタ等の能動素子に接続された端子（パ
ッド）３３が形成されており、この端子３３上にはハン
ダを用いたバンプ３４が形成されている。
【００６９】受動素子用の基板４１上には、抵抗率の高
い（絶縁性の高い）真性シリコン基板（不純物を殆ど含
まない高抵抗シリコン基板）が用いられる。この高抵抗
シリコン基板４１上には、絶縁膜４２を介してスパイラ
ルインダクタ４３が形成されている。また、スパイラル
インダクタ４３の端子４４（本例では８角形としてい
る）の直下には、スルーホール（接続用穴）４５内に絶
縁膜４６を介して貫通電極４７が形成されている。この
貫通電極４７によって、スパイラルインダクタの端子４
４とバンプ３４が接続されている。すなわち、貫通電極
４７によってスパイラルインダクタ４３と、能動素子用
の基板３１に形成された能動素子とが電気的に接続され
る。
【００７０】スパイラルインダクタ４３は電解メッキ法
によって形成され、本例では、シード層４３ａとなるＣ
ｕ上にＣｕ膜４３ｂを形成した構造となっている。ま
た、スパイラルインダクタ４３は、配線幅８μｍ、スペ
ース２μｍ、厚さ５μｍであり、５００μｍ角の領域に
形成されている。
【００７１】以下、図５及び図６に示したモノリシック
ＩＣの製造プロセスについて説明する。
【００７２】まず、受動素子用の基板４１にスパイラル
インダクタ等を形成する工程について、図７（ａ）〜図
８（ｆ）を参照して説明する。
【００７３】まず、図７（ａ）に示すように、高抵抗シ
リコン基板４１上に、深さ５０〜１００μｍ、直径３０
〜５０μｍの接続用穴４５を形成する。続いて、絶縁膜
４６を全面に形成し、さらに絶縁膜４６上に金属膜４７
を形成する。
【００７４】次に、図７（ｂ）に示すように、ＣＭＰ法
を用いて、接続用穴４５の外部に形成されている金属膜
４７及び絶縁膜４６を除去し、接続用穴４５内に金属膜
４７及び絶縁膜４６を残置させる。接続用穴４５内に残
置した金属膜４７は、貫通電極となるものである。
【００７５】次に、図７（ｃ）に示すように、全面に絶
縁膜４２を形成し、貫通電極４７上及びその周囲に形成
されている絶縁膜４２を選択的に除去し、貫通電極４７
上の領域を露出させる。その後、スパイラルインダクタ
となる金属膜を電解メッキ法により、以下のようにして
形成する。
【００７６】まず、図７（ｄ）に示すように、無電解メ
ッキ法により、シード層４３ａ（給電部）となるＣｕ層
を０．１μｍ程度の厚さで成膜する。シード層として
は、下地との密着性をよくするために、バリア層を形成
してもよい。バリア層としては、Ｃｒ、Ｎｉ、Ｐｔ等を
用いることができる。続いて、シード層４３ａ上にレジ
スト４８をパターン形成する。
【００７７】次に、図８（ｅ）に示すように、基板をメ
ッキ液に浸し、シード層４３ａとメッキ液との間に電界
を印加してＣｕ膜４３ｂを形成する。レジスト４８が形
成されている部分にはＣｕ膜４３ｂは形成されないた
め、Ｃｕ膜４３ｂはレジスト４８のパターン間に露出し
ているシード層４３ａ上に選択的に形成される。
【００７８】次に、図８（ｆ）に示すように、レジスト
４８を剥離液で剥離し、さらにシード層４３ａをウエッ
トエッチングする。その際に、Ｃｕ膜４３ｂも多少エッ
チングされることがあるが、そのような場合には、Ｃｕ
膜４３ｂの幅と厚さを大きめに設計しておけばよい。こ
のようにして、シード層４３ａ及びＣｕ膜４３ｂからな
るスパイラルインダクタ４３が形成される。最後に、シ
リコン基板４１を裏面側から研磨し、貫通電極４７の裏
面を露出させる。
【００７９】その後、必要に応じて、スパイラルインダ
クタ４３が形成された側にパッシベーション膜等を形成
する。
【００８０】一方、能動素子用の基板３１上には、図９
に示すように、通常の半導体プロセスを用いて、能動素
子部３２（ＭＯＳトランジスタ等の能動素子及び配線等
からなる）及びＭＯＳトランジスタ等に接続された端子
（パッド）３３を形成し、さらに端子３３上にハンダを
用いたバンプ３４を形成する。
【００８１】以上のようにして用意した能動素子用の基
板３１及び受動素子用の基板４１を対向させて位置合わ
せを行い、能動素子用の基板３１上に形成されたバンプ
３４を受動素子用の基板４１に形成された貫通電極４７
に圧着接続する。これにより、図５及び図６に示すよう
なモノリシックＩＣが完成する。
【００８２】なお、上述した例では、バンプを能動素子
用の基板に形成したが、受動素子用の基板に形成しても
よく、さらに両基板に形成するようにしてもよい。
【００８３】また、受動素子用の基板の上方にさらに受
動素子用の基板を積層し、これらを上述したのと同様の
手法により、貫通電極及びバンプによって接続するよう
にしてもよい。これにより、複数の受動素子用の基板を
能動素子用の基板の上方に積層することが可能となる。
【００８４】本実施形態では、スパイラルインダクタ４
３と能動素子用のシリコン基板３１との距離は、バンプ
３４の高さと受動素子用の基板４１の厚さの合計以上あ
り、スパイラルインダクタ４３に対する能動素子用のシ
リコン基板３１の影響（寄生容量及び寄生抵抗（渦電流
損））を小さくすることができる。
【００８５】また、高周波領域で動作するデバイスで
は、バンプ及びパッドと能動素子用の基板との間の容量
をできるだけ小さくすることが望ましく、バンプやパッ
ドの大きさは５０μｍ程度以下にすることが望ましい。
しかしながら、従来技術で述べたように、能動素子用の
基板と受動素子用の基板とを、それぞれの素子形成面が
対向するように配置した場合には、能動素子用の基板に
よるインダクタへの影響を弱くするために、バンプの大
きさをある程度大きくして、両基板の距離を離す必要が
ある。そのため、バンプやパッドの大きさをあまり小さ
くすることはできなかった。本例では、インダクタと能
動素子用の基板との距離が、バンプの高さと受動素子用
の基板の厚さの合計以上あるため、バンプやパッドの大
きさを小さくしても、インダクタと能動素子用の基板と
の距離を十分広く保つことが可能である。
【００８６】なお、受動素子用のシリコン基板４１に
は、高抵抗シリコン基板を用いているため、この高抵抗
シリコン基板４１によるスパイラルインダクタ４３への
影響は非常に小さく、問題とはならない。
【００８７】図１０は、本実施形態の他の例に係るモノ
リシックＩＣの断面構成を示したものである。
【００８８】図１０に示すように、能動素子用の基板６
１には、ｎ型或いはｐ型のシリコン基板が用いられてお
り、このシリコン基板６１上には、能動素子部６２（Ｍ
ＯＳトランジスタ等の能動素子及び配線等からなる）が
形成されている。また、このシリコン基板６１上には、
ＭＯＳトランジスタ等の能動素子に接続された端子６３
が形成されており、この端子６３上には突起状電極（貫
通電極）６４が形成されている。
【００８９】受動素子用の基板７１には、ポリイミド等
の有機材料を用いた絶縁基板が用いられる。この絶縁基
板７１上には、スパイラルインダクタ７２が形成されて
おり、スパイラルインダクタ７２の端子７３は、突起状
電極６４によって能動素子用の基板に形成された端子６
３と接続されている。すなわち、突起状電極６４によっ
てスパイラルインダクタ７２と、能動素子用の基板６１
に形成された能動素子とが電気的に接続されている。ス
パイラルインダクタ７２はＣｕ箔をパターニングするこ
とによって形成される。なお、スパイラルインダクタ７
２等の基本的な平面形状は、図６に示した平面形状とほ
ぼ同様である。
【００９０】以下、図１０に示したモノリシックＩＣの
製造プロセスについて説明する。
【００９１】まず、受動素子用の基板７１にスパイラル
インダクタ等を形成する工程について、図１１（ａ）〜
（ｃ）を参照して説明する。
【００９２】まず、図１１（ａ）に示すように、厚さ１
８μｍのＣｕ箔７２ａに、絶縁基板７１となる厚さ３０
μｍのポリイミドフィルムを貼り付ける。例えば、Ｃｕ
箔７２ａに直接ポリイミドを電着し、これを３００℃で
キュアすることによって図１１（ａ）に示すよう構造が
得られる。
【００９３】次に、図１１（ｂ）に示すように、Ｃｕ箔
７２ａにレジスト７４のパターンを形成する。
【００９４】次に、図１１（ｃ）に示すように、レジス
ト７４をマスクとして、Ｃｕ箔７２ａを硫酸を含んだエ
ッチング液を用いてエッチングし、スパイラルインダク
タ７２及びスパイラルインダクタの端子７３を形成す
る。ウエットエッチングを用いることにより、膜厚の厚
いＣｕ箔７２ａを容易にエッチングすることができ、プ
ロセスの簡略化や製造コストの低減をはかることができ
る。
【００９５】その後、必要に応じて、スパイラルインダ
クタ７２が形成された側にパッシベーション膜等を形成
する。
【００９６】一方、能動素子用のシリコン基板６１上に
は、図１２に示すように、通常の半導体プロセスを用い
て、能動素子部６２（ＭＯＳトランジスタ等の能動素子
及び配線等からなる）及びＭＯＳトランジスタ等に接続
された端子６３を形成し、さらに端子６３上に突起状電
極６４を形成する。突起状電極６４は、金属材料をメッ
キ法や印刷法によってパターン形成することによって得
られる。
【００９７】以上のようにして用意した能動素子用の基
板６１及び受動素子用の基板７１を対向させて位置合わ
せを行った後、能動素子用の基板６１上に形成された突
起状電極６４を受動素子用の基板７１内に押し込んで、
突起状電極６４を受動素子用の基板７１に形成された端
子７３に圧着接続する。受動素子用の基板７１にはポリ
イミドフィルムを用いているため、突起状電極６４はポ
リイミドフィルムを貫通して端子７３に圧着接続され
る。これにより、図１０に示すようなモノリシックＩＣ
が完成する。
【００９８】なお、本例では、受動素子用の基板として
ポリイミドフィルムを用いているため、能動素子用の基
板とポリイミドフィルムとの間の熱ストレス等による歪
みを緩和できるようにする必要がある。そのため、基板
材料の熱膨張係数の最適化や貫通電極どおしの距離の最
適化を行うようにする。また、歪みによるポリイミドフ
ィルムの反り等を防止するために、図１３に示すよう
に、能動素子用の基板とポリイミドフィルムとの間に、
弾性率の低いシリコーン樹脂やエポキシ樹脂等の低誘電
率の絶縁材料（比誘電率が４．０以下が好ましい）７５
を充填するようにしてもよい。また、温度や湿度等の影
響を低減するために、透水性や吸水性の低い絶縁材料を
用いることが好ましい。
【００９９】本例においても、先に述べた例と同様、ス
パイラルインダクタと能動素子用の基板との距離を小さ
くすることができ、スパイラルインダクタに対する能動
素子用の基板の影響を小さくすることができる。
【０１００】（実施形態３）次に、本発明の第３の実施
形態について説明する。本実施形態は、回路基板、特
に、薄膜パッケージ基板（マルチチップモジュール
等）、ＣＳＰパッケージ、テープ状フィルムキャリア、
フィルム状受動素子（抵抗（Ｒ）、インダクタ（Ｌ）、
キャパシタ（Ｃ）、或いはＲ、Ｌ及びＣからなるモジュ
ール等）、多層基板配線（インターポーザー等）に好適
な回路基板に関するものである。
【０１０１】図１４は、本実施形態の一例に係る回路基
板の製造方法を示した工程断面図である。
【０１０２】まず、図１４（ａ）に示すように、銅箔
（Ｃｕ箔）１０１を用意する。続いて、図１４（ｂ）に
示すように、磁性を有する導電性ペーストを用いて、銅
箔１０１上にプラグ１０２を形成する。
【０１０３】図１５は、プラグ１０２の形成方法の一例
を模式的に示した図である。
【０１０４】図に示すように、プラグ１０２に対応した
開口を有する印刷板２０１を用い、スキージ２０２によ
って、磁性を有する導電性ペースト１０２ａを銅箔１０
１上に印刷する。銅箔１０１の裏面側には磁石２０３が
配置されているため、磁力を制御することにより、導電
性ペースト１０２ａを所望の形状に制御性よく印刷する
ことができる。例えば、先鋭な形状を有する導電性ペー
スト１０２ａを印刷することができる。印刷された導電
性ペースト１０２ａを加熱によって硬化させることによ
り、プラグ１０２が形成される。
【０１０５】磁性を有する導電性ペースト１０２ａとし
ては、磁性体粒子（Ｎｉ、Ｆｅ、Ｃｏ、ＦｅＯ等）、非
磁性体導電性粒子（Ａｇ、Ｃｕ、Ａｕ等）及びバインダ
ー（エポキシ系樹脂、アクリル系樹脂等）からなる混合
物を溶媒に分散させ、溶媒によって溶液の粘度とチキソ
性をコントロールしたものを用いることができる。
【０１０６】プラグ１０２を形成した後、図１４（ｃ）
に示すように、ポリイミド系複合物からなる絶縁シート
１０３ａを用意し、これをプラグ１０２が形成された銅
箔１０１に圧着させる。この圧着処理により、プラグ１
０２が絶縁シート１０３ａを貫通する。その後、キュア
処理を行う。ポリイミド系複合物としては、弾性率が１
０ＧＰａ未満の低弾性率のものを用いる（他の例でも、
同様なポリイミド系複合物を用いるものとする）。この
ような材料を用いることにより、接着性に優れた絶縁層
を接着層なしに容易に形成することができ、製造工程の
簡略化をはかることができる。
【０１０７】上述したポリイミドを含む複合物は、主と
して二つの成分から構成される。一つはポリアミック酸
を含むポリイミド成分、もう一つはポリイミド成分以外
のポリマー成分である。
【０１０８】一般に、ポリイミドは、酸ジ無水物とジア
ミンとを重縮合してポリアミック酸を形成した後、２５
０℃〜３５０℃に加熱し、脱水閉環反応によってイミド
化することによって得られる。ところが、ポリイミドの
先駆体であるポリアミック酸は、一般的には不安定で保
存安定性が悪く、他の成分を付加して改善をはかること
は困難である。そのため、接着性や弾性等の機械的性質
の改善が困難であった。
【０１０９】これに対して、本実施形態で用いるポリイ
ミドを含む複合物は、比較的安定なポリアミック酸を含
むポリイミド粒子と、反応基を有するポリマー（例え
ば、低弾性を有するゴムやシリコーン等のポリマー）と
を混合し、２００℃〜２５０℃で加熱してこれらを反応
させることによって形成される。
【０１１０】その後、プラグ１０２の先端部が絶縁シー
ト１０３ａの表面よりも上側に突出している場合には、
ＣＭＰ等によって平坦化処理を行う。このようにして、
図１４（ｄ）に示すように、絶縁層１０３内にプラグ１
０２が形成された構造が得られる。
【０１１１】その後、銅箔１０１上にレジストパターン
（図示せず）を形成する。このレジストパターンをマス
クとして銅箔１０１をエッチングし、配線等からなる回
路パターン１０１ａを形成する。レジストを除去した
後、回路パターン１０１ａ上にソルダーレジスト１０４
のパターンを形成し、図１４（ｅ）に示すような回路基
板が得られる。
【０１１２】なお、上述した例では、図１４（ｃ）の工
程においてパターンが形成されていない絶縁シート１０
３ａを用いたが、図１４（ｆ）に示すように、プラグ１
０２に対応した位置に開口パターンを有する絶縁シート
１０３ａを用いるようにしてもよい。
【０１１３】図１６は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。なお、図１
４に示した構成要素と対応する構成要素には同一の参照
符号を付し、詳細な説明は省略する。
【０１１４】基本的な工程については図１４に示した例
と同様であるが、本例では、図１６（ｃ）の工程におい
て、ポリイミド系複合物からなる絶縁層１０３をメッキ
処理によって形成している。メッキ処理により、接着性
に優れた絶縁層を接着層なしに容易に形成することがで
き、製造工程の簡略化をはかることができる。
【０１１５】図１７は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１１６】まず、図１７（ａ）に示すように、銅箔
（Ｃｕ箔）１１１を用意する。続いて、図１７（ｂ）に
示すように、銅箔１１１上に、プラグ（後の工程で形成
される）に対応した開口を有するレジストパターン１１
２を形成する。その後、図１７（ｃ）に示すように、電
解メッキ法によりレジストパターン１１２の開口内に選
択的にプラグ（Ｃｕプラグ）１１３を形成し、その後レ
ジストパターン１１２を除去する。
【０１１７】次に、図１７（ｄ）に示すように、図１６
に示した例と同様にして、ポリイミド系複合物からなる
絶縁層１１４をメッキ処理によって形成する。続いて、
ＣＭＰ等によって平坦化処理を行い、図１７（ｅ）に示
すように、絶縁層１１４内にプラグ１１３が形成された
構造が得られる。
【０１１８】その後、銅箔１１１上にレジストパターン
（図示せず）を形成する。このレジストパターンをマス
クとして銅箔１１１をエッチングし、配線等からなる回
路パターン１１１ａを形成する。レジストを除去した
後、回路パターン１１１ａ上にソルダーレジスト１１５
のパターンを形成し、図１７（ｆ）に示すような回路基
板が得られる。
【０１１９】本例によれば、電解メッキ法により、レジ
ストパターン１１２の開口内に選択的にプラグ１１３を
形成するので、製造工程の簡略化をはかることができる
とともに、プラグ１１３の密着性を向上させることがで
きる。
【０１２０】図１８は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１２１】まず、図１８（ａ）に示すように、Ｃｕ層
１２１、ＴａＮ層１２２及びＣｕ層１２３からなる積層
箔を用意する。続いて、図１８（ｂ）に示すように、Ｃ
ｕ層１２３上に、プラグ（後の工程で形成される）に対
応した開口を有するレジストパターン１２４を形成す
る。その後、レジストパターン１２４をマスクとしてＣ
ｕ層１２３をエッチングし、プラグ（Ｃｕプラグ）１２
３ａを形成する。このエッチング工程において、ＴａＮ
層１２２がエッチングのストッパーとして機能する。さ
らに、レジストパターン１２４を除去し、図１８（ｃ）
に示すような構造が得られる。
【０１２２】次に、図１８（ｄ）に示すように、図１６
に示した例と同様にして、ポリイミド系複合物からなる
絶縁層１２５をメッキ処理によって形成する。続いて、
ＣＭＰ等によって平坦化処理を行い、図１８（ｅ）に示
すように、絶縁層１２５内にプラグ１２３ａが形成され
た構造が得られる。
【０１２３】その後、Ｃｕ層１２１上にレジストパター
ン（図示せず）を形成する。このレジストパターンをマ
スクとしてＣｕ層１２１をエッチングし、配線等からな
る回路パターン１２１ａを形成する。レジストを除去し
た後、回路パターン１２１ａ上にソルダーレジスト１２
６のパターンを形成し、図１８（ｆ）に示すような回路
基板が得られる。
【０１２４】図１９は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１２５】途中の工程（図１９（ａ）〜図１９
（ｄ））までは、図１４（ａ）〜図１４（ｄ）に示した
工程と同様である。本例では、図１９（ｄ）の工程の
後、図１９（ｅ）に示すように、銅箔１０１と逆側に銅
箔１０５を熱圧着する。その後、銅箔１０１上及び銅箔
１０５上にそれぞれレジストパターン（図示せず）を形
成する。これらのレジストパターンをマスクとして銅箔
１０１及び１０５をエッチングし、配線等からなる回路
パターン１０１ａ及び１０５ａを形成する。レジストを
除去した後、回路パターン１０１ａ上及び１０５ａ上
に、それぞれソルダーレジスト１０４ａ及び１０４ｂの
パターンを形成し、図１９（ｆ）に示すような回路基板
が得られる。
【０１２６】図２０は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１２７】途中の工程（図２０（ａ）〜図２０
（ｄ））までは、図１６（ａ）〜図１６（ｄ）に示した
工程と同様である。また、その後の工程（図２０（ｅ）
〜図２０（ｆ））については、図１９（ｅ）〜図１９
（ｆ）に示した工程と同様である。したがって、これら
の詳細については省略する。
【０１２８】図２１は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１２９】途中の工程（図２１（ａ）〜図２１
（ｄ））までは、図１４（ａ）〜図１４（ｄ）に示した
工程と同様である。本例では、図２１（ｄ）の工程の
後、図２１（ｅ）に示すように、シード層（Ｃｕシード
層）１０６を形成する。その後、回路パターンに対応し
た開口を有するレジストパターン１０７を形成し、さら
に電解メッキ法によって開口内に選択的にＣｕ層１０８
（回路パターン１０８ａ）を形成する。
【０１３０】レジストパターン１０７及びシード層１０
６を除去した後、銅箔１０１上にレジストパターン（図
示せず）を形成する。このレジストパターンをマスクと
して銅箔１０１をエッチングし、配線等からなる回路パ
ターン１０１ａを形成する。レジストを除去した後、回
路パターン１０１ａ上及び１０８ａ上に、それぞれソル
ダーレジスト１０４ａ及び１０４ｂのパターンを形成
し、図２１（ｆ）に示すような回路基板が得られる。
【０１３１】図２２は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１３２】まず、図２２（ａ）に示すように、貼り付
けが行われる２枚の基板を用意する。一方の基板は、図
１４或いは図１６等で示した方法を用いて作製された基
板であり、銅箔１０１上の絶縁層１０３内にプラグ１０
２が形成された構造を有している。他方の基板は、ガラ
スエポキシ等のコア基板１３１上に回路パターン１３２
が形成されたプリント基板或いはパッケージ基板であ
る。図２２（ｂ）に示すように、これらの２枚の基板を
貼り付ける。さらに、銅箔１０１上にレジストパターン
（図示せず）を形成し、このレジストパターンをマスク
として銅箔１０１をエッチングし、回路パターン１０１
ａを形成する。これにより、図２２（ｃ）に示すよう
に、回路パターン１３２と回路パターン１０１ａとがプ
ラグ１０２によって接続された回路基板が得られる。
【０１３３】図２３は、本実施形態の他の例に係る回路
基板の製造方法を示した工程断面図である。
【０１３４】図２２に示した例では、２枚の基板を貼り
合わせた後、銅箔１０１のパターニングを行って回路パ
ターン１０１ａを形成したが、本例では、図２３（ａ）
に示すように、２枚の基板を貼り合わせる前に回路パタ
ーン１０１ａを形成している。その後、２枚の基板を貼
り合わせ、図２３（ｂ）に示すように、回路パターン１
３２と回路パターン１０１ａとがプラグ１０２によって
接続された回路基板が得られる。
【０１３５】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
【０１３６】
【発明の効果】本発明によれば、深さ２０μｍ以上の溝
に絶縁物を充填し、この絶縁物が充填された領域上に受
動素子を形成するので、寄生容量及び寄生抵抗を十分に
低減することができ、しかも十分な機械的強度を得るこ
とが可能となる。
【０１３７】また、本発明によれば、能動素子用の半導
体基板と受動素子との距離を、受動素子用の基板の厚さ
以上にすることができるため、受動素子に対する半導体
基板の影響を十分に低減することが可能となる。
【０１３８】また、本発明によれば、絶縁層を貫通する
導電接続部を有する回路基板において、磁性を有する導
電性ペーストを用いることにより、簡単な工程で形状制
御の容易な導電接続部を形成することが可能となる。さ
らに、メッキ法により開口内に選択的に導電接続部を形
成する方法では、簡単な工程で密着性に優れた導電接続
部を形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る集積回路装置の
主要部の構成例を模式的に示した断面図。
【図２】本発明の第１の実施形態に係る集積回路装置の
主要部の構成例を模式的に示した平面図。
【図３】図１に示した構造を得るための製造工程例を示
した工程断面図。
【図４】インダクタに印加される周波数を変化させたと
きの、溝内に埋め込まれる絶縁膜の膜厚とＱ値との関係
について示した図。
【図５】本発明の第２の実施形態の一例に係る集積回路
装置の主要部の構成例を模式的に示した断面図。
【図６】本発明の第２の実施形態の一例に係る集積回路
装置の主要部の構成例を模式的に示した平面図。
【図７】図５に示した受動素子用の基板にインダクタ等
を作製するための製造工程の一部を示した工程断面図。
【図８】図５に示した受動素子用の基板にインダクタ等
を作製するための製造工程の一部を示した工程断面図。
【図９】図５に示した能動素子用の基板に能動素子等を
作製した構造を示した断面図。
【図１０】本発明の第２の実施形態の他の例に係る集積
回路装置の主要部の構成例を模式的に示した断面図。
【図１１】図１０に示した受動素子用の基板にインダク
タ等を作製するための製造工程の一部を示した工程断面
図。
【図１２】図１０に示した能動素子用の基板に能動素子
等を作製した構造を示した断面図。
【図１３】図１０に示した集積回路装置の変更例を模式
的に示した断面図。
【図１４】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の一例を示した工程断面図。
【図１５】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図１６】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図１７】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図１８】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図１９】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図２０】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図２１】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図２２】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【図２３】本発明の第３の実施形態に係る回路基板につ
いて、その製造方法の他の例を示した工程断面図。
【符号の説明】
１１…シリコン基板 １２…溝 １３…低誘電率絶縁膜 １４…スパイラルインダクタ １５…能動素子部 １６ａ、１６ｂ、１６ｃ…接続部 １７ａ、１７ｂ…スパイラルインダクタの端子 １８…層間絶縁膜 ３１…シリコン基板 ３２…能動素子部 ３３…端子 ３４…バンプ ４１…高抵抗シリコン基板 ４２、４６…絶縁膜 ４３…スパイラルインダクタ ４４…スパイラルインダクタの端子 ４５…接続用穴 ４７…貫通電極 ４８…レジスト ６１…シリコン基板 ６２…能動素子部 ６３…端子 ６４…突起状電極 ７１…絶縁基板 ７２…スパイラルインダクタ ７３…スパイラルインダクタの端子 ７４…レジスト ７５…絶縁材料 １０１、１０５、１１１…銅箔 １０１ａ、１０５ａ、１０８ａ、１１１ａ、１２１ａ、
１３２…回路パターン １０２、１１３、１２３ａ…プラグ １０２ａ…磁性を有する導電性ペースト １０３、１１４、１２５…絶縁層 １０３ａ…絶縁シート １０４、１０４ａ、１０４ｂ、１１５、１２６…ソルダ
ーレジスト １０６…シード層 １０７、１１２、１２４…レジストパターン １０８、１２１、１２３…Ｃｕ層 １２２…ＴａＮ層 １３１…コア基板 ２０１…印刷板 ２０２…スキージ ２０３…磁石
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 奥村 勝弥 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の同一面側に能動素子と受動素
    子が形成された集積回路装置であって、 前記受動素子は前記半導体基板の素子形成面側の深さ２
    ０μｍ以上の溝に絶縁物が充填された絶縁領域上に形成
    されていることを特徴とする集積回路装置。
  2. 【請求項２】前記受動素子は、インダクタであることを
    特徴とする請求項１に記載の集積回路装置。
  3. 【請求項３】半導体基板の同一面側に能動素子と受動素
    子を形成する集積回路装置の製造方法であって、 半導体基板の素子形成面側に深さ２０μｍ以上の溝を形
    成する工程と、この溝に絶縁物を充填して絶縁領域を形
    成する工程と、この絶縁領域上に受動素子を形成する工
    程とを有することを特徴とする集積回路装置の製造方
    法。
  4. 【請求項４】前記受動素子は、インダクタであることを
    特徴とする請求項３に記載の集積回路装置の製造方法。
  5. 【請求項５】前記溝は、異方性エッチングによって形成
    されることを特徴とする請求項３又は４に記載の集積回
    路装置の製造方法。
  6. 【請求項６】前記異方性エッチングは、フッ素系ガスを
    用いた反応性イオンエッチングであることを特徴とする
    請求項５に記載の集積回路装置の製造方法。
  7. 【請求項７】前記溝に絶縁物を充填して絶縁領域を形成
    する工程は、前記溝に絶縁性流体を埋め込んだ後、該絶
    縁性流体を固化させる工程を含むことを特徴とする請求
    項３又は４に記載の集積回路装置の製造方法。
  8. 【請求項８】前記溝を形成する工程は、前記半導体基板
    に能動素子を形成した後に行われることを特徴とする請
    求項３又は４に記載の集積回路装置の製造方法。
  9. 【請求項９】半導体基板からなり一方の面側に能動素子
    が形成された第１の基板と、一方の面側に受動素子が形
    成され該受動素子が形成された側の面と逆側の面が前記
    第１の基板の能動素子が形成された側の面に対向する第
    ２の基板と、前記第２の基板を貫通し前記第１の基板に
    形成された能動素子と前記第２の基板に形成された受動
    素子とを電気的に接続する貫通電極とを有することを特
    徴とする集積回路装置。
  10. 【請求項１０】前記受動素子は、インダクタであること
    を特徴とする請求項９に記載の集積回路装置。
  11. 【請求項１１】前記第２の基板は半導体基板であり、該
    半導体基板の抵抗率は第１の基板を構成する半導体基板
    の抵抗率よりも高いことを特徴とする請求項９又は１０
    に記載の集積回路装置。
  12. 【請求項１２】前記第２の基板は絶縁基板であることを
    特徴とする請求項９又は１０に記載の集積回路装置。
  13. 【請求項１３】前記貫通電極は、前記第２の基板に形成
    された接続穴に導電物を埋め込んで形成されたものであ
    ることを特徴とする請求項９又は１０に記載の集積回路
    装置。
  14. 【請求項１４】前記貫通電極は前記第１の基板上に形成
    された突起状電極であり、該突起状電極が前記第２の基
    板を貫通していることを特徴とする請求項９又は１０に
    記載の集積回路装置。
  15. 【請求項１５】前記第１の基板に形成された能動素子と
    前記第２の基板に形成された受動素子とは、前記貫通電
    極及び該貫通電極に対応して設けられたバンプによって
    電気的に接続されていることを特徴とする請求項９又は
    １０に記載の集積回路装置。
  16. 【請求項１６】前記第１の基板と第２の基板の対向面の
    間に絶縁物が充填されていることを特徴とする請求項９
    又は１０に記載の集積回路装置。
  17. 【請求項１７】第１の基板の一方の面側に能動素子を形
    成する工程と、第２の基板の一方の面側に受動素子を形
    成する工程と、前記第２の基板の前記受動素子が形成さ
    れた側の面と逆側の面を前記第１の基板の前記能動素子
    が形成された側の面に対向させ、前記第１の基板に形成
    された能動素子と前記第２の基板に形成された受動素子
    とを第２の基板を貫通する貫通電極によって電気的に接
    続する工程とを有することを特徴とする集積回路装置の
    製造方法。
  18. 【請求項１８】前記受動素子は、インダクタであること
    を特徴とする請求項１７に記載の集積回路装置の製造方
    法。
  19. 【請求項１９】前記インダクタは、メッキ法により選択
    的に形成されることを特徴とする請求項１８に記載の集
    積回路装置の製造方法。
  20. 【請求項２０】前記インダクタは、金属箔をパターニン
    グして形成されることを特徴とする請求項１８に記載の
    集積回路装置の製造方法。
  21. 【請求項２１】絶縁層と、磁性を有する導電性ペースト
    を硬化した導電物からなり、前記絶縁層を貫通する導電
    接続部と、前記絶縁層の少なくとも一方の面上に形成さ
    れ、前記導電接続部に接続された導電パターンとを有す
    ることを特徴とする回路基板。
  22. 【請求項２２】前記絶縁層はポリイミド系複合物によっ
    て形成されていることを特徴とする請求項２１に記載の
    回路基板。
  23. 【請求項２３】導電性シート上に磁性を有する導電性ペ
    ーストのパターンを形成し、該磁性を有する導電性ペー
    ストを硬化させて導電接続部を形成する工程と、前記導
    電性シートの前記導電接続部が形成された面上に絶縁層
    を形成する工程と、前記導電性シートを所望の形状にパ
    ターニングして導電パターンを形成する工程とを有する
    ことを特徴とする回路基板の製造方法。
  24. 【請求項２４】導電性シート上に開口パターンを有する
    レジストパターンを形成する工程と、メッキ法により前
    記開口パターン内に選択的に導電接続部を形成する工程
    と、前記レジストパターンを除去する工程と、前記導電
    性シートの前記導電接続部が形成された面上に絶縁層を
    形成する工程と、前記導電性シートを所望の形状にパタ
    ーニングして導電パターンを形成する工程とを有するこ
    とを特徴とする回路基板の製造方法。
  25. 【請求項２５】前記絶縁層はポリイミド系複合物によっ
    て形成されていることを特徴とする請求項２３又は２４
    に記載の回路基板の製造方法。
JP2000189937A 1999-06-30 2000-06-23 集積回路装置及びその製造方法 Expired - Fee Related JP4005762B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000189937A JP4005762B2 (ja) 1999-06-30 2000-06-23 集積回路装置及びその製造方法
US09/605,433 US6504227B1 (en) 1999-06-30 2000-06-29 Passive semiconductor device mounted as daughter chip on active semiconductor device
US10/298,059 US6933205B2 (en) 1999-06-30 2002-11-18 Integrated circuit device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18511999 1999-06-30
JP11-185119 1999-06-30
JP2000189937A JP4005762B2 (ja) 1999-06-30 2000-06-23 集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001077315A true JP2001077315A (ja) 2001-03-23
JP4005762B2 JP4005762B2 (ja) 2007-11-14

Family

ID=26502925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000189937A Expired - Fee Related JP4005762B2 (ja) 1999-06-30 2000-06-23 集積回路装置及びその製造方法

Country Status (2)

Country Link
US (2) US6504227B1 (ja)
JP (1) JP4005762B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823377A1 (fr) * 2001-04-06 2002-10-11 St Microelectronics Sa Ligne conductrice haute frequence sur un circuit integre
WO2002091405A1 (en) * 2001-05-07 2002-11-14 Sony Corporation High-frequency module device
JP2002368118A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置およびその製造方法
JP2002368428A (ja) * 2001-06-11 2002-12-20 Sony Corp 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
US6790751B2 (en) 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
JP2005175434A (ja) * 2003-09-30 2005-06-30 Agere Systems Inc 集積回路内に形成されたインダクタ
JP2005197638A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 高周波半導体装置及びその製造方法
JP2006157738A (ja) * 2004-11-30 2006-06-15 Fujitsu Media Device Kk 電子部品及びその製造方法
JPWO2005024949A1 (ja) * 2003-08-28 2006-11-16 株式会社日立製作所 半導体装置及びその製造方法
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP2008053711A (ja) * 2006-08-23 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
US7366629B2 (en) 2001-10-05 2008-04-29 Sony Corporation High frequency module board device
JP2009135481A (ja) * 2007-11-06 2009-06-18 Nec Electronics Corp 半導体装置
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
KR101225193B1 (ko) * 2012-05-29 2013-01-22 전자부품연구원 반도체 패키지 및 이의 제조 방법
JP2013504891A (ja) * 2009-09-16 2013-02-07 マラディン テクノロジーズ リミテッド 微小コイル装置およびその製作方法
JP2017034265A (ja) * 2016-09-15 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2017071171A (ja) * 2015-10-09 2017-04-13 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6800918B2 (en) * 2001-04-18 2004-10-05 Intel Corporation EMI and noise shielding for multi-metal layer high frequency integrated circuit processes
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
FR2830683A1 (fr) * 2001-10-10 2003-04-11 St Microelectronics Sa Realisation d'inductance et de via dans un circuit monolithique
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7247544B1 (en) * 2002-04-12 2007-07-24 National Semiconductor Corporation High Q inductor integration
US6936763B2 (en) * 2002-06-28 2005-08-30 Freescale Semiconductor, Inc. Magnetic shielding for electronic circuits which include magnetic materials
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
JP4135564B2 (ja) * 2002-11-12 2008-08-20 株式会社デンソー 半導体基板およびその製造方法
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
KR100577527B1 (ko) * 2003-12-29 2006-05-10 매그나칩 반도체 유한회사 고주파 소자 및 그 제조 방법
SE526360C2 (sv) 2004-01-09 2005-08-30 Infineon Technologies Ag Monolitiskt integrerad krets
US7068138B2 (en) 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7902639B2 (en) * 2005-05-13 2011-03-08 Siluria Technologies, Inc. Printable electric circuits, electronic components and method of forming the same
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901161B (zh) * 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
CN1905361B (zh) * 2005-07-27 2012-06-13 精工爱普生株式会社 半导体装置及振荡器
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP2008210933A (ja) * 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US8884438B2 (en) * 2008-07-02 2014-11-11 Intel Corporation Magnetic microinductors for integrated circuit packaging
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
JP5335931B2 (ja) * 2008-12-26 2013-11-06 メギカ・コーポレイション 電力管理集積回路を有するチップ・パッケージおよび関連技術
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
CN102065636A (zh) * 2009-11-12 2011-05-18 群康科技(深圳)有限公司 电路板及应用该电路板的电子装置及液晶显示器
EP3178100A4 (en) * 2014-08-07 2018-01-24 Intel Corporation On-die inductor with improved q-factor
US9324613B2 (en) * 2014-09-29 2016-04-26 Innovative Micro Technology Method for forming through substrate vias with tethers
CN105097770B (zh) * 2015-06-12 2019-02-15 武汉新芯集成电路制造有限公司 三维集成电路的器件结构及其制备方法
CN105206542A (zh) * 2015-09-01 2015-12-30 中国科学院上海微系统与信息技术研究所 一种高品质因数电感制造方法
US10014250B2 (en) * 2016-02-09 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor devices
US11953567B2 (en) * 2020-09-08 2024-04-09 Analog Devices International Unlimited Company Magnetic multi-turn sensor and method of manufacture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976455A (ja) * 1982-10-26 1984-05-01 Tdk Corp 混成集積回路
US4942364A (en) * 1988-02-19 1990-07-17 Asahi Kasei Kogyo Kabushiki Kaisha Moisture and dew-detection sensor
JP3036233B2 (ja) * 1992-06-22 2000-04-24 松下電器産業株式会社 半導体装置およびその製造方法
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
GB2292016B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Inductor device
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device
US5559349A (en) * 1995-03-07 1996-09-24 Northrop Grumman Corporation Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US5742091A (en) * 1995-07-12 1998-04-21 National Semiconductor Corporation Semiconductor device having a passive device formed over one or more deep trenches
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
DE69737805T2 (de) * 1996-10-14 2008-02-07 Mitsubishi Materials Corp. LC-Kompositbauteil
US6331722B1 (en) * 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US5844299A (en) * 1997-01-31 1998-12-01 National Semiconductor Corporation Integrated inductor
TW392392B (en) * 1997-04-03 2000-06-01 Lucent Technologies Inc High frequency apparatus including a low loss substrate
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
US6180995B1 (en) * 1999-05-06 2001-01-30 Spectrian Corporation Integrated passive devices with reduced parasitic substrate capacitance
US6258688B1 (en) * 2000-03-15 2001-07-10 Taiwan Semiconductor Manufacturing Company Method to form a high Q inductor

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823377A1 (fr) * 2001-04-06 2002-10-11 St Microelectronics Sa Ligne conductrice haute frequence sur un circuit integre
US6949444B2 (en) 2001-04-06 2005-09-27 Stmicroelectronics S.A. High-frequency line
US6800936B2 (en) 2001-05-07 2004-10-05 Sony Corporation High-frequency module device
EP1387369A1 (en) * 2001-05-07 2004-02-04 Sony Corporation High-frequency module device
WO2002091405A1 (en) * 2001-05-07 2002-11-14 Sony Corporation High-frequency module device
EP1387369A4 (en) * 2001-05-07 2009-08-19 Sony Corp HIGH FREQUENCY MODULE DEVICE
KR100862544B1 (ko) * 2001-05-07 2008-10-09 소니 가부시끼 가이샤 고주파 모듈 장치
JP2002368118A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置およびその製造方法
JP2002368428A (ja) * 2001-06-11 2002-12-20 Sony Corp 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4604398B2 (ja) * 2001-06-11 2011-01-05 ソニー株式会社 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
US6790751B2 (en) 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
US7366629B2 (en) 2001-10-05 2008-04-29 Sony Corporation High frequency module board device
JP4497093B2 (ja) * 2003-08-28 2010-07-07 株式会社日立製作所 半導体装置及びその製造方法
JPWO2005024949A1 (ja) * 2003-08-28 2006-11-16 株式会社日立製作所 半導体装置及びその製造方法
JP2005175434A (ja) * 2003-09-30 2005-06-30 Agere Systems Inc 集積回路内に形成されたインダクタ
JP4664013B2 (ja) * 2003-12-30 2011-04-06 マグナチップセミコンダクター有限会社 高周波半導体装置の製造方法
JP2005197638A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 高周波半導体装置及びその製造方法
JP2006157738A (ja) * 2004-11-30 2006-06-15 Fujitsu Media Device Kk 電子部品及びその製造方法
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP2008053711A (ja) * 2006-08-23 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2009135481A (ja) * 2007-11-06 2009-06-18 Nec Electronics Corp 半導体装置
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2013504891A (ja) * 2009-09-16 2013-02-07 マラディン テクノロジーズ リミテッド 微小コイル装置およびその製作方法
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
KR101225193B1 (ko) * 2012-05-29 2013-01-22 전자부품연구원 반도체 패키지 및 이의 제조 방법
JP2017071171A (ja) * 2015-10-09 2017-04-13 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット
US10493755B2 (en) 2015-10-09 2019-12-03 Seiko Epson Corporation Driving circuit for capacitive load
JP2017034265A (ja) * 2016-09-15 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20030067052A1 (en) 2003-04-10
JP4005762B2 (ja) 2007-11-14
US6933205B2 (en) 2005-08-23
US6504227B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP4005762B2 (ja) 集積回路装置及びその製造方法
JP3951091B2 (ja) 半導体装置の製造方法
US6852621B2 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US5976393A (en) Method of manufacturing multilayer circuit substrate
TWI248654B (en) Semiconductor package and method for manufacturing the same
JP3778256B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3500995B2 (ja) 積層型回路モジュールの製造方法
JP2001526469A (ja) Ｚ軸方向に相互接続する回路素子の製造方法
JP2004527814A (ja) 新規な安い無線周波数識別装置を製造するための方法
JP2000277689A (ja) 半導体装置及びその製造方法
TW200416997A (en) Electronic parts packaging structure and method of manufacturing the same
JPH0923065A (ja) 薄膜多層配線基板及びその製法
JP2002170921A (ja) 半導体装置およびその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
WO2009073359A1 (en) Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
JP3533284B2 (ja) 半導体装置用基板及びその製造方法並びに半導体装置
CN108364929A (zh) 半导体装置以及半导体装置的制造方法
JP3540729B2 (ja) 半導体装置および半導体装置の製造方法
JP4178715B2 (ja) 半導体装置およびその製造方法
CN114284234A (zh) 一种封装结构和用于封装结构的制作方法
JP3524221B2 (ja) 半導体装置の製造方法
JP4454814B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN114038760A (zh) 一种基于模制成型制程的封装基板及其制造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees