JP2008053711A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008053711A
JP2008053711A JP2007211317A JP2007211317A JP2008053711A JP 2008053711 A JP2008053711 A JP 2008053711A JP 2007211317 A JP2007211317 A JP 2007211317A JP 2007211317 A JP2007211317 A JP 2007211317A JP 2008053711 A JP2008053711 A JP 2008053711A
Authority
JP
Japan
Prior art keywords
substrate
inductor
inductor cell
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007211317A
Other languages
English (en)
Inventor
Jae-Won Han
ハン、ジェウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2008053711A publication Critical patent/JP2008053711A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子及びその製造方法を提供する。
【解決手段】実施例に係る半導体素子は、インダクタセル３１１が形成された第１基板３００と、トランジスタと配線を備えるＲＦ素子回路部が形成された第２基板５００と、前記インダクタセル３１１と前記ＲＦ素子回路部とを電気的に連結する連結電極６００と、を備える。
【選択図】図４

Description

実施例は、半導体素子及びその製造方法に関する。
インダクタ（Ｉｎｄｕｃｔｏｒ）は、高周波の受信／発信のための回路の一要素（ｅｌｅｍｅｎｔ）であって、回路内でコイルのような役割をする。
かかるインダクタは、無線通信市場の拡大と共に浮上しているＲＦ素子及びアナログ素子に必須的に使用される。
実施例は、上述の問題点に鑑みてなされたもので、その目的は、製造工程を単純化し製造効率を向上させることができる半導体素子及びその製造方法を提供することにある。
上記目的を達成すべく、実施例に係る半導体素子は、インダクタセルが形成された第１基板と、トランジスタと配線を備えるＲＦ素子回路部が形成された第２基板と、前記インダクタセルと前記ＲＦ素子回路部とを電気的に連結する連結電極と、を含む。
また、実施例に係る半導体素子の製造方法は、インダクタセルが形成された第１基板と、トランジスタと配線を備えるＲＦ素子回路部が形成された第２基板とを提供するステップと、前記第２基板の上に前記第１基板を積層形成し、前記インダクタセルと前記ＲＦ素子回路部とを電気的に連結するステップと、を含む。
実施例に係る半導体素子及びその製造方法によれば、製造工程が単純化し、製造効率が向上する効果が得られる。
以下、添付図面に基づき実施例を詳細に説明する。実施例の説明において、各層（膜）、領域、パターンまたは構造物が基板、各層（膜）、領域、パッドまたはパタンの「上（ｏｎ／ａｂｏｖｅ／ｏｖｅｒ／ｕｐｐｅｒ）」に、または「下（ｄｏｗｎ／ｂｅｌｏｗ／ｕｎｄｅｒ／ｌｏｗｅｒ）」に形成されると記載される場合に、その意味は、各層（膜）、領域、パッド、パターンまたは構造物が直接基板、各層（膜）、領域、パッドまたはパターンに接触して形成されると解釈可能で、他の層（膜）、他の領域、他のパッド、他のパターンまたは他の構造物がその間に追加的に形成されるとも解釈され得る。したがって、その意味は実施例の技術的思想により判断するべきである。
実施例では、インダクタセルが形成された第１基板とＲＦ素子回路部が形成された第２基板を別々に製造し、前記第１基板と前記第２基板を積層形成することで、インダクタが備えられた半導体素子を効率良く製造できる方案を提示しようとする。前記第１基板に形成されたインダクタセルと前記第２基板に形成されたＲＦ素子回路部は、連結電極により電気的に連結されることができる。ここで、インダクタセルとは、インダクタが形成された領域を意味する。インダクタセル内には、螺旋（ｓｐｉｒａｌ）状の金属パターンが形成されることができる。
図１は、実施例に係る半導体素子の製造方法によりインダクタセルが形成された基板を示す図面であって、図２は、実施例に係る半導体素子の製造方法によりインダクタセルが形成された基板を示す断面図である。
実施例に係る半導体素子の製造方法によると、図１及び図２に示すように、インダクタセル３１１、貫通電極３１３を含む第１基板３００を製造する。
まず、半導体基板３１０に絶縁膜３１５を形成し、インダクタ形成のためのパターニングを行う。エッチング工程を行った後、インダクタバリア金属蒸着及びインダクタ金属膜の充填を行う。結果物に対する化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を行うことで、インダクタセル３１１を形成する。
そして、前記インダクタセル３１１に連結され前記半導体基板３１０を貫通する貫通電極３１３を形成する。前記貫通電極３１３は、前記半導体基板３１０にパターニング工程、エッチング工程、メタル形成工程、ＣＭＰ工程などを順次に行うことにより形成できる。このような工程は既に公知されており、実施例の主要関心事ではないので、ここではその詳細な説明は省略する。
前記インダクタセル３１１及び貫通電極３１３は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの物質から選択された何れか一つ以上の物質で形成できる。前記インダクタセル３１１及び貫通電極３１３は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、ＥＣＰ（ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｐｌａｔｉｎｇ）などの方法により蒸着されることができる。また、前記インダクタセル３１１及び貫通電極３１３のバリア金属としては、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＴｉＳｉＮなどを用いることができ、ＣＶＤ、ＰＶＤ、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）などの方法により形成することができる。
続いて、前記インダクタセル３１１の上に、保護膜３１７を形成する。
図３は、実施例に係る半導体素子の製造方法によりＲＦ素子回路部が形成された基板を示す図面である。
実施例に係る半導体素子の製造方法によると、図３に示すように、トランジスタ層５１０、第１メタル層５２０、第２メタル層５３０及び第３メタル層５４０を含む第２基板５００を製造する。
前記トランジスタ層５１０と前記第１、第２、第３メタル層５２０、５３０、５４０は、信号処理のためのＲＦ素子回路部を形成することができる。ここでは、前記第１、第２、第３メタル層５２０、５３０、５４０が形成された例を図示しているが、メタル層の数は設計によって少なくなったり、または多くなり得る。
このように製造された前記第１基板３００と前記第２基板５００を、図４に示すように、積層形成する。図４は、実施例に係る半導体素子の製造方法によりインダクタが形成された半導体素子を示す図面である。
実施例に係るインダクタが備えられた半導体素子は、図４に示すように、第１基板３００、第２基板５００及び連結電極６００を含む。前記連結電極６００は、前記第１基板３００に形成されたインダクタセル３１１と前記第２基板５００に形成されたＲＦ素子回路部とを連結する。前記連結電極６００は、前記第１基板３００に形成された貫通電極３１３を介して、前記インダクタセル３１１と電気的に連結される。前記連結電極６００は、ＲＦ素子回路部を構成する前記第３メタル層５４０をなす最上部電極と連結される。
このように、ＳｉＰ（Ｓｙｓｔｅｍ Ｉｎ ａ Ｐａｃｋａｇｅ）を用いて、インダクタが備えられた半導体素子を製造する場合には、次のような長所がある。
インダクタセルを製造するための第１基板製造工程とトランジスタ及び金属配線形成のための第２基板製造工程が別々に行われることで、インダクタセル製造のための第１基板製造工程にエラーが発生する場合にも、トランジスタ及び金属配線が形成された第２基板の廃棄を防止することができる。
また、インダクタがトランジスタ及びＲＦ素子回路部と、貫通電極により、遠く離れた状態で連結されるので、インダクタンスによる素子のクロストーク（ｃｒｏｓｓ ｔａｌｋ）を減少させることができる。よって、インダクタが備えられたＲＦ半導体素子の特性を向上させることができる。
さらに、インダクタセルが形成された基板を別途に製造することで、インダクタのライブラリ化が可能となる。
インダクタセルの製造工程をトランジスタ及び金属配線の製造工程と分離して行えるので、インダクタセルの製造工程から影響されないＲＦ素子回路部を形成することができる。
実施例に係る半導体素子の製造方法によりインダクタセルが形成された基板を示す図面である。 実施例に係る半導体素子の製造方法によりインダクタセルが形成された基板を示す断面図である。 実施例に係る半導体素子の製造方法によりＲＦ素子回路部が形成された基板を示す図面である。 実施例に係る半導体素子の製造方法によりインダクタが形成された半導体素子を示す図面である。
符号の説明
３００：第１基板
３１０：半導体基板
３１１：インダクタセル
３１３：貫通電極
３１５：絶縁膜
３１７：保護膜
５００：第２基板
５１０：トランジスタ層
５２０：第１メタル層
５３０：第２メタル層
５４０：第３メタル層
６００：連結電極

Claims (10)

  1. インダクタセルが形成された第１基板と、
    トランジスタと配線を備えるＲＦ素子回路部が形成された第２基板と、
    前記インダクタセルと前記ＲＦ素子回路部とを電気的に連結する連結電極と、を含むことを特徴とする半導体素子。
  2. 前記第１基板は、
    半導体基板の上に形成されたインダクタセルと、
    前記インダクタセルと連結され、前記半導体基板を貫通して形成された貫通電極と、を含むことを特徴とする請求項１に記載の半導体素子。
  3. 前記連結電極は、前記貫通電極を介して前記インダクタセルと電気的に連結されることを特徴とする請求項２に記載の半導体素子。
  4. 前記第２基板は、
    半導体基板にトランジスタが形成されたトランジスタ層と、
    前記トランジスタ層の上に形成されたメタル層と、を含むことを特徴とする請求項１に記載の半導体素子。
  5. 前記インダクタセルと前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕのうち選択された何れか一つ以上の物質で形成されることを特徴とする請求項２に記載の半導体素子。
  6. インダクタセルが形成された第１基板と、トランジスタと配線を備えるＲＦ素子回路部が形成された第２基板とを提供するステップと、
    前記第２基板の上に前記第１基板を積層形成し、前記インダクタセルと前記ＲＦ素子回路部とを電気的に連結するステップと、を含むことを特徴とする半導体素子の製造方法。
  7. 前記第１基板を形成するステップは、
    半導体基板にインダクタセルを形成するステップと、
    前記インダクタセルに連結され、前記半導体基板を貫通する貫通電極を形成するステップと、を含むことを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記インダクタセルと前記ＲＦ素子回路部は、連結電極を介して電気的に連結されることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記連結電極は、前記貫通電極を介して前記インダクタセルと電気的に連結されることを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記インダクタセルと前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕのうち選択された何れか一つ以上の物質で形成されることを特徴とする請求項７に記載の半導体素子の製造方法。
JP2007211317A 2006-08-23 2007-08-14 半導体素子及びその製造方法 Pending JP2008053711A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080119A KR20080018052A (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2008053711A true JP2008053711A (ja) 2008-03-06

Family

ID=39047100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211317A Pending JP2008053711A (ja) 2006-08-23 2007-08-14 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US20080048288A1 (ja)
JP (1) JP2008053711A (ja)
KR (1) KR20080018052A (ja)
CN (1) CN101131994A (ja)
DE (1) DE102007038420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2247239A1 (en) * 2008-03-04 2010-11-10 Ricoh Company, Ltd. Personal authentication device and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法
JP2005197638A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 高周波半導体装置及びその製造方法
JP2006237581A (ja) * 2005-01-28 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936280A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法
JP2005197638A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 高周波半導体装置及びその製造方法
JP2006237581A (ja) * 2005-01-28 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2247239A1 (en) * 2008-03-04 2010-11-10 Ricoh Company, Ltd. Personal authentication device and electronic device
EP2247239A4 (en) * 2008-03-04 2013-06-05 Ricoh Co Ltd PERSONAL AUTHENTICATION DEVICE AND ELECTRONIC DEVICE
US8611614B2 (en) 2008-03-04 2013-12-17 Ricoh Company, Limited Personal authentication device and electronic device

Also Published As

Publication number Publication date
DE102007038420A1 (de) 2008-03-13
CN101131994A (zh) 2008-02-27
KR20080018052A (ko) 2008-02-27
US20080048288A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
US7037800B2 (en) Radio frequency semiconductor device and method of manufacturing the same
KR100889553B1 (ko) 시스템 인 패키지 및 그 제조 방법
CN1725396B (zh) 薄膜型多层陶瓷电容器及其制造方法
JP2005203785A (ja) 接触構造部の製造方法
US20080061443A1 (en) Method of manufacturing semiconductor device
JP2001203316A5 (ja)
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
US20140353820A1 (en) Semiconductor device and method for fabricating the same
KR20150116518A (ko) 반도체 장치 및 이의 제조 방법
KR100889556B1 (ko) 반도체 소자의 인덕터 및 그 제조방법
US20080138961A1 (en) Wafer Bonding Method of System in Package
US8173539B1 (en) Method for fabricating metal redistribution layer
US7683489B2 (en) Semiconductor device and fabricating method thereof
US9875959B2 (en) Forming a stacked capacitor
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
JP2008053711A (ja) 半導体素子及びその製造方法
JP2011253898A (ja) 半導体装置及び製造方法
JP2006302992A (ja) 半導体装置の製造方法、及び半導体装置
KR100954920B1 (ko) 인덕터 구조물
KR101422387B1 (ko) 차세대 cmos 이미지센서 제조방법
CN101877338B (zh) 半导体封装及其制造方法
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
US7743482B2 (en) Fabricating method of a semiconductor device
US20080157378A1 (en) Semiconductor device, and method of manufacturing same
JP2008053712A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026