JP4664013B2 - 高周波半導体装置の製造方法 - Google Patents

高周波半導体装置の製造方法 Download PDF

Info

Publication number
JP4664013B2
JP4664013B2 JP2004190110A JP2004190110A JP4664013B2 JP 4664013 B2 JP4664013 B2 JP 4664013B2 JP 2004190110 A JP2004190110 A JP 2004190110A JP 2004190110 A JP2004190110 A JP 2004190110A JP 4664013 B2 JP4664013 B2 JP 4664013B2
Authority
JP
Japan
Prior art keywords
wafer
cvd
inductor
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004190110A
Other languages
English (en)
Other versions
JP2005197638A (ja
Inventor
成 奎 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2005197638A publication Critical patent/JP2005197638A/ja
Application granted granted Critical
Publication of JP4664013B2 publication Critical patent/JP4664013B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、高周波半導体装置の製造方法に係り、特に、素子の形成された基板とインダクタとの距離を充分に取って寄生キャパシタンスを最小化することが可能な高周波半導体装置の製造方法に関する。
情報通信分野のパラダイムの変化に伴って、時間と場所に拘らない通信方式の要求が増大しつつある。無線移動通信分野はこのような要求に最も適した分野への急速な発展が行われている。無線通信の発達に伴って高周波資源が必要となり、高周波で動作する材料、素子及び回路の要求が増大しており、このようなものは周波数の高い領域で使用されるので、ＲＦ(Radio Frequency)部品及びＩＣに分類されている。
ＲＦ ＩＣ技術は、素子製作技術、回路設計技術及び高周波パッケージ技術の組み合わせからなり、各技術が均衡的に発展しなければ競争力のあるＲＦ−ＣＭＯＳ素子を開発することができず、製作コストの節減に関する研究が切実に要求されている。このため、工程を単純化且つ安定化して工程単価を減らす安価の高周波ＲＦ−ＣＭＯＳの開発が必要である。ＲＦ−ＣＭＯＳ又はＢｉｐｏｌａｒ／ＢｉＣＭＯＳ素子の主構成要素はＲＦ ＭＯＳＦＥＴ、インダクタ(Inductor)、バラクター(Varactor)、ＭＩＭキャパシタ、レジスタ(Resistor)からなっており、この中でもＲＦ−ＣＭＯＳ、バイポーラ／ＢｉＣＭＯＳ素子はインダクタの充実度が低いという欠点がある。このようなＲＦインダクタのＱ値を高めるためには、素子の形以外に低抵抗の金属を厚く蒸着する方法が提示されている。インダクタは巻回数、金属配線の幅、金属配線の厚さ、金属配線間の間隔、半径(radius)、形状(shape)によってＱ値が異なる。
一般に、インダクタデザインのガイドライン(guide line)は次の通りである。
１）金属配線間の間隔を最小化しなければならない。これにより、インダクタ地域(area)を最小化し、相互インダクタンス(mutual inductance)を最大化してＱ値を高めることができる。
２）インダクタは、多層金属配線構造の場合、最上層で実現されるべきである。これは基板への寄生キャパシタンスを最小化することができるためである。
３）出来る限り広くて厚い金属配線を実現しなければならない。すなわち、低い直列抵抗(Series resistance)を確保しなければならないという意味である。ところが、幅があまり大きくなると、インダクタ地域の増加を誘発し、これは寄生キャパシタンスを増加させ且つ基板損失を増大させるための適正の条件が導出されるべきである。
４）ハローインダクタ(hollow inductor)を実現すべきである。これにより、渦状の電流効果(negative mutual coupling)を減少させることができるため、内部直径(inner diameter)が金属配線幅の５倍以上にならなければならない。
５）巻回数(number of turns)が増加するほど、インダクタ地域が増加し抵抗効果(resistance effect)が増加して寄生キャパシタンス増加の原因になってＱ値を低下させる原因になるので、巻回数に対する適正の条件が導出されるべきである。
前述した５つの要求以外にデカップリング(decoupling)問題のためにインダクタの下部にトレンチを挿入し、絶縁層の厚さを増加させるか、接地板を挿入する研究も行われている。
前述したインダクタデザインのガイドラインとデカップリング問題を解決するために、ＲＦ−ＣＭＯＳ素子などの高周波半導体装置の受動部品(passive component)であるインダクタは、ダマシン工程を適用して形成している。ところが、ダマシン工程を用いたインダクタ形成方法は、素子とインダクタとの距離を増加させるには限界があり、これにより基板への寄生キャパシタンスを最小化し難い。
一方、発明が解決しようとする技術的課題を論ずるに先立ち、本発明の構成に必要な３次元集積技術(3D integration technology)を簡略に説明する。
世界的に加速化している国際技術競争によってマイクロ電子システム(micro-electronic system)の小型化のための莫大な研究努力が集中している。チップスケールパッケージング(chip scale packaging)、フリップチップ(flip chip)、多重チップモジュール(multichip module)は現在、携帯電話(mobile phone)、ハンドヘルドコンピュータ(hand-held computers)、チップカード(chip card)などの多くの様々な電子製品群に通常の適用方法になっている。未来電子機器の応用には非常に様々な機能を有する極めて複雑な素子が要求されており、このような状況を満足させるために、チップ領域が急激に増加している。これにより、多機能素子の集積による歩留り(yield)問題、素子実現の複雑性によるコスト増加問題及び技術的な限界に直面している。また、マイクロ電子システムの性能と多機能性、信頼性などによってサブシステム(sub system)間の配線(wiring)が限界に直面している。このような要因としては未来ＩＣ世代のクリティカルパフォーマンスボトルネック(critical performance bottleneck)が認識されている。３次元集積技術(3D integration technology)はエンベデッドシステムオンチップ(embedded SoC)技術を代替する、最も高い潜在力を有する技術として期待されている。
従って、本発明に適用しようとするＲＦ−ＣＭＯＳ、Ｂｉｐｏｌａｒ／ＳｉＧｅ、ＢｉＣＭＯＳ素子などの高周波半導体装置に受動部品を適用するガイドラインの一つとして、インダクタは基板への寄生キャパシタンスを最小化するために、多層金属配線構造の場合には最上層で実現されるべきであり、このようなガイドライン以外にデカプリング問題のため、インダクタの下部にトレンチを挿入し、絶縁層の厚さを増加させているが、本発明は、３次元集積技術(3D integration technology)であるＣＩＰ(Chip scale integrated process)を用いてインダクタのみを別途のウェーハに形成し、このウェーハを論理素子を有する他のウェーハに接合させるので、素子の形成された基板とインダクタとの距離を充分に取ることができ、寄生キャパシタンスを最小化することが可能な高周波半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明によれば、第１半導体基板に０.５〜５０μｍの直径と１〜３００μｍの深さを有する大型垂直ビアホールを形成する段階と、前記ビアホールの形成された全体上部の表面に沿って絶縁層を形成する段階と、前記絶縁層上にフォトレジスト層を形成した後パターニングして、フォトレジストパターンによって定義される前記ビアホールを含むダマシンパターンを形成する段階と、前記ビアホール及び前記ダマシンパターンを含んだ全体構造上部の表面に沿って拡散障壁層及びシード層を順次形成する段階と、前記ビアホール及び前記ダマシンパターン内に導電性物質を充填して前記第１半導体基板の前面にビアコンタクトプラグ及びこれを含むインダクタを形成する段階と、バックサイドグラインディング工程を行うより、第１半導体基板の後面にビアコンタクトプラグの底面部が露出する第１ウェーハを製造する段階と、第２半導体基板に多層金属配線構造の論理素子を形成する段階と、前記金属配線を含んだ全体構造の上部にインダクタ連結配線を形成して第２ウェーハを製造する段階と、前記第１ウェーハのビアコンタクトプラグを前記第２ウェーハのインダクタ連結結線の上部に電気的に接合させる段階とを含む、高周波半導体装置の製造方法を提供する。
接合工程は、ウェーハとウェーハとの間に１００〜１００００ｍｂａｒの圧力を加えてＡｒ、Ｎ２、Ｈ２＋Ａｒ又はＨ２＋Ｎ２ガス雰囲気で１分〜２時間、２００〜５００℃の温度で熱処理する。
本発明は、ウェーハ対ウェーハボンディング(wafer to wafer bonding)方法を用いて、インダクタを有するウェーハと論理素子を有するウェーハを形成し、ＣＩＰで大型垂直ビアホールを形成してウェーハ対ウェーハを連結する３次元集積技術を適用してＲＦ−ＣＭＯＳ、Ｂｉｐｏｌａｒ／ＳｉＧｅ、ＢｉＣＭＯＳなどの高周波半導体装置を形成し、高周波半導体装置において、素子の形成された基板とインダクタとの距離を充分に取って寄生キャパシタンスを最小化することができるため、高周波半導体装置の性能をさらに向上させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるもので、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。また、図面における膜の厚さ又は大きさは説明の便宜上及び明確性のために誇張されることもある。図面上において、同一の符号は同一の要素を意味する。
図１〜図３は、本発明の実施例に係るＲＦ−ＣＭＯＳ、Ｂｉｐｏｌａｒ／ＳｉＧｅ、ＢｉＣＭＯＳ素子等の高周波半導体装置の製造方法を説明するために、第１ウェーハに、ビアコンタクトプラグを含むインダクタを形成する方法を説明するための素子の断面図である。
図１（Ａ）を参照すると、第１半導体基板１１の一部分をエッチングして大型垂直ビアホール(large vertical via hole)１２を形成する。大型垂直ビアホール１２はＣＩＰを用いた高性能インダクタ構造を形成するために本発明で必要とする要素である。大型垂直ビアホール１２の深さは通常的に素子の形成された基板とインダクタとの距離による寄生キャパシタンスの発生を抑制し得る程度の距離を考慮して設定される。言い換えれば、大型垂直ビアホール１２の深さは、後述するインダクタと新しいウェーハに形成された基板との距離を決定する要素として作用する。これにより、大型垂直ビアホール１２は０.５〜５０μｍの直径と１〜３００μｍの深さを有する。
図１（Ｂ）を参照すると、大型垂直ビアホール１２を含んだ第１半導体基板１１の表面に沿って絶縁層１３を形成する。絶縁層１３はＬＴＯ(Low Temperature Oxide)膜又はＨＴＯ(High Temperature Oxide)膜で形成する。絶縁層１３を形成する理由は、後続工程で拡散障壁層又はシード層を蒸着する場合、金属イオンが第１半導体基板１１に直ちに浸透して問題を引き起こすことを防止するためである。
図１（Ｃ）を参照すると、絶縁層１３の形成された第１半導体基板１１上に、インダクタ構造を形成するためのフォトレジスト層１４を形成する。フォトレジスト層１４の塗布厚さはインダクタを成す金属配線の厚さを決定する。
図２（Ａ）を参照すると、ダマシン工程で大型垂直ビアホール１２の位置部分を含んだフォトレジスト層１４の一部分をパターニングし、フォトレジストパターン１４Ｐで定義されるダマシンパターン１５を形成する。ダマシンパターン１５は構造的に大型垂直ビアホール１２と連結される。
図２（Ｂ）を参照すると、大型垂直ビアホール１２及びダマシンパターン１５を含んだ全体構造上部の表面に沿って拡散障壁層１６及びシード層１７を順次形成する。
前記拡散障壁層１６はｉｏｎｉｚｅｄ ＰＶＤ ＴｉＮ、ＣＶＤ ＴｉＮ、ＭＯＣＶＤ ＴｉＮ、ｉｏｎｉｚｅｄ ＰＶＤ Ｔａ、ｉｏｎｉｚｅｄ ＰＶＤ ＴａＮ、ＣＶＤ Ｔａ、ＣＶＤ ＴａＮ、ＣＶＤ ＷＮ、ＰＶＤ ＴｉＡｌＮ、ＰＶＤ ＴｉＳｉＮ、ＣＶＤ ＴｉＡｌＮ、ＣＶＤ ＴｉＳｉＮ及びＣＶＤ ＴａＳｉＮよるなる群より選択されたいずれか一つを単独で或いは２つ以上を積層させて１００〜４００Åの厚さに形成する。シード層１６はＣｕ、Ａｇ、Ａｕ、Ｔｉ及びＡｌなどの金属から選ばれたいずれか一つをＰＶＤ法、ＣＶＤ法、ＡＬＤ法、電気メッキ法又は無電解メッキ法のいずれか一つの方法で５０〜３０００Åの厚さに形成する。
図３（Ａ）を参照すると、大型垂直ビアホール１２及びダマシンパターン１５内に導電性物質を充填して化学的機械的研磨ＣＭＰ工程をフォトレジストパターン１４Ｐの上端面が露出するまで行い、これによりダマシンパターン１５にはインダクタ１８が形成され、大型垂直ビアホール１２にはビアコンタクトプラグ１９が形成される。
前記インダクタ１８及びビアコンタクトプラグ１９を形成する導電性物質としては、Ｃｕ、Ａｌ、Ｗなどの半導体装置でインダクタとして用いられる全ての物質を使用することができる。導電性物質を充填する工程は、一般的メッキ工程、選択的メッキ工程、一般的蒸着工程、選択的蒸着工程などいろいろの方法で行うことができる。
図３（Ｂ）を参照すると、インダクタ１８及びビアコンタクトプラグ１９が形成された状態であって、バックサイドグラインディング(backside grinding)工程によって、ビアコンタクトプラグ１９の底面部が露出する時点まで半導体基板１１の後面を磨き、これにより半導体基板１１の前面にはビアコンタクトプラグ１９に連結されたインダクタ１８が形成され、半導体基板１１の後面にはビアコンタクトプラグ１９の底面部が露出した状態の第１ウェーハ１００が製造される。
図４は、本発明の実施例に係るＲＦ−ＣＭＯＳ、Ｂｉｐｏｌａｒ／ＳｉＧｅ、ＢｉＣＭＯＳ素子などの高周波半導体装置の製造方法を説明するために、第２ウェーハに、多層配線構造を有する論理素子を形成した素子の断面図である。図４に示すように、ウェル形成工程などの施された第２半導体基板２１に素子分離工程を行って素子分離膜２２を形成し、ゲート形成工程、ソース／ドレイン形成工程、コンタクト工程などを行ってＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ２４を形成し、多層金属配線工程を行って第１、第２、第３、第４及び第５金属配線２５、２６、２７、２８及び２９を形成する。ここでは５層金属配線構造について説明したが、その以下又は以上の金属配線構造も適用することができる。インダクタを最上層(top metal layer)で実現させるために最終的にインダクタ連結配線３０を形成し、これによりインダクタのみが形成されず、高周波半導体装置を構成する論理素子など全ての構成要素が形成された第２ウェーハ２００が製造される。
一方、第２ウェーハ２００にも第１ウェーハ１００と同様に大型垂直ビアホールを適用することができるが、この際、第１ウェーハ１００のビアコンタクトプラグを有するインダクタ工程をそのまま適用してインダクタ連結配線３０と同時に形成することができる。
図５は図３（Ｂ）の第１ウェーハ１００と図４の第２ウェーハ２００を接合して本発明の高周波半導体装置を完成した断面図である。高周波半導体装置は、第１ウェーハ１００のビアコンタクトプラグ１９と第２ウェーハ２００のインダクタ連結配線３０が電気的に連結された構成を有する。第１ウェーハ１００と第２ウェーハ２００との接合はＡｒ又はＮ２ガス、Ｈ２＋Ａｒ又はＨ２＋Ｎ２のようなフォーミングガス(forming gas)雰囲気で１分〜２時間、２００〜５０℃の温度で熱処理する。熱処理の際、ウェーハとウェーハとの間(safer to wafer)に１００〜１００００ｍｂａｒの圧力を加える。
本発明の実施例に係る高周波半導体装置の製造方法を説明するために、第１ウェーハに、ビアコンタクトプラグを含むインダクタを形成する方法を説明するための素子の断面図である。 本発明の実施例に係る高周波半導体装置の製造方法を説明するために、第１ウェーハに、ビアコンタクトプラグを含むインダクタを形成する方法を説明するための素子の断面図である。 本発明の実施例に係る高周波半導体装置の製造方法を説明するために、第１ウェーハに、ビアコンタクトプラグを含むインダクタを形成する方法を説明するための素子の断面図である。 本発明の実施例に係る高周波半導体装置の製造方法を説明するために、第２ウェーハに、多層配線構造を有する論理素子を形成した素子の断面図である。 図３（Ｂ）の第１ウェーハと図４の第２ウェーハを接合した本発明の実施例に係る高周波半導体装置の断面図である。
符号の説明
１１ 第１半導体基板
１２ 大型垂直ビアホール
１３ 絶縁層
１４ フォトレジスト層
１４Ｐ フォトレジストパターン
１５ ダマシンパターン
１６ 拡散障壁層
１７ シード層
１８ インダクタ
１９ ビアコンタクトプラグ
２１ 第２半導体基板
２２ 素子分離膜
２３ ＰＭＯＳトランジスタ
２４ ＮＭＯＳトランジスタ
２５〜２９ 第１〜第５金属配線
３０ インダクタ連結配線
１００ 第１ウェーハ
２００ 第２ウェーハ

Claims (6)

  1. 第１半導体基板に０.５〜５０μｍの直径と１〜３００μｍの深さを有する大型垂直ビアホールを形成する段階と、
    前記ビアホールの形成された全体上部の表面に沿って絶縁層を形成する段階と、
    前記絶縁層上にフォトレジスト層を形成した後パターニングして、フォトレジストパターンによって定義される前記ビアホールを含むダマシンパターンを形成する段階と、
    前記ビアホール及び前記ダマシンパターンを含んだ全体構造上部の表面に沿って拡散障壁層及びシード層を順次形成する段階と、
    前記ビアホール及び前記ダマシンパターン内に導電性物質を充填して前記第１半導体基板の前面にビアコンタクトプラグ及びこれを含むインダクタを形成する段階と、
    バックサイドグラインディング工程を行うより、第１半導体基板の後面にビアコンタクトプラグの底面部が露出する第１ウェーハを製造する段階と、
    第２半導体基板に多層金属配線構造の論理素子を形成する段階と、
    前記金属配線を含んだ全体構造の上部にインダクタ連結配線を形成して第２ウェーハを製造する段階と、
    前記第１ウェーハのビアコンタクトプラグを前記第２ウェーハのインダクタ連結結線の上部に電気的に接合させる段階とを含む高周波半導体装置の製造方法。
  2. 前記絶縁層はＬＴＯ又はＨＴＯを用いて形成する請求項１記載の高周波半導体装置の製造方法。
  3. 前記拡散障壁層はｉｏｎｉｚｅｄ ＰＶＤ ＴｉＮ、ＣＶＤ ＴｉＮ、ＭＯＣＶＤ ＴｉＮ、ｉｏｎｉｚｅｄ ＰＶＤ Ｔａ、ｉｏｎｉｚｅｄ ＰＶＤ ＴａＮ、ＣＶＤ Ｔａ、ＣＶＤ ＴａＮ、ＣＶＤ ＷＮ、ＰＶＤ ＴｉＡｌＮ、ＰＶＤ ＴｉＳｉＮ、ＣＶＤ ＴｉＡｌＮ、ＣＶＤ ＴｉＳｉＮ及びＣＶＤ ＴａＳｉＮよるなる群より選択されたいずれか一つを単独で或いは２つ以上を積層させて形成する請求項１記載の高周波半導体装置の製造方法。
  4. 前記シード層はＣｕ、Ａｇ、Ａｕ、Ｔｉ及びＡｌのいずれか一つをＰＶＤ法、ＣＶＤ法、ＡＬＤ法、電気メッキ法又は無電解メッキ法のいずれか一つの方法を用いて形成する請求項１記載の高周波半導体装置の製造方法。
  5. 前記導電性物質はＣｕ、Ａｌ、Ｗのようなインダクタとして用いられる物質である請求項１記載の高周波半導体装置の製造方法。
  6. 前記接合させる工程は、ウェーハとウェーハとの間に１００〜１００００ｍｂａｒの圧力を加えてＡｒ、Ｎ２、Ｈ２＋Ａｒ又はＨ２＋Ｎ２ガス雰囲気で１分〜２時間、２００〜５００℃の温度で熱処理する請求項１記載の高周波半導体装置の製造方法。
JP2004190110A 2003-12-30 2004-06-28 高周波半導体装置の製造方法 Expired - Fee Related JP4664013B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100166A KR100569590B1 (ko) 2003-12-30 2003-12-30 고주파 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005197638A JP2005197638A (ja) 2005-07-21
JP4664013B2 true JP4664013B2 (ja) 2011-04-06

Family

ID=34698740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190110A Expired - Fee Related JP4664013B2 (ja) 2003-12-30 2004-06-28 高周波半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7037800B2 (ja)
JP (1) JP4664013B2 (ja)
KR (1) KR100569590B1 (ja)
CN (1) CN100337330C (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
KR100694424B1 (ko) * 2006-02-17 2007-03-12 주식회사 하이닉스반도체 멀티 칩 패키지 장치 및 그 형성 방법
US8455350B2 (en) * 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
KR20080018052A (ko) * 2006-08-23 2008-02-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100737155B1 (ko) * 2006-08-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자의 고주파 인덕터 제조 방법
CN101663742B (zh) * 2006-12-29 2013-11-06 丘费尔资产股份有限公司 具有贯穿芯片连接的前端处理晶片
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
KR100889556B1 (ko) * 2007-08-31 2009-03-23 주식회사 동부하이텍 반도체 소자의 인덕터 및 그 제조방법
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
KR100991220B1 (ko) 2008-07-21 2010-11-04 삼성전자주식회사 접착된 계면을 갖는 기판 내의 콘택 구조체, 이를 구비하는반도체 소자 및 이를 제조하는 방법들
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US9799562B2 (en) * 2009-08-21 2017-10-24 Micron Technology, Inc. Vias and conductive routing layers in semiconductor substrates
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
JP5421742B2 (ja) * 2009-11-24 2014-02-19 パナソニック株式会社 トランス
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8288243B2 (en) * 2010-04-15 2012-10-16 Texas Instruments Incorporated Method for fabricating through substrate microchannels
US8466061B2 (en) 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
CN102136531A (zh) * 2011-02-12 2011-07-27 西安神光安瑞光电科技有限公司 发光二极管及其制造方法
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
KR101934045B1 (ko) 2012-03-22 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
KR102031908B1 (ko) * 2013-02-06 2019-10-14 삼성전자주식회사 관통 전극을 갖는 반도체 소자 및 그 형성 방법
CN103165571B (zh) * 2013-02-28 2015-10-28 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法
US9418985B2 (en) 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US9637375B2 (en) * 2014-04-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited MEMS device having a getter structure and method of forming the same
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
CN107731783A (zh) * 2017-11-15 2018-02-23 武汉新芯集成电路制造有限公司 一种键合晶圆及其工艺
JP7378166B2 (ja) * 2018-10-30 2023-11-13 北京航空航天大学 Ｍｅｍｓソレノイドトランス及びその製造方法
US10784192B2 (en) 2018-11-07 2020-09-22 Micron Technology, Inc. Semiconductor devices having 3-dimensional inductive structures
KR20220048806A (ko) * 2020-10-13 2022-04-20 현대자동차주식회사 절연 기판 및 이를 적용한 양면냉각 파워모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613256A (ja) * 1992-03-04 1994-01-21 Toshiba Corp 平面型磁気素子の製造方法
JP2001028354A (ja) * 1999-05-12 2001-01-30 Sony Corp 半導体装置の製造方法
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法
JP2003045961A (ja) * 2001-07-27 2003-02-14 Mitsubishi Electric Corp 多層配線構造、その多層配線構造を具備した半導体装置、インダクタおよび半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453413A (en) * 1987-08-25 1989-03-01 Fuji Electric Co Ltd Formation of impurity diffusion layer
JP2002100733A (ja) * 2000-09-21 2002-04-05 Nec Corp 高周波集積回路装置
US6744114B2 (en) * 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613256A (ja) * 1992-03-04 1994-01-21 Toshiba Corp 平面型磁気素子の製造方法
JP2001028354A (ja) * 1999-05-12 2001-01-30 Sony Corp 半導体装置の製造方法
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法
JP2003045961A (ja) * 2001-07-27 2003-02-14 Mitsubishi Electric Corp 多層配線構造、その多層配線構造を具備した半導体装置、インダクタおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US20050139954A1 (en) 2005-06-30
CN100337330C (zh) 2007-09-12
US7037800B2 (en) 2006-05-02
JP2005197638A (ja) 2005-07-21
CN1638124A (zh) 2005-07-13
KR100569590B1 (ko) 2006-04-10
KR20050070527A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4664013B2 (ja) 高周波半導体装置の製造方法
US9698131B2 (en) Methods of forming 3-D circuits with integrated passive devices
US8847365B2 (en) Inductors and methods for integrated circuits
CN101859762B (zh) 半导体装置及其制造方法
EP2513969B1 (en) Via structure integrated in electronic substrate
US7943473B2 (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
JP3891299B2 (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
US7781887B2 (en) Semiconductor device including an interconnect
CN103681573A (zh) 包括过孔结构的集成电路器件及其制造方法
KR100889556B1 (ko) 반도체 소자의 인덕터 및 그 제조방법
KR100577527B1 (ko) 고주파 소자 및 그 제조 방법
JP3164025B2 (ja) 半導体集積回路装置及びその製造方法
US20210265253A1 (en) Split substrate interposer with integrated passive device
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
CN107369649B (zh) 一种半导体器件及其制造方法
US20070041680A1 (en) Process for assembling passive and active components and corresponding integrated circuit
CN108447838B (zh) 晶粒装置、半导体装置及其制造方法
CN107346746B (zh) 一种半导体器件及其制造方法和电子装置
KR20050059947A (ko) 반도체 소자의 인덕터 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Ref document number: 4664013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees