JP2003045961A

JP2003045961A - 多層配線構造、その多層配線構造を具備した半導体装置、インダクタおよび半導体装置の製造方法

Info

Publication number: JP2003045961A
Application number: JP2001227530A
Authority: JP
Inventors: Yoshihiko Toyoda; 吉彦豊田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-07-27
Filing date: 2001-07-27
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】低配線抵抗でかつ高歩留りで形成可能な多層
配線構造を得る。【解決手段】本発明に係る多層配線構造を、半導体基
板の上面に形成された第１の層間絶縁膜４と、第１の層
間絶縁膜４中に形成された第１の配線層１と、第１の層
間絶縁膜１上に形成された第２の層間絶縁膜９と、第２
の層間絶縁膜９中に形成された第２の配線層３と、第１
の配線層１と第２の配線層３間が並列に配置された並列
積層配線領域８と、並列積層配線領域８における第２の
層間絶縁膜９中に、第１の配線層１と第２の配線層３を
電気的に接続すべく設けられた配線形状を呈する接続孔
６と、で構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多層配線構造、
その多層配線構造を具備した半導体装置、インダクタお
よびその半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】図２５は、例えばSemiconductor Equipm
ent Association of Japan Journalの１９９９年１月号
２３頁に示された半導体装置における従来の多層配線構
造の断面を示す図である。また、図２６は従来の多層配
線構造の平面図である。

【０００３】図２５において、１は下層配線（第１の配
線層）、１ａは第１のバリア用ＴａＮ膜、２は接続孔、
３は上層配線（第２の配線層）、３ａは第２のバリア用
ＴａＮ膜、４は第１の層間絶縁膜、５はエッチングスト
ッパー用絶縁膜、７は通常の配線領域、８は並列積層配
線領域、９は第２の層間絶縁膜、をそれぞれ示す。図２
５において、並列積層配線領域８における下層配線１お
よび上層配線３は、紙面に垂直な面内で、並行な配線パ
ターンを有しており、下層配線１および上層配線３が並
行な部分の断面を示すものである。また、図２６中の並
列積層配線領域８における上層配線３と下層配線１は上
面から見た場合、ほぼ完全に重複しているが、便宜上、
若干ずらして描いている。

【０００４】第１の配線層１（以下、下層配線という）
と接続孔及び第２の配線層３（以下、上層配線という）
は、銅（Ｃｕ）およびＣｕの拡散を防止する窒化タンタ
ル（ＴａＮ）を構成材料とするバリア用ＴａＮ膜１ａ、
３ａより構成されている。なお、バリア用ＴａＮ膜１
ａ、３ａは導電性を有する。

【０００５】以下、従来の多層配線構造を具備した半導
体装置の製造方法の概要を説明する。まず、所定のトラ
ンジスタ等が形成された半導体基板（図示せず）上に第
１の層間絶縁膜４を成膜する。下層配線１は、第１の層
間絶縁膜４に下層配線用の溝のパターンを転写し、エッ
チングにより下層配線用の溝を形成して、第１のバリア
用ＴａＮ膜１ａを成膜した後、溝にＣｕを埋込み、ＣＭ
Ｐ法（Chemical Mechanical Polishing、化学機械研
磨）により溝以外の部分に成膜されたＣｕ及びＴａＮを
研磨して除去、平坦化することにより形成される。かか
る配線形成方法は一般にダマシン法と呼ばれている。

【０００６】さらに、下層配線１が埋め込まれた第１の
層間絶縁膜４の表面に、後工程でエッチングストッパー
用絶縁膜５として機能するＳｉＮ膜をプラズマＣＶＤ
（Chemical Vapor Deposition）等の方法により成膜す
る。かかるＳｉＮ膜は、エッチングストッパー用絶縁膜
本来の機能の他に、後工程でＣｕの酸化を防止する役割
をも果たす。第２の層間絶縁膜９に接続孔２に対応した
レジストパターンを転写し、エッチングにより接続孔２
を形成する。この時、エッチングはエッチングストッパ
ー用絶縁膜５、すなわちＳｉＮ膜上で停止させる。

【０００７】さらに、上層配線用の溝のレジストパター
ンを転写し、エッチングにより上層配線用の溝を形成す
る。レジストを除去した後、接続孔２の底部にあるエッ
チングストッパー用絶縁膜５をエッチングにより除去す
る。このように、接続孔２底部にある下層配線１のＣｕ
表面が露出する前にレジストを除去することにより、レ
ジストアッシング時のＣｕの酸化を防止できる。第２の
バリア用ＴａＮ膜３ａを成膜した後、Ｃｕを上層配線用
の溝及び接続孔に埋込み、ＣＭＰ法により上層配線用の
溝及び接続孔以外の部分に形成されたＣｕおよび第２の
バリア用ＴａＮ膜３ａを研磨して除去、平坦化すること
により形成される。このようにダマシン法を用いて上層
配線３と接続孔２を同時に形成することができる。

【０００８】通常の多層配線構造では、複数のトランジ
スタを任意に接続することが課題である。図２５、２６
の通常の配線領域７、すなわち上層配線３と下層配線１
が並列に配置されていない部分では、単層の配線を孔状
の接続孔２を介して三次元にわたって電気的に接続して
いる。この方法により多数のトランジスタを任意に接続
することができる。なお、図２６の右側の部分は図２５
における並列積層配線部８の平面図である。下層配線１
および上層配線については、便宜上重複する部分のみを
図示しているが、実際には紙面に平行な面内でより大き
な配線パターンを形成している。

【０００９】高周波信号を伝達する配線では、配線抵抗
による損失が重大な課題となる。損失が大きくなると高
周波信号が大きく減衰するため、増幅用のトランジスタ
を配置する必要が生じ、チップ面積が増大するためであ
る。そこで、多層配線構造の配線抵抗を低減するため
に、図２５、２６の並列積層配線領域８に示すように、
上層配線３と下層配線１を意図的に並列に配置させて、
並列に配置された上下配線全面に渡って接続孔２を多数
形成し、上層配線３と下層配線１の間を電気的に接続す
るような構成が用いられていた。接続孔２を多数形成す
ることにより、上下配線間を電気的に接続する部分の実
効的な断面積が増加し、この領域の抵抗が低減するから
である。

【００１０】

【発明が解決しようとする課題】従来の多層配線構造は
以上のように構成されていたが、かかる構成では、配線
抵抗をさらに低減するために上層配線３の断面積を増大
させる目的で第２の層間絶縁膜９中に設けられた上層配
線３形成用の溝を深くすべく第２の層間絶縁膜９を厚膜
化すると、接続孔２を所定の深さ以上に保持しなければ
ならない関係上、接続孔２形成時のエッチング深さは極
めて深くなり、この結果、エッチング不良を引き起こし
た。

【００１１】また、第２の層間絶縁膜９の厚膜化に伴い
エッチング時間が増大するので、エッチングの制御性が
問題となった。上層配線３用の溝形成時のエッチング量
が不足すると、接続孔２が底部まで完全に開口せず、結
果的に接続不良となり、逆にエッチング量が過剰である
と、エッチングストッパー用絶縁膜５であるＳｉＮ膜を
突き抜けてしまい、次工程のレジストアッシングで底部
に露出したＣｕが酸化するため、配線抵抗が極めて高く
なる問題があった。

【００１２】本発明は、上述の不具合を防止して、配線
抵抗が低減された多層配線構造やインダクタを得るこ
と、さらに、低配線抵抗の多層配線構造を高歩留りで形
成可能な半導体装置とその製造方法を得ることを目的と
する。

【００１３】

【課題を解決するための手段】本発明に係る多層配線構
造は、半導体基板の上面に形成された第１の層間絶縁膜
と、第１の層間絶縁膜中に形成された第１の配線層と、
第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
第２の層間絶縁膜中に形成された第２の配線層と、第１
の配線層と第２の配線層が並列に配置された並列積層配
線領域と、この並列積層配線領域における第２の層間絶
縁膜中に、第１の配線層と第２の配線層を電気的に接続
すべく設けられた配線形状を呈する接続孔と、を備え
た。

【００１４】また、本発明に係る多層配線構造は、上述
の接続孔を並列積層配線領域における前記第２の配線層
と略一致する形状とした。

【００１５】また、本発明に係る多層配線構造は、上述
の接続孔を配線方向に平行で複数に分割された配線形状
を呈する構造とした。

【００１６】また、本発明に係る多層配線構造は、上述
の接続孔を格子形状を呈する構造とした。

【００１７】また、本発明に係る多層配線構造は、上述
の第１の配線層の側面と第２の配線層の側面および配線
方向に平行で複数に分割された配線形状を呈する接続孔
中の最も外側に設けられた接続孔の外側の側面を略同一
面とした。

【００１８】また、本発明に係る多層配線構造は、上述
の複数に分割された配線形状を呈する接続孔中の最も外
側に設けられた接続孔の幅を内側に設けられた接続孔の
幅より広く設定した。

【００１９】また、本発明に係る多層配線構造は、上述
の最も外側に設けられた接続孔の幅が、以下の数式
（１）で表されるαに基づくスキンデプス（＝１／α）
の１／１０以上の幅を有することとした。 α＝ｆ×（εμ）^1/2[{１＋（σ／（εｆ））²}^1/2−１]^1/2 （１）（ｆ：周波数、ε：比誘電率、μ：比透磁率、σ：導電率）

【００２０】また、本発明に係る多層配線構造は、少な
くとも３以上の配線層と、各配線層間に形成された各層
間絶縁膜と、各層間絶縁膜を貫通して形成された配線形
状を呈する接続孔と、を備えた。

【００２１】本発明に係る半導体装置は、上述のいずれ
かの多層配線構造を備えた。

【００２２】本発明に係るインダクタは、少なくとも２
以上の配線層と、各配線層間に形成された各層間絶縁膜
と、各配線層間でそれぞれスパイラル形状を呈しながら
相互に並列に配置された部分に各層間絶縁膜中を貫通し
て形成された接続孔と、を備えた。

【００２３】本発明に係る半導体装置の製造方法は、半
導体基板の上面に第１の層間絶縁膜を成膜する工程と、
この第１の層間絶縁膜を所定のパターンに配置された第
１の配線層用の溝形状にエッチングする工程と、この第
１の配線層用の溝に金属を埋め込んで第１の配線層を形
成する工程と、第１の配線層が埋め込まれた第１の層間
絶縁膜上にエッチングストッパー用絶縁膜を成膜する工
程と、このエッチングストッパー用絶縁膜上に第２の層
間絶縁膜を成膜する工程と、第１の配線層と後工程で形
成される第２の配線層が並列に配置される並列積層配線
領域に配線形状を呈した接続孔用の溝を形成すべく第２
の層間絶縁膜をエッチングストッパー用絶縁膜によって
阻止されるまでエッチングする工程と、第２の配線層用
の溝を形成すべく配線形状を呈した接続孔用の溝中をさ
らにエッチングする工程と、このエッチングストッパー
用絶縁膜をエッチングにより除去する工程と、配線形状
を呈した接続孔用の溝と第２の配線層用の溝を金属で埋
め込んで配線形状を呈した接続孔と第２の配線層を形成
する工程と、を含んでなる。

【００２４】

【発明の実施の形態】この発明は、多層配線構造におけ
る上層配線と下層配線を並列に配置させた部分で、上層
配線と下層配線を繋ぐ接続孔を配線形状に形成するもの
である。これにより、接続孔自体も配線の一部として有
効に機能するため、層間絶縁膜を厚膜化して上層配線を
深く形成する手段をとらずに、実効的な配線抵抗を低減
させることができる。その結果、通常の配線領域で接続
孔の高い歩留りを維持しつつ、上層配線と下層配線を並
列に配置させた積層配線領域ではより低抵抗の配線を得
ることができる。

【００２５】実施の形態１．以下、本発明における実施
の形態１の多層配線構造を図１〜３に基づいて説明す
る。図１〜３において、１は下層配線（第１の配線
層）、１ａは第１のバリア用ＴａＮ膜、２は孔状の接続
孔、３は上層配線（第２の配線層）、３ａは第２のバリ
ア用ＴａＮ膜、４は第１の層間絶縁膜、５はエッチング
ストッパー用絶縁膜、６は配線形状の接続孔、７は通常
の配線領域、８は並列積層配線領域、９は第２の層間絶
縁膜、をそれぞれ示す。なお、図２（ａ）中の並列積層
配線領域８における上層配線３と下層配線１、配線形状
の接続孔６は上面から見た場合、ほぼ完全に重複してい
るが、便宜上、若干ずらして描いている。

【００２６】まず、実施の形態１における多層配線構造
の製造方法について、図３に基づき説明する。

【００２７】所定のトランジスタ等が形成された半導体
基板（図示せず）上に第１の層間絶縁膜４を成膜する。
次に、第１の層間絶縁膜４に下層配線用の溝パターンを
転写し、レジストマスクを形成する。下層配線用の溝パ
ターンの幅は０．５〜１０μｍである。レジストマスク
をエッチングマスクとして第１の層間絶縁膜４をエッチ
ングし、下層配線用の溝を形成する。レジストを除去し
た後、膜厚２０ｎｍのバリア用窒化タンタル（ＴａＮ）
膜１ａ、層厚２００ｎｍの銅（Ｃｕ）のシード層（図示
せず）をスパッタ法により成膜する。ここで、バリア用
ＴａＮ膜１ａは導電性を有する。なお、バリア用膜とし
ては、ＴａＮの他に、窒化チタン（ＴｉＮ）、窒化タン
グステン（ＷＮ）等も適用可能である。

【００２８】次に、電解メッキにより下層配線用の溝中
にＣｕを埋込む。この場合のメッキ膜厚は１．５μｍで
ある。電解メッキ後、ＣＭＰ法により下層配線用の溝以
外の部分に付着したＣｕ及びＴａＮを研磨することによ
って第１の配線層、すなわち下層配線１が形成される。
なお、無電解メッキ法も同様な配線層形成に適用可能で
ある。

【００２９】下層配線１が埋め込まれた第１の層間絶縁
膜４の表面にエッチングストッパー用絶縁膜５として膜
厚５０ｎｍのＳｉＮ膜を、プラズマＣＶＤによって成膜
する。ＳｉＮは層間絶縁膜に使用されるＳｉＯ₂に比べ
て比誘電率が高いため、ＳｉＮを用いると配線間容量が
増大する結果となる。よって、ＳｉＮ膜の膜厚はなるべ
く薄い方が望ましい。なお、ＳｉＯ₂は層間絶縁膜の構
成材料なのでエッチングストッパー用絶縁膜としては用
いられない。

【００３０】エッチングストッパー用絶縁膜５上に、さ
らに、膜厚２μｍの第２の層間絶縁膜９を成膜する（図
３（ａ））。第２の層間絶縁膜９成膜後、孔状の接続孔
２および配線形状の接続孔６のレジストパターンを転写
する。この時の転写パターンは通常の配線領域７では孔
状とし、並列積層配線領域８では上層配線用の溝パター
ンと同一形状とする。孔状の接続孔２の直径は０．５μ
ｍとし、一方、上層配線用の溝パターンは下層配線１と
ほぼ同一の配線幅である０．５〜１０μｍとした。

【００３１】レジストマスクをエッチングマスクとし
て、第２の層間絶縁膜９をエッチングし、接続孔２用の
孔および配線形状の接続孔６用の溝を形成する（図３
（ｂ））。このとき、並列積層配線領域８では第２の層
間絶縁膜９の膜厚方向全体にわたって上層配線用の溝が
形成されるため、溝全体の深さは第２の層間絶縁膜９と
ほぼ同一の膜厚である２μｍとなる。また、第２の層間
絶縁膜９をエッチングする際は、エッチングストッパー
用絶縁膜５上で停止させるような選択エッチングを実施
する。

【００３２】レジストを除去した後、さらに、通常の配
線領域７に上層配線３のレジストパターンを転写する。
レジストマスクをエッチングマスクとして第２の層間絶
縁膜９をエッチングし、上層配線用の溝を形成する（図
３（ｃ））。かかる通常の配線領域７における上層配線
用の溝の深さは１μｍである。

【００３３】レジストを除去した後、第２の層間絶縁膜
９中の接続孔２用の孔および配線形状の接続孔６用の溝
の底部に露出しているエッチングストッパー用絶縁膜５
をエッチングによって除去する（図３（ｄ））。接続孔
２用の孔および配線形状の接続孔６用の溝の底部および
側面部に、第２のバリア用ＴａＮ膜３ａを２０ｎｍ、Ｃ
ｕのシード層（図示せず）を２００ｎｍ、スパッタ法を
用いて成膜する。なお、第２のバリア用ＴａＮ膜３ａも
第１のバリア用ＴａＮ膜１ａと同様、導電性を有する。

【００３４】さらに、電解メッキにより接続孔２用の孔
および配線形状の接続孔６用の溝６中にＣｕを埋込む。
この場合のＣｕの膜厚は約２．６μｍである。ＣＭＰ法
によって接続孔２用の孔および配線形状の接続孔６用の
溝以外の部分に付着したＣｕ及びＴａＮを研磨して除去
することにより、上層配線３、孔状の接続孔２および配
線形状の接続孔６が形成されて、図１に示すような断面
構造、図２（ａ）に示すような平面構造を呈する多層配
線構造が完成する。

【００３５】並列積層配線領域８の構造をより明確にす
るため、図２（ｂ）にその概念図を示す。なお、下層配
線１、上層配線３および配線形状の接続孔６以外の部位
は簡略化のため省略している。図１および図２（ｂ）か
ら分かるように、下層配線１と上層配線３が並列に配置
された領域、すなわち並列積層配線領域８に点線で示し
たような配線形状の接続孔６を設けて、配線全体の実効
的な断面積を増大せしめて、かかる領域の配線抵抗を低
減するようにしている。

【００３６】以上のような製造方法で形成した多層配線
構造では、第２の層間絶縁膜９の膜厚が従来の多層配線
構造と同一の膜厚に維持されている一方、並列積層配線
領域８では本来の上層配線３の膜厚に配線形状の接続孔
６の膜厚が加わって、実効的に従来の多層配線構造の２
倍の膜厚を有した上層配線として機能する部分を形成す
ることができる。

【００３７】かかる多層配線構造の電気特性を評価し
た。まず、並列積層配線領域８の配線抵抗を測定した。
配線の抵抗値を正確に測定するために、配線のパターン
は４端子構造とし、上層配線３と下層配線１の幅は同一
とした。すなわち、多層配線構造における第２の層間絶
縁膜９／上層配線３の深さはそれぞれ２μｍ／２μｍで
ある。また、各配線幅は０．５〜１０μｍ、配線長は１
ｍｍである。比較のため従来の多層配線構造も作製し、
同様に測定を行った。但し、従来の多層配線構造におけ
る第２の層間絶縁膜／上層配線の深さは、２μｍ／１μ
ｍと３μｍ／２μｍの２種類のサンプルを作成した。

【００３８】表１に１０μｍ幅の積層配線の抵抗値を示
す。

【００３９】

【表１】実施の形態１による並列積層配線領域の配線抵抗は、従
来の第２の層間絶縁膜９（２μｍ）を有する多層配線構
造における配線抵抗の約６０％であった。つまり、同じ
層間絶縁膜構成では並列積層配線領域の配線抵抗を６０
％程度にまで低減できることがわかった。従来の多層配
線構造において実施の形態１による積層配線の配線抵抗
と同程度まで低減しようと試みると、第２の層間絶縁膜
の膜厚を３μｍに厚膜化せねばならないが、この場合は
当然、溝が深いことに起因する歩留り低下が顕著に発生
する。

【００４０】さらに、通常の配線領域７におけるスルー
ホールチェーンの歩留りを測定した。ここで、スルーホ
ールチェーンとは図４の断面図（ａ）および平面図
（ｂ）に示す様に、スルーホール、すなわち接続孔２を
介して上層配線３と下層配線１が交互に、つまりチェー
ン状に配置されている構造を指す。この場合のスルーホ
ールの直径は０．４μｍ、数は３０００個である。ま
た、上下配線の幅は同一で、０．５μｍである。表２に
スルーホールチェーンの歩留り及び配線抵抗の分散の測
定結果を示す。

【００４１】

【表２】実施の形態１によるスルーホールチェーンの歩留りは１
００％、配線抵抗の分散は３％と良好であった。これに
対し、従来の多層配線構造で第２の層間絶縁膜９の膜厚
を３μｍとしたものでは、スルーホールチェーンの歩留
りは６９％と本実施の形態における歩留り１００％と比
較して著しく低く、また、配線抵抗の分散は１６％と実
施の形態１の多層配線構造に比べて極めて大きくばらつ
いていることがわかった。これは、従来の多層配線構造
では、上層配線３における第２の層間絶縁膜９の膜厚を
３μｍと１．５倍に厚膜化しているので、孔状の接続孔
２を形成する際のエッチング深さが極めて深くなり、エ
ッチング不良を引き起こしたためである。

【００４２】以上より、実施の形態１における多層配線
構造における効果として、通常の配線領域７の接続孔２
の歩留りを劣化させることなく、並列積層配線領域８の
配線抵抗を従来の多層配線構造の６０％程度に低減でき
ることがわかった。

【００４３】実施の形態２．本発明における実施の形態
２の多層配線構造を図５〜７に基づき説明する。図１と
同様の部分は同一符号で示す。

【００４４】まず、実施の形態２における多層配線構造
の製造方法を図５に基づいて説明する。なお、第１の層
間絶縁膜４に下層配線１を形成し、その上にエッチング
ストッパー用絶縁膜５、第２の層間絶縁膜９を形成する
工程までは実施の形態１の場合と同様なので省略する。

【００４５】第２の層間絶縁膜９の上に孔状の接続孔２
および配線形状の接続孔６のレジストパターンを転写す
る。この場合の転写パターンは、それぞれの接続孔の形
状に対応して、通常の配線領域７では孔状とし、並列積
層配線領域８では溝状とした。孔状の接続孔２の転写パ
ターンの直径は０．５μｍである。並列積層配線領域８
における各溝の転写パターンの幅および溝間の間隔はそ
れぞれ１μｍであり、上層配線３と平行な位置に５本設
置している。なお、以下の実施の形態では配線状の接続
孔は本来５本であるが、図では便宜上、３本としてい
る。

【００４６】レジストマスクをエッチングマスクとし
て、第２の層間絶縁膜９をエッチングして、接続孔２用
の孔および配線形状の接続孔６用の溝を形成する。並列
積層配線領域８の配線形状の接続孔６となるべき部分に
は、転写パターンに対応した幅１μｍの溝が５本形成さ
れる（図５（ａ））。なお、第２の層間絶縁膜９のエッ
チングは、実施の形態１と同様、エッチングストッパー
用絶縁膜５上で停止させる選択エッチングを適用してい
る。

【００４７】レジストを除去した後、通常の配線領域７
及び並列積層配線領域８に上層配線３のレジストパター
ンを転写する。レジストマスクをエッチングマスクとし
て、第２の層間絶縁膜９をエッチングし、上層配線３用
の溝をそれぞれ形成する（図５（ｂ））。上層配線３用
の溝の深さは１μｍである。レジストを除去した後、接
続孔２用の孔および配線形状の接続孔６用の溝の底部に
露出したエッチングストッパー用絶縁膜５をエッチング
により除去する（図５（ｃ））。接続孔２用の孔および
配線形状の接続孔６用の溝の底部および側面部に、膜厚
２０ｎｍの第２のバリア用ＴａＮ膜３ａと、膜厚２００
ｎｍのＣｕシード層（図示せず）をスパッタ法により成
膜する。さらに、電解メッキによりＣｕを接続孔２用の
孔および配線形状の接続孔６用の溝の中に埋込む。この
場合の電解メッキ膜厚は１．３μｍである。ＣＭＰ法に
より溝以外の部分に付着したＣｕ及びＴａＮを研磨して
除去、平坦化することにより、図６に示すような断面構
造、図７に示すような平面構造を具備した多層配線構造
が完成する。なお、図７中の並列積層配線領域８におけ
る上層配線３と下層配線１、配線形状の接続孔６は上面
から見た場合、ほぼ完全に重複しているが、便宜上、若
干ずらして描いている。

【００４８】以上のような方法で形成した実施の形態２
の多層配線構造では、第２の層間絶縁膜９の膜厚が従来
の多層配線構造と同一であるのに対し、並列積層配線領
域８では、配線形状の接続孔６として幅１μｍの実効的
に配線として機能する部分を５本形成することができる
ので、従来の多層配線構造、すなわち並列積層配線領域
全体に孔状の接続孔を多数形成する構造と比較して配線
抵抗を大幅に低減できる。また、並列積層配線領域８の
配線形状の接続孔６の間隔をより小さくすることによ
り、さらに、配線形状の接続孔６の本数を増やすことが
可能となる結果、より一層配線抵抗を低減することがで
きる。

【００４９】以上のようにして作製した多層配線構造に
関して、実施の形態１の多層配線構造と同様の特性評価
を行った。但し、比較のために作製した従来の多層配線
構造における第２の層間絶縁膜９／上層配線３の深さ
は、２μｍ／１μｍと２．５μｍ／１．５μｍの２種類
である。表３に並列積層配線領域８の上層配線の幅が１
０μｍの場合の配線抵抗及びその分散を示す。

【００５０】

【表３】実施の形態２による多層配線構造における配線抵抗は同
一の第２の層間絶縁膜（２μｍ）による従来の多層配線
構造における配線抵抗の約７５％であった。この実験結
果から、同一層間膜構成では並列積層配線領域の配線抵
抗を従来の多層配線構造の約７５％に低減できることが
分かった。従来の多層配線構造において配線抵抗を実施
の形態２による並列積層配線領域の配線抵抗と同程度の
数値にまで低減しようと試みると、従来の多層配線構造
における第２の層間絶縁膜の膜厚を２．５μｍに厚膜化
せねばならないが、この場合は当然、溝が深いことに起
因する歩留り低下が顕著に発生する。

【００５１】さらに、通常の配線領域７のスルーホール
チェーンの歩留りを測定した。この場合のスルーホー
ル、つまり孔状の接続孔２の直径は０．４μｍで、その
数は３０００個である。また、上下配線の幅は同一で、
０．５μｍである。

【００５２】表４にスルーホールチェーンの歩留りおよ
び配線抵抗の分散の測定結果を示す。

【００５３】

【表４】実施の形態２によるスルーホールチェーンの歩留りは１
００％、配線抵抗の分散は２％と非常に良好であること
がわかった。これに対し、第２の層間絶縁膜９の膜厚を
２．５μｍと厚膜化した従来の多層配線構造では、スル
ーホールチェーンの歩留りは８８％と実施の形態２の多
層配線構造に比べて低く、また、配線抵抗の分散も８％
と本実施の形態のものに比べて大きくばらつくことがわ
かった。これは、第２の層間絶縁膜９の膜厚を１．２５
倍に厚膜化したため、孔状の接続孔２を形成する際のエ
ッチング深さが相対的に深くなり、エッチング不良を引
き起こしたためである。

【００５４】また、この場合の上層配線３の配線抵抗の
ばらつきを表５に示す。

【００５５】

【表５】実施の形態２の多層配線構造では、第２の層間絶縁膜の
膜厚を２．５μｍとした従来の多層配線構造と比較し
て、配線抵抗の分散を改善することができた。つまり、
従来の多層配線構造における配線抵抗の分散である６％
に対して、実施の形態２における多層配線構造の配線抵
抗の分散２％と顕著に低減している。さらに、実施の形
態１の多層配線構造における配線抵抗の分散（９％）よ
りも小さな値が得られた。

【００５６】これは以下のように説明される。Ｃｕは電
解メッキにより形成されるが、電解メッキが使われてい
る理由は、その埋込性能が優れているためである。溝や
孔をＣｕで埋め込む際、電解メッキ液中に添加された添
加剤の効果により、細い溝や孔の部分の析出速度は広い
溝や平面部に比べて速くなり、この部分が優先的に埋め
込まれていくので、優れた埋込特性を得ることができ
る。一方、開口の広い溝ではこのような現象が生じず、
均一に成膜される。その結果、開口の広い配線を埋込む
のに必要なメッキ膜厚は細い配線と比べて極めて大きく
なる。実施の形態２の多層配線構造に比べて、実施の形
態１の多層配線構造では配線用の溝の開口が広く、ま
た、第２の層間絶縁膜を膜厚２．５μｍとした従来の多
層配線構造では配線用の溝が深いため、両者とも溝全体
を埋込むのに要するメッキ膜を実施の形態２の多層配線
構造より厚膜化する必要がある。この結果、溝以外の部
分に付着したＣｕの膜厚も比例的に大きくなるので、Ｃ
ＭＰ法によって研磨して除去すべきＣｕ膜厚は当然厚く
なる。ＣＭＰ法における研磨膜厚のばらつきは研磨すべ
きＣｕ膜の厚みが増加するほど大きくなるため、配線抵
抗のばらつきもＣｕ膜厚増加に伴い増大する。従って、
研磨Ｃｕ膜厚がより小さい実施の形態２における多層配
線構造の方が、実施の形態１の多層配線構造に比べて配
線抵抗のばらつき、つまり分散も相対的に小さくなる。

【００５７】以上から、実施の形態２の多層配線構造を
適用すれば、従来の配線構造に比べて並列積層配線領域
８の配線抵抗を７５％程度に低減できることが分かっ
た。また、通常の配線領域７における孔状の接続孔の歩
留りを低下させないことも分かった。さらに、上層配線
３の配線抵抗のばらつきを抑制できることも判明した。

【００５８】なお、実施の形態２における多層配線構造
では接続孔を配線形状とした例について示したが、図８
に示すように格子状にしても良く、この場合も、図６に
示した多層配線構造と同様の効果が得られる。

【００５９】実施の形態３．実施の形態２では、並列積
層配線領域８における上層配線３の側面部が並列積層配
線領域８に形成された配線形状の接続孔のうち最も外側
に位置する接続孔の側面に対してさらに外側に位置した
構造を示したが、本発明における実施の形態３の多層配
線構造では、図９、１０に示すように、並列積層配線領
域８の上層配線３の側面部と並列積層配線領域８に形成
された複数の配線形状の接続孔のうち最も外側に位置す
る接続孔の外側の側面および下層配線１の側面部が同一
面となるように配置した。かかる多層配線構造を形成す
る場合には、上層配線用の溝のレジストマスクのパター
ンは、並列積層配線領域に形成された複数の配線形状の
接続孔６のうち最も外側に位置する接続孔の側面より内
側に位置するように形成せねばならない。なお、図１０
中の並列積層配線領域８における上層配線３と下層配線
１、配線形状の接続孔６は上面から見た場合、ほぼ完全
に重複しているが、便宜上、若干ずらして描いている。

【００６０】実施の形態３の多層配線構造では、実施の
形態２の多層配線構造と同様の効果に加えて、並列積層
配線領域８に形成された複数の配線形状の接続孔６のう
ち最も外側に位置する接続孔の側面をさらに外側に拡げ
ることができるので、実施の形態２に比べて配線形状の
接続孔６の配線の断面積を実効的に大きくすることが可
能であるため、配線抵抗をより低くすることができる。

【００６１】実施の形態４．本発明における実施の形態
４の多層配線構造を図１１、１２に基づき説明する。図
１１、１２において、１０は最も外側に位置する配線形
状の接続孔である。また、図１と同様の部分は同一符号
で示す。なお、図１２中の並列積層配線領域８における
上層配線３と下層配線１、配線形状の接続孔６は上面か
ら見た場合、ほぼ完全に重複しているが、便宜上、若干
ずらして描いている。ここで、並列積層配線領域に形成
された配線形状の接続孔のうち内側の部分６の幅は１μ
ｍとしたが、最も外側に位置する配線形状の接続孔１０
の幅は、上下配線を伝搬する信号周波数から決まるスキ
ンデプスの１／１０よりも広く設定している。スキンデ
プスは、以下の数式（１）で表されるαに対して１／α
で表される。 α＝ｆ×（εμ）^1/2[{１＋（σ／（εｆ））²}^1/2−１]^1/2 （１）なお、数式（１）中で、ｆは周波数、εは比誘電率、μ
は比透磁率、σは導電率である。

【００６２】実施の形態２および３における多層配線構
造では並列積層配線領域８に形成した配線形状の接続孔
６の幅について特に言及していない。半導体装置を高周
波領域において使用する際は、伝搬する信号の周波数が
高くなるにつれて、表皮効果により電流が表面のみを流
れるようになる現象が発現する。例えば、信号周波数１
００ＧＨｚ下での導体における電流密度分布では、図１
３に示すように電流密度は導体の表面から内部方向に指
数関数的に減少する。図１４にＣｕに対するスキンデプ
スと周波数の関係を示す。ここで、スキンデプスはその
表面からの深さ方向における電流が表面の電流に対して
１／ｅになる深さで定義される。図１４に示すようにス
キンデプスは周波数が高くなるにつれて浅くなる傾向に
あるため、特に高周波領域で配線抵抗に顕著な悪影響を
及ぼすことがわかる。さらに、図１５において、信号周
波数１００ＧＨｚ下での導体の厚み、すなわち表面から
の深さと抵抗の関係を示す。導体の厚みがスキンデプス
の１／１０より厚ければ抵抗は大幅に上昇しないことよ
り、導体の厚みをスキンデプスの１／１０以上に予め設
定する必要があることがわかる。

【００６３】以上のように、外側に位置する配線形状の
接続孔１０の幅を、上下配線を伝搬する信号周波数から
決まるスキンデプスの１／１０よりも厚くすることによ
って、高周波数領域でも表皮効果による配線抵抗の上昇
を回避することが可能となる。

【００６４】なお、上述の実施の形態では並列積層配線
領域８に形成された複数の配線形状の接続孔のうち内側
の配線形状の接続孔６の幅と最も外側の配線形状の接続
孔１０の幅が異なる例について示したが、内側の接続孔
６の幅は最も外側に位置する接続孔１０と同じ幅に設定
してもよい。また、図１６、１７に示すように並列積層
配線領域８に形成された配線形状の接続孔１０を外側の
みとしても、同様の効果が得られる。なお、図１７中の
並列積層配線領域８における上層配線３と下層配線１、
配線形状の接続孔６は上面から見た場合、ほぼ完全に重
複しているが、便宜上、若干ずらして描いている。

【００６５】実施の形態５．本発明における実施の形態
５の多層配線構造を図１８、１９に基づき説明する。図
１８、１９において、１０は最も外側に位置する配線形
状の接続孔、１１は配線である。また、図１と同様の部
分は同一符号で示す。図に示すように、実施の形態１等
よりもさらに積層した多層配線構造とすることにより、
配線全体としての配線抵抗低減の効果をより大とするこ
とができる。

【００６６】図１８、１９に示す配線形状の接続孔６を
積層した層数と配線抵抗の関係を図２０に示す。図１８
に示した多層配線構造を実験１、図１９に示した多層配
線構造を実験２で示している。比較のため従来の多層配
線構造も併せて示す。実験１の場合、単層のみの配線抵
抗は１．１８Ωであるのに対し、３層では０．４９Ω、
５層では０．２７Ωと、層数の増加とともに配線抵抗も
減少する結果となった。一方、実験２の場合は、単層の
みの配線抵抗は１．８６Ωであるのに対し、３層では
０．７０Ω、５層では０．４０Ωと、同様に層数の増加
とともに配線抵抗も減少する結果となった。以上の実験
結果から、配線形状の接続孔を積層した層数を増加する
ことにより、配線抵抗を低減する効果が全体としてより
顕著になることがわかる。

【００６７】実施の形態６．実施の形態１に示したよう
な多層配線構造を用いて高周波信号を伝搬させる場合、
信号線と接地線を一対にするのが望ましい。フローティ
ング状態によって発生するノイズを防止する必要がある
からである。本発明における実施の形態６の多層配線構
造を図２１に基づき説明する。図２１において、１０は
最も外側に位置する配線形状の接続孔、１１は配線、１
２は信号線、１３は接地線である。信号線１２には実施
の形態３で示したような多層配線構造を用いた。

【００６８】信号線１２と接地線１３はマイクロストリ
ップ構造をなしており、これにより安定して電磁波を伝
搬させることができる。また、他の配線を伝搬する電磁
波の影響を避けることができる。上層配線３は表皮効果
を考慮して設計してあるため、表皮効果による抵抗の上
昇を避けることができる。なお、実施の形態６では接地
線１３を下層に配置したが、上層あるいは上下層双方に
配置しても良く、この場合も同様の効果が得られる。ま
た、信号線１２と接地線１３の構造はプレーナ型あるい
はペアラインとしても良い。この際、信号線１２と接地
線１３を同じ層内に配置することになる。図２２にペア
ライン構造の例を示す。この場合は、信号線１２と接地
線１３のいずれにも実施の形態３で示したような積層配
線を用いる必要がある。

【００６９】実施の形態６の変形例を図２３に基づき説
明する。図２３において、図２１と同様の部分は同一符
号で示す。実施の形態６の多層配線構造では、信号線１
２に積層構造を用いていない点が特徴となる。かかる構
成では、接地線１３は上層にするのが望ましい。図２３
のような多層配線構造では、電磁波の伝搬モードを安定
化できる。

【００７０】実施の形態７．実施の形態１に示したよう
な多層配線構造をコイル状パターンとすることにより、
インダクタを形成することができる。図２４にコイルの
平面図を示す。図中、１４は引き出し配線である。イン
ダクタンスはコイルのパターンにより決まり、インダク
タンスの損失はコイルを構成する配線の抵抗により決定
される。実施の形態１あるいは２に示すような多層配線
構造を用いることにより、コイルを構成する抵抗を低減
することができ、より低損失のインダクタを形成するこ
とが可能となる。

【００７１】

【発明の効果】本発明に係る多層配線構造では、半導体
基板の上面に形成された第１の層間絶縁膜と、第１の層
間絶縁膜中に形成された第１の配線層と、第１の層間絶
縁膜上に形成された第２の層間絶縁膜と、第２の層間絶
縁膜中に形成された第２の配線層と、第１の配線層と第
２の配線層が並列に配置された並列積層配線領域と、こ
の並列積層配線領域における第２の層間絶縁膜中に、第
１の配線層と第２の配線層を電気的に接続すべく設けら
れた配線形状を呈する接続孔と、を備えたので、通常の
配線領域の孔状の接続孔の歩留りを低下させることな
く、並列積層配線領域の配線抵抗を低減できる。

【００７２】また、本発明に係る多層配線構造では、上
述の接続孔を並列積層配線領域における第２の配線層と
略一致する形状としたので、通常の配線領域の孔状の接
続孔の歩留りを低下させることなく、並列積層配線領域
の配線抵抗を低減できる。

【００７３】また、本発明に係る多層配線構造では、上
述の接続孔を配線方向に平行で複数に分割された配線形
状を呈する構造としたので、通常の配線領域の孔状の接
続孔の歩留りを劣化させることなく、並列積層配線領域
の配線抵抗をその分散を小さく保ちつつ低減できる。

【００７４】また、本発明に係る多層配線構造では、上
述の接続孔を格子形状を呈する構造としたので、通常の
配線領域の孔状の接続孔の歩留りを劣化させることな
く、並列積層配線領域の配線抵抗をその分散を小さく保
ちつつ低減できる。

【００７５】また、本発明に係る多層配線構造では、上
述の第１の配線層の側面と第２の配線層の側面および配
線方向に平行で複数に分割された配線形状を呈する接続
孔中の最も外側に設けられた接続孔の外側の側面を略同
一面としたので、通常の配線領域の孔状の接続孔の歩留
りを劣化させることなく、並列積層配線領域の配線抵抗
をその分散を小さく保ちつつ一層低減できる。

【００７６】また、本発明に係る多層配線構造では、上
述の複数に分割された配線形状を呈する接続孔中の最も
外側に設けられた接続孔の幅を内側に設けられた接続孔
の幅より広く設定したので、通常の配線領域の孔状の接
続孔の歩留りを劣化させることなく、並列積層配線領域
の配線抵抗をその分散を小さく保ちつつより一層低減で
きる。

【００７７】また、本発明に係る多層配線構造では、上
述の最も外側に設けられた接続孔の幅が、以下の数式
（１）で表されるαに基づくスキンデプス（＝１／α）
の１／１０以上の幅を有することとしたので、高周波数
領域でも表皮効果による配線抵抗の上昇を回避すること
ができる。 α＝ｆ×（εμ）^1/2[{１＋（σ／（εｆ））²}^1/2−１]^1/2 （１）（ｆ：周波数、ε：比誘電率、μ：比透磁率、σ：導電率）

【００７８】また、本発明に係る多層配線構造では、少
なくとも３以上の配線層と、各配線層間に形成された各
層間絶縁膜と、各層間絶縁膜を貫通して形成された配線
形状を呈する接続孔と、を備えたので、配線抵抗を低減
する効果がより顕著になる。

【００７９】本発明に係る半導体装置では、上述のいず
れかの多層配線構造を備えたので、通常の配線領域にお
ける孔状の接続孔の歩留りを低下させることなく、全体
として配線抵抗が低減された多層配線構造を具備する半
導体装置が得られる。

【００８０】本発明に係るインダクタでは、少なくとも
２以上の配線層と、各配線層間に形成された各層間絶縁
膜と、各配線層間でそれぞれスパイラル形状を呈しなが
ら相互に並列に配置された部分に各層間絶縁膜中を貫通
して形成された接続孔と、を備えたので、インダクタを
構成する配線抵抗を低減することができ、より低損失の
インダクタを形成することが可能となる。

【００８１】本発明に係る半導体装置の製造方法では、
半導体基板の上面に第１の層間絶縁膜を成膜する工程
と、この第１の層間絶縁膜を所定のパターンに配置され
た第１の配線層用の溝形状にエッチングする工程と、こ
の第１の配線層用の溝に金属を埋め込んで第１の配線層
を形成する工程と、第１の配線層が埋め込まれた第１の
層間絶縁膜上にエッチングストッパー用絶縁膜を成膜す
る工程と、このエッチングストッパー用絶縁膜上に第２
の層間絶縁膜を成膜する工程と、第１の配線層と後工程
で形成される第２の配線層が並列に配置される並列積層
配線領域に配線形状を呈した接続孔用の溝を形成すべく
第２の層間絶縁膜をエッチングストッパー用絶縁膜によ
って阻止されるまでエッチングする工程と、第２の配線
層用の溝を形成すべく配線形状を呈した接続孔用の溝中
をさらにエッチングする工程と、このエッチングストッ
パー用絶縁膜をエッチングにより除去する工程と、配線
形状を呈した接続孔用の溝と第２の配線層用の溝を金属
で埋め込んで配線形状を呈した接続孔と第２の配線層を
形成する工程と、を含んでなるので、全体として配線抵
抗の低減された半導体装置を高歩留りで製造することが
できる。

【図面の簡単な説明】

【図１】実施の形態１による多層配線構造の断面を示
す図である。

【図２】実施の形態１による多層配線構造の平面図
（ａ）および並列積層配線領域の概念図（ｂ）である。

【図３】実施の形態１による多層配線構造の製造方法
を示す図である。

【図４】スルーホールチェーンの構造を示す断面図お
よび平面図である。

【図５】実施の形態２による多層配線構造の製造方法
を示す図である。

【図６】実施の形態２による多層配線構造の断面を示
す図である。

【図７】実施の形態２による多層配線構造の平面図で
ある。

【図８】実施の形態２の変形例による多層配線構造の
断面を示す図である。

【図９】実施の形態３による多層配線構造の断面を示
す図である。

【図１０】実施の形態３による多層配線構造の平面図
である。

【図１１】実施の形態４による多層配線構造の断面を
示す図である。

【図１２】実施の形態４による多層配線構造の平面図
である。

【図１３】電流密度の深さ分布を示す図である。

【図１４】スキンデプスと周波数の関係を示す図であ
る。

【図１５】導体の厚みと抵抗の関係を示す図である。

【図１６】実施の形態４の変形例による多層配線構造
の断面を示す図である。

【図１７】実施の形態４の変形例による多層配線構造
の平面図である。

【図１８】実施の形態５による多層配線構造の断面を
示す図である。

【図１９】実施の形態５による他の多層配線構造の断
面を示す図である。

【図２０】積層配線の層数と配線抵抗の関係を示す図
である。

【図２１】実施の形態６による多層配線構造の断面を
示す図である。

【図２２】実施の形態６による他の多層配線構造の断
面を示す図である。

【図２３】実施の形態６による他の多層配線構造の断
面を示す図である。

【図２４】実施の形態７によるインダクタの平面図で
ある。

【図２５】従来の多層配線構造の断面を示す図であ
る。

【図２６】従来の多層配線構造の平面図である。

【符号の説明】

１下層配線（第１の配線層）、１ａ第１のバリア
用ＴａＮ膜、２孔状の接続孔、３上層配線（第
２の配線層）、３ａ第２のバリア用ＴａＮ膜、４
第１の層間絶縁膜、５エッチングストッパー用絶
縁膜、６配線形状の接続孔、７通常の配線領
域、８並列積層配線領域、９第２の層間絶縁
膜、１０最も外側に位置する配線形状の接続孔、
１１配線、１２信号線、１３接地線、１４
引き出し配線。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 KK32 KK33 KK34 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP27 PP28 QQ09 QQ25 QQ48 RR06 SS15 VV05 VV08 XX01 XX08 5F038 AZ05 CD03 CD05 CD12 CD18 CD20 EZ11 EZ14 EZ15 EZ20

Claims

【特許請求の範囲】

【請求項１】半導体基板の上面に形成された第１の層
間絶縁膜と、前記第１の層間絶縁膜中に形成された第１
の配線層と、前記第１の層間絶縁膜上に形成された第２
の層間絶縁膜と、前記第２の層間絶縁膜中に形成された
第２の配線層と、前記第１の配線層と前記第２の配線層
が並列に配置された並列積層配線領域と、前記並列積層
配線領域における前記第２の層間絶縁膜中に、前記第１
の配線層と前記第２の配線層を電気的に接続すべく設け
られた配線形状を呈する接続孔と、を備えたことを特徴
とする多層配線構造。
【請求項２】前記接続孔が、前記並列積層配線領域に
おける前記第２の配線層と略一致する形状であることを
特徴とする請求項１記載の多層配線構造。
【請求項３】前記接続孔が、配線方向に平行で複数に
分割された配線形状を呈する構造であることを特徴とす
る請求項１記載の多層配線構造。
【請求項４】前記接続孔が、格子形状を呈する構造で
あることを特徴とする請求項１記載の多層配線構造。
【請求項５】前記第１の配線層の側面と前記第２の配
線層の側面および前記配線方向に平行で複数に分割され
た配線形状を呈する接続孔中の最も外側に設けられた接
続孔の外側の側面が略同一面であることを特徴とする請
求項３または４記載の多層配線構造。
【請求項６】前記複数に分割された配線形状を呈する
接続孔中の最も外側に設けられた接続孔の幅が内側に設
けられた接続孔の幅より広く設定されていることを特徴
とする請求項３または４記載の多層配線構造。
【請求項７】前記最も外側に設けられた配線形状を呈
する接続孔の幅が、以下の式で表されるαに基づくスキ
ンデプス（＝１／α）の１／１０以上の幅を有すること
を特徴とする請求項３ないし６のいずれか１項記載の多
層配線構造。 α＝ｆ×（εμ）^1/2[{１＋（σ／（εｆ））²}^1/2−
１]^1/2 （ｆ：周波数、ε：比誘電率、μ：比透磁率、σ：導電
率）
【請求項８】少なくとも３以上の配線層と、前記各配
線層間に形成された各層間絶縁膜と、前記各層間絶縁膜
を貫通して形成された前記配線形状を呈する接続孔と、
を備えたことを特徴とする請求項１ないし７のいずれか
１項記載の多層配線構造。
【請求項９】請求項１ないし８のいずれか１項記載の
多層配線構造を備えたことを特徴とする半導体装置。
【請求項１０】少なくとも２以上の配線層と、前記各
配線層間に形成された各層間絶縁膜と、前記各配線層間
でそれぞれスパイラル形状を呈しながら相互に並列に配
置された部分に前記各層間絶縁膜中を貫通して形成され
た接続孔と、を備えたことを特徴とするインダクタ。
【請求項１１】半導体基板の上面に第１の層間絶縁膜
を成膜する工程と、前記第１の層間絶縁膜を所定のパタ
ーンに配置された第１の配線層用の溝形状にエッチング
する工程と、前記第１の配線層用の溝に金属を埋め込ん
で第１の配線層を形成する工程と、前記第１の配線層が
埋め込まれた前記第１の層間絶縁膜上にエッチングスト
ッパー用絶縁膜を成膜する工程と、前記エッチングスト
ッパー用絶縁膜上に第２の層間絶縁膜を成膜する工程
と、前記第１の配線層と後工程で形成される第２の配線
層が並列に配置される並列積層配線領域に配線形状を呈
した接続孔用の溝を形成すべく前記第２の層間絶縁膜を
前記エッチングストッパー用絶縁膜によって阻止される
までエッチングする工程と、前記第２の配線層用の溝を
形成すべく前記配線形状を呈した接続孔用の溝中をさら
にエッチングする工程と、前記エッチングストッパー用
絶縁膜をエッチングにより除去する工程と、前記配線形
状を呈した接続孔用の溝と前記第２の配線層用の溝を金
属で埋め込んで配線形状を呈した接続孔と第２の配線層
を形成する工程と、を含んでなることを特徴とする半導
体装置の製造方法。