JPS5976455A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS5976455A JPS5976455A JP18686482A JP18686482A JPS5976455A JP S5976455 A JPS5976455 A JP S5976455A JP 18686482 A JP18686482 A JP 18686482A JP 18686482 A JP18686482 A JP 18686482A JP S5976455 A JPS5976455 A JP S5976455A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- hybrid integrated
- conductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路に関し、特に入出力端子構造及び
特性を改善した混成集積回路に関する。
特性を改善した混成集積回路に関する。
従来、混成集積回路は絶縁体パッケージに収納され、外
部への引出しは金属端子板やパッケージ外周へ施された
金属薄膜端子などＫより行われている。第１図は前者の
例で内部に混成集積回路を収容したパッケージ１から脚
状の金属端子列２を引出している。しかし、この例では
端子を金属板から作る必要があるだけでなく、端子の占
有空間が大きくなるために集積化が不十分である。第２
図の例は混成集積回路を収容したパッケージ又は全体で
一個の混成集積回路となっている集積体３の側辺に導体
を引出してそこに導電膜による外部端子列４を焼付は形
成したものである。この例では端子が占める体積はほと
んど問題にならず、又プリント配線基板へ集積回路を直
接半田づけすることができるなど、集積度及び作業性が
高くなる利益が得られる。しかしながら、この例におい
ても混成集積回路は水平型であるからそれを搭載するプ
リント配線基の面積利用率は依然として制限を受ける。
部への引出しは金属端子板やパッケージ外周へ施された
金属薄膜端子などＫより行われている。第１図は前者の
例で内部に混成集積回路を収容したパッケージ１から脚
状の金属端子列２を引出している。しかし、この例では
端子を金属板から作る必要があるだけでなく、端子の占
有空間が大きくなるために集積化が不十分である。第２
図の例は混成集積回路を収容したパッケージ又は全体で
一個の混成集積回路となっている集積体３の側辺に導体
を引出してそこに導電膜による外部端子列４を焼付は形
成したものである。この例では端子が占める体積はほと
んど問題にならず、又プリント配線基板へ集積回路を直
接半田づけすることができるなど、集積度及び作業性が
高くなる利益が得られる。しかしながら、この例におい
ても混成集積回路は水平型であるからそれを搭載するプ
リント配線基の面積利用率は依然として制限を受ける。
また、この種の混成集積回路を積層法で作る場合に材質
が異なる層を互に積層すると、焼成時の収縮率が各層で
異なるために混成集積回路の歪み、割れ、機能低下、機
械的・電気的特性のばらつきなどが生じる。
が異なる層を互に積層すると、焼成時の収縮率が各層で
異なるために混成集積回路の歪み、割れ、機能低下、機
械的・電気的特性のばらつきなどが生じる。
本発明はこのような問題点のないすぐれた混成集積回路
を提供することを目的とする。簡単に述べると、本発明
の混成集積回路は、受動素子としてインダクタ及びコン
デンサを内蔵した平板状電気絶縁性本体を用いるもので
、この本体が、内部に所定のコイル形成パターンを埋込
んでいる磁性体層と、内部にコンデンサ電極を埋込んで
いる一対の誘電体層とを、磁性体層を中心にして重畳合
体させて成る平板形積層体であることを第１の特徴とす
る。これにより、磁性体層と誘電体層の間に焼成時の収
縮度のちがいがあっても反りや割れのおそれがなく、電
気的にも安定した混成集積回路が得られる。本発明の混
成集積回路は、上記のように構成された積層体の表面に
所定の能動素子、受動素子及び配線導体を搭載または形
成し、さらに１つの側辺に沿って且つ絶縁間隙を介在さ
せて２組の外部端子を膜状に形成したことを第２０特徴
とする。これにより、平板形の混成集積回路を垂直に立
ててプリント配＠基板へ固定することができるので、プ
リント配線基板面の利用効率が高められる。
を提供することを目的とする。簡単に述べると、本発明
の混成集積回路は、受動素子としてインダクタ及びコン
デンサを内蔵した平板状電気絶縁性本体を用いるもので
、この本体が、内部に所定のコイル形成パターンを埋込
んでいる磁性体層と、内部にコンデンサ電極を埋込んで
いる一対の誘電体層とを、磁性体層を中心にして重畳合
体させて成る平板形積層体であることを第１の特徴とす
る。これにより、磁性体層と誘電体層の間に焼成時の収
縮度のちがいがあっても反りや割れのおそれがなく、電
気的にも安定した混成集積回路が得られる。本発明の混
成集積回路は、上記のように構成された積層体の表面に
所定の能動素子、受動素子及び配線導体を搭載または形
成し、さらに１つの側辺に沿って且つ絶縁間隙を介在さ
せて２組の外部端子を膜状に形成したことを第２０特徴
とする。これにより、平板形の混成集積回路を垂直に立
ててプリント配＠基板へ固定することができるので、プ
リント配線基板面の利用効率が高められる。
以下本発明の実施例を詳しく説明する。第６図は本発明
の特徴を有する混成集積回路５を示し、回路５は３層構
造の平板状本体６と、本体の側辺１（設けられた薄膜状
接続導体１０．１１．１２及び本体′の残りの１つの側
辺に設けられた薄膜状外部端子１３．１４とから構成さ
れている。平板状本体６は、内部に所定数及び大きさの
コイル形成導体を埋込んでいる電気絶縁性磁性体（フェ
ライト等）より成るインダクタ層７と、内部に所定数及
び大きさのコンデンサ用電極を埋込んでいる誘電体より
成るコンデンサ層８．９との一体焼結体である。インダ
クタ層７は磁性体ペースト層とコイル形成用導体との交
互印刷で形成され、またコンデンサ層８．９は誘電体層
ペースト層と電極形成用導体との交互印刷で形成され、
そして図のように重畳された上で高温焼成されて焼結体
になる。
の特徴を有する混成集積回路５を示し、回路５は３層構
造の平板状本体６と、本体の側辺１（設けられた薄膜状
接続導体１０．１１．１２及び本体′の残りの１つの側
辺に設けられた薄膜状外部端子１３．１４とから構成さ
れている。平板状本体６は、内部に所定数及び大きさの
コイル形成導体を埋込んでいる電気絶縁性磁性体（フェ
ライト等）より成るインダクタ層７と、内部に所定数及
び大きさのコンデンサ用電極を埋込んでいる誘電体より
成るコンデンサ層８．９との一体焼結体である。インダ
クタ層７は磁性体ペースト層とコイル形成用導体との交
互印刷で形成され、またコンデンサ層８．９は誘電体層
ペースト層と電極形成用導体との交互印刷で形成され、
そして図のように重畳された上で高温焼成されて焼結体
になる。
このとき前述のサンドイッチ構造のため既述の不都合が
除かれる。なお、それぞれの層の引出導体は平板状本体
乙の所定の側辺へ引出されている。
除かれる。なお、それぞれの層の引出導体は平板状本体
乙の所定の側辺へ引出されている。
本体乙の表裏面にはトランジスタＴｒ１抵抗Ｒ１その他
必要な能動及び受動素子が搭載され、また必要な配線導
体（図示せず）が形成されている。
必要な能動及び受動素子が搭載され、また必要な配線導
体（図示せず）が形成されている。
混成集積回路本体５０３つの側辺には前述のように、３
つのＮＺ、８．９にまたがる複数の薄膜状接続導体１１
．１２．１３が設けられており、各層から露出する引出
導体及び本体表面の配線導体の必要フヨ相互接続を行っ
ている。本体５の残る１つの側辺には絶縁間隙ｇを置い
て上下に離間した２列の膜状外部端子１３．１４が設け
られており−１これらは外部回路への接続のため本体５
から引出されている引出導体へ電気接続されている。
つのＮＺ、８．９にまたがる複数の薄膜状接続導体１１
．１２．１３が設けられており、各層から露出する引出
導体及び本体表面の配線導体の必要フヨ相互接続を行っ
ている。本体５の残る１つの側辺には絶縁間隙ｇを置い
て上下に離間した２列の膜状外部端子１３．１４が設け
られており−１これらは外部回路への接続のため本体５
から引出されている引出導体へ電気接続されている。
外部端子１３．１４は、図示のように上下層の稜部を１
５ように形成されていることが望ましいが、場合により
本体の上下面（第６図で）に形成されても良い。
５ように形成されていることが望ましいが、場合により
本体の上下面（第６図で）に形成されても良い。
上記のように構成したから、本発明の混成集積回路はプ
リント配線基板へ高い実装密度で取付けることができる
。第４図のように、プリント配線基板１５のプリント配
線導体１６．１７０間に差込みスロットを設け、これに
本発明の混成集積回路５を垂直状態で外部端子１３．１
４を下にして差込み、半田１８．１９を盛って所定の電
気接続を行う。或いは第５図のように、プリント配線基
板１５のプリント配線導体１６．１７０対向部分に混成
集積回路５の外部端子１３．１４が接するように載せて
半田１日、１９を盛る。このように、本発明によれば、
平板形の混成集積回路がプリント配線基板に垂直に立て
て取付けることができるのでプリント配線基板面の利用
効率（実装密度）を高くできる。そして既述のようにす
ぐれた機械的・電気特性と相俟ってすぐれた混成集積回
路が提供される。
リント配線基板へ高い実装密度で取付けることができる
。第４図のように、プリント配線基板１５のプリント配
線導体１６．１７０間に差込みスロットを設け、これに
本発明の混成集積回路５を垂直状態で外部端子１３．１
４を下にして差込み、半田１８．１９を盛って所定の電
気接続を行う。或いは第５図のように、プリント配線基
板１５のプリント配線導体１６．１７０対向部分に混成
集積回路５の外部端子１３．１４が接するように載せて
半田１日、１９を盛る。このように、本発明によれば、
平板形の混成集積回路がプリント配線基板に垂直に立て
て取付けることができるのでプリント配線基板面の利用
効率（実装密度）を高くできる。そして既述のようにす
ぐれた機械的・電気特性と相俟ってすぐれた混成集積回
路が提供される。
【図面の簡単な説明】
第１図及び第２図は従来の混成集積回路を示す斜視図、
第３図は本発明の混成集積回路を示す拡大ぐ（親図、第
４図は同使用状態を示す側面図、及び第５図は他の使用
状態を示す側面図である。図中主な部分は次の辿りであ
る。 ５ ： 混成集積回路 ６ ： 平板状回路本体 ７ ： インダクタ層 ８．９： コンデンサ層 １０．１１．１２： 接続導体 １３．１４： 外部端子 ｇ ： 絶縁間隙
第３図は本発明の混成集積回路を示す拡大ぐ（親図、第
４図は同使用状態を示す側面図、及び第５図は他の使用
状態を示す側面図である。図中主な部分は次の辿りであ
る。 ５ ： 混成集積回路 ６ ： 平板状回路本体 ７ ： インダクタ層 ８．９： コンデンサ層 １０．１１．１２： 接続導体 １３．１４： 外部端子 ｇ ： 絶縁間隙
Claims (2)
- （１）（イ）コイル形成用導体を内部に埋込んだ絶縁性
磁性体より成るインダクタ層と、コンデンサ形成用電極
を内部に埋込んだ誘電体より成るコンデンサ層とを積層
した平板形本体、（ロ）前記本体の表面に搭載または形
成された能動又は受動素子並びに配線導体、及びＣＪ前
記本体の１つの側辺に絶縁間隙を保って対向して形成さ
れた２列の膜状外部端子より成る混成集積回路。 - （２） コンデンサ層は一対より成り、インダクタ層
を介在して重畳されている前記第１項記載の混成集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18686482A JPS5976455A (ja) | 1982-10-26 | 1982-10-26 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18686482A JPS5976455A (ja) | 1982-10-26 | 1982-10-26 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5976455A true JPS5976455A (ja) | 1984-05-01 |
Family
ID=16195995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18686482A Pending JPS5976455A (ja) | 1982-10-26 | 1982-10-26 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5976455A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59192863U (ja) * | 1983-06-10 | 1984-12-21 | 株式会社東芝 | チツプ形電子部品 |
| JPS6464240A (en) * | 1987-09-03 | 1989-03-10 | Tdk Corp | Ic package |
| US5225969A (en) * | 1989-12-15 | 1993-07-06 | Tdk Corporation | Multilayer hybrid circuit |
| US5428885A (en) * | 1989-01-14 | 1995-07-04 | Tdk Corporation | Method of making a multilayer hybrid circuit |
| US6504227B1 (en) * | 1999-06-30 | 2003-01-07 | Kabushiki Kaisha Toshiba | Passive semiconductor device mounted as daughter chip on active semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119953A (en) * | 1974-08-08 | 1976-02-17 | Motorola Inc | Haipuritsudo sutoritsupurainkairo oyobi gaikairono seizohoho |
| JPS526148B2 (ja) * | 1972-05-18 | 1977-02-19 | ||
| JPS5643716A (en) * | 1979-09-18 | 1981-04-22 | Tdk Electronics Co Ltd | Solid*layerrbuilt electronic circuit parts |
-
1982
- 1982-10-26 JP JP18686482A patent/JPS5976455A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526148B2 (ja) * | 1972-05-18 | 1977-02-19 | ||
| JPS5119953A (en) * | 1974-08-08 | 1976-02-17 | Motorola Inc | Haipuritsudo sutoritsupurainkairo oyobi gaikairono seizohoho |
| JPS5643716A (en) * | 1979-09-18 | 1981-04-22 | Tdk Electronics Co Ltd | Solid*layerrbuilt electronic circuit parts |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59192863U (ja) * | 1983-06-10 | 1984-12-21 | 株式会社東芝 | チツプ形電子部品 |
| JPS6464240A (en) * | 1987-09-03 | 1989-03-10 | Tdk Corp | Ic package |
| US5428885A (en) * | 1989-01-14 | 1995-07-04 | Tdk Corporation | Method of making a multilayer hybrid circuit |
| US5225969A (en) * | 1989-12-15 | 1993-07-06 | Tdk Corporation | Multilayer hybrid circuit |
| US6504227B1 (en) * | 1999-06-30 | 2003-01-07 | Kabushiki Kaisha Toshiba | Passive semiconductor device mounted as daughter chip on active semiconductor device |
| US6933205B2 (en) | 1999-06-30 | 2005-08-23 | Kabushiki Kaisha Toshiba | Integrated circuit device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266091A (en) | Layer-built laminated bus embedding condensers | |
| US8098478B2 (en) | Electric element | |
| US4274124A (en) | Thick film capacitor having very low internal inductance | |
| GB2193038A (en) | Decoupling capacitor for pin grid array package | |
| JPS6266506A (ja) | 多層セラミツクコンデンサ−を含む高静電容量ブスバ− | |
| JPS61263209A (ja) | 減結合コンデンサ−およびその形成法 | |
| JPH1140459A (ja) | 複合電子部品 | |
| JPS5976455A (ja) | 混成集積回路 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JPH0210598B2 (ja) | ||
| JP2571389B2 (ja) | 積層型混成集積回路部品 | |
| JP2000133544A (ja) | チップ電子部品 | |
| JPH06176979A (ja) | 固体電解コンデンサ | |
| JPS5976454A (ja) | 竪形集積回路 | |
| JP2663270B2 (ja) | 共振器及びその製造方法 | |
| JPH0441619Y2 (ja) | ||
| JPS6338856B2 (ja) | ||
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JP2000114100A (ja) | 多連型電子部品 | |
| KR20230093577A (ko) | 세라믹 커패시터 및 이의 제조방법 | |
| JPH10241941A (ja) | 積層型チップインダクタ | |
| JPH051100Y2 (ja) | ||
| JP2002094305A (ja) | サーキュレータを備えた電子回路ユニット |