CN105206542A - 一种高品质因数电感制造方法 - Google Patents

一种高品质因数电感制造方法 Download PDF

Info

Publication number
CN105206542A
CN105206542A CN201510551281.4A CN201510551281A CN105206542A CN 105206542 A CN105206542 A CN 105206542A CN 201510551281 A CN201510551281 A CN 201510551281A CN 105206542 A CN105206542 A CN 105206542A
Authority
CN
China
Prior art keywords
layer
silicon substrate
metal
quality factor
high quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510551281.4A
Other languages
English (en)
Inventor
郑涛
罗乐
徐高卫
刘宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201510551281.4A priority Critical patent/CN105206542A/zh
Publication of CN105206542A publication Critical patent/CN105206542A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种高品质因数电感制造方法，包括以下步骤：提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板正面的掩膜层上形成腐蚀窗口；沿所述腐蚀窗口形成位于该硅基板内的深坑结构；旋涂聚合物形成隔离层，该隔离层覆盖所述深坑结构并高出硅基板正面；在所述隔离层上形成第一层金属图形；在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一层金属图形的通孔；在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一层金属图形接触以形成电感。本发明采用湿法腐蚀工艺先腐蚀出深槽结构，然后旋涂并固化有机介质层，最后在深槽结构上制作电感线圈，从而抑制硅基板损耗，提高电感Q值。

Description

一种高品质因数电感制造方法
技术领域
本发明涉及一种无源器件的圆片级集成，特别是涉及一种高品质因数电感制造方法。
背景技术
随着无线通信的发展，射频微波电路在无线个人通讯，无线局域网(WLAN)，卫星通信，汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中，同时设备的尺寸也在不停的缩小。小型化，低成本，低耗能，高性能的需求正在持续增加。
电感在电路中大量使用，在匹配网络，滤波器，低噪声放大器中起着重要作用。传统电感件从面积到成本均已制约着集成电路的发展。集成无源器件以其小型化、薄膜型、寄生参数少及可靠性高的优点满足了当今电子产品低成本、重量轻、集成度高，超薄的需求，对改善芯片性能效果显著。
由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor(UltraCSPTM)、Fraunhofer、Fujitsu(SuperCSPTM)、FormFactor(WowTM,MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。
电感的一项重要指标是品质因数，品质因数越高，电感元件的效率就越高。品质因数的提高受到了衬底的寄生效应的限制以及电感线本身电阻的影响。因此当前对硅平面螺旋电感的优化工作主要可分为两类，一类是减小电感的方块电阻，如增加线圈的厚度，选用电阻率较低的Cu作为线圈金属。
另一类就是从衬底入手减小衬底损耗。通常采用高阻硅、GaAs、玻璃衬底来减小衬底损耗，但高阻硅、GaAs成本较高，而玻璃衬底又容易产生热膨胀系数不匹配的问题。
鉴于此，有必要设计一种新的制备方法以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高品质因数电感制造方法，用简单的工艺得到电感值的提高。
为实现上述目的及其他相关目的，本发明提供一种高品质因数电感制造方法，该制造方法至少包括以下步骤：
A.提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板正面的掩膜层上形成腐蚀窗口；
B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构；C.旋涂聚合物形成隔离层，该隔离层覆盖所述深坑结构并高出硅基板正面；在所述隔离层上形成第一层金属图形；
D.在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一层金属图形的通孔；
E.在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一层金属图形接触以形成电感。
本发明提出了用湿法腐蚀方案制作带有深槽结构的高Q值电感的方法。所采取的技术方案是：首先在双面抛光的硅基板的一面上用KOH或TMAH等碱性溶液腐蚀出略大于金属线圈的深槽；然后旋涂并固化BCB或PI介质隔离层；通过光刻电镀工艺完成金属层。本发明适应产品的小型化，低成本化发展需求，工艺步骤简单，与其他工艺兼容，且大幅提高了产品性能，在集成无源器件领域有很大潜力。
附图说明
图1是本发明高Q电感的平面结构示意图。
图2到图7是完成高Q电感各部分的流程示意图。
其中，图2是在基板双面形成一层掩膜层，并对正面进行图形化示意图。
图3是在基板正面腐蚀出深槽结构示意图。
图4是在硅片正面旋涂介质隔离层并覆盖深槽示意图。
图5是形成第一层金属图案示意图。
图6是介质层有机物的旋涂及图形化示意图。
图7是形成第二层金属图形示意图。
元件标号说明
硅基板100
掩模层101
隔离层102
第一层金属层103
介质层104
第二金属层105
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图1所示，本发明提供一种高品质因数电感制造方法，其特点主要是以下几点：
A.电感结构包括带有深槽结构(深坑结构)的硅衬底聚酰亚胺Polyimide(PI)或苯并环丁烯Benzocyclobutene(BCB)等聚合物构成的介质层，以及深槽结构之上的金属线圈(即第一、第二层金属图形)。
B.硅基板上的镂空结构由以下方法制成：a.在双面抛光的硅基板的一面(正面)上用KOH或TMAH等碱性溶液腐蚀出水平面上的投影面积略大于金属线圈(即第一、第二层金属图形)的投影面积的深坑结构，该深坑深度20～80um，优选50um；b.旋涂5～10um厚的第一层聚合物(BCB或PI)作为隔离层，该隔离层覆盖深槽结构并高出硅基板正面，深坑结构外的隔离层覆盖于硅基板正面的氧化硅掩膜层，该隔离层最大厚度优选7um。
C.基板上电感的制造步骤：a.溅射种子层，光刻电感线圈图形，电镀厚度为1-15um的金属铜层，然后去除光刻胶和种子层；b.旋涂第一层5～15um聚合物(BCB或PI)作为介质层，优选为10um，并通过光刻或刻蚀方法形成通孔，然后高温固化；c.重复步骤a形成第二层金属图形，使得该第二金属图层通过所述通孔与第一金属图层接触。本发明中，在形成第二金属图层之后还可以电镀一薄层金作为钝化层。
下面结合附图和实施例对本发明实质性特点和显著的进步作进一步说明。在图2到图7中，介绍本发明电感的工艺流程。
首先，对420um厚的<100>晶向硅基板100表面预处理，沉积氧化硅101作为掩模层，如图2所示。具体的步骤如下：
a)对硅基板100的正反两面进行氧化形成2um的氧化硅掩模层101；
b)通过光刻显影干法刻蚀在硅基板100的正面形成腐蚀窗口。
接着形成深槽结构，具体的步骤如下：将硅基板放入KOH各向异性腐蚀溶液中，腐蚀出深度约为50um的深槽；本实施例中，由于采用KOH各向异性腐蚀溶液湿法腐蚀，所述深槽结构截面为倒梯形。如图3所示。
接着旋涂有机保护层102)，然后固化，如图4所示。具体的步骤如下：
a)旋涂7um厚的非光敏BCB；
b)将BCB进行高温硬固化形成隔离层，该隔离层覆盖深槽结构并高出硅基板正面，深坑结构外的隔离层覆盖于硅基板正面的氧化硅掩膜层。
接着形成第一层金属图形103，如图5所示。具体的步骤如下：
a)溅射TiW/Cu种子层，光刻显影，电镀约7um的金属铜103；
b)去光刻胶，并用干法去掉种子层。根据预设图形形成第一层金属图形。
接着旋涂介质层104并图形化，如图6所示。具体的步骤如下：
a)旋涂10um厚的光敏BCB，光刻显影形成暴露部分第一层金属图形的通孔；
b)将BCB进行高温硬固化。
接着形成第二层金属图形105，如图7所示。具体的步骤如下：
a)溅射TiW/Cu种子层，光刻显影，电镀约7um的金属铜(也可以随后再电镀厚度为0.5um金属金作为钝化层)；
b)去光刻胶，并用干法去掉种子层，根据预设图形形成第二层金属105。所述第一层金属图形和第二层金属图形构成电感，电感的形状为圆螺旋形、多边螺旋形或折线形，优选为阿基米德螺旋，其过渡光滑高频损耗小。
本实施例中，形成第一、第二层金属图形的电镀金属选用铜。
本实施例中，金属铜层厚度为1～15um，优选为7um。
本发明采用湿法腐蚀工艺先腐蚀出深槽结构，然后旋涂并固化有机介质层，最后在深槽结构上制作电感线圈，从而抑制硅基板损耗，提高电感Q值。
本发明提到的方法适用于普通低阻硅作为衬底，并使用湿法腐蚀工艺，成本低廉，深槽中的有机介质层可以很好地隔离电感线圈和衬底，从而减小电磁能量在硅衬底中的损耗，其电感Q值比传统集成电感提高了数倍，在高频部分尤为明显。并且该器件没有悬浮及镂空结构，其机械可靠性及耐冲击性能良好。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种高品质因数电感制造方法，其特征在于；该制造方法至少包括以下步骤：
A.提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板正面的掩膜层上形成腐蚀窗口；
B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构；C.旋涂聚合物形成隔离层，该隔离层覆盖所述深坑结构并高出硅基板正面；在所述隔离层上形成第一层金属图形；
D.在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一层金属图形的通孔；
E.在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一层金属图形接触以形成电感。
2.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤A中具体包括以下步骤：a).选择<100>晶向硅基板先进行表面预处理；
b).对该硅基板的正反两面进行氧化形成氧化硅掩模层；
c).通过光刻显影干法刻蚀在硅基板的正面的氧化硅掩膜层上形成腐蚀窗口。
3.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤B是采用KOH或TMAH碱性溶液腐蚀出水平面上的投影面积略大于第一或/和第二层金属图形在水平面上的投影面积的深坑结构，该深坑结构的深度为20～80um。
4.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤C具体包括以下步骤:
a)溅射TiW/Cu种子层，光刻显影，电镀一金属铜层；
b)去光刻胶，并用干法腐蚀去掉TiW/Cu种子层，形成第一层金属图形。
5.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤D具体包括以下步骤：旋涂第一层5～15um聚合物作为介质层，通过光刻或刻蚀方法图形化并形成暴露部分第一金属图层的通孔，然后高温固化。
6.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤E具体包括以下步骤:先溅射TiW/Cu种子层，接着光刻电感线圈图形后电镀一金属铜层，然后去除光刻胶，并用干法腐蚀去掉TiW/Cu种子层形成第二层金属图形。
7.根据权利要求4或6所述的高品质因数电感制造方法，其特征在于；所述金属铜层厚度为1～15um，优选为7um。
8.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述步骤E中形成第二层金属图形之后还包括电镀一层薄金作为钝化层的步骤。
9.根据权利要求1所述的高品质因数电感制造方法，其特征在于；所述第一层金属图形和第二层金属图形构成电感，该电感的形状为圆螺旋形、多边螺旋形或折线形，优选为阿基米德螺旋。
CN201510551281.4A 2015-09-01 2015-09-01 一种高品质因数电感制造方法 Pending CN105206542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510551281.4A CN105206542A (zh) 2015-09-01 2015-09-01 一种高品质因数电感制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510551281.4A CN105206542A (zh) 2015-09-01 2015-09-01 一种高品质因数电感制造方法

Publications (1)

Publication Number Publication Date
CN105206542A true CN105206542A (zh) 2015-12-30

Family

ID=54954132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510551281.4A Pending CN105206542A (zh) 2015-09-01 2015-09-01 一种高品质因数电感制造方法

Country Status (1)

Country Link
CN (1) CN105206542A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039395A (zh) * 2017-05-03 2017-08-11 电子科技大学 一种集成螺线管型双层磁膜电感及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
US6504227B1 (en) * 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Passive semiconductor device mounted as daughter chip on active semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
US6504227B1 (en) * 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Passive semiconductor device mounted as daughter chip on active semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.HAN等: "Suspended high Q integrated inductor by wafer level packaging technology", 《MICROSYST TECHNOL》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039395A (zh) * 2017-05-03 2017-08-11 电子科技大学 一种集成螺线管型双层磁膜电感及其制备方法
CN107039395B (zh) * 2017-05-03 2019-06-21 电子科技大学 一种集成螺线管型双层磁膜电感及其制备方法

Similar Documents

Publication Publication Date Title
CN106129047B (zh) 一种平面螺旋电感的新型制作方法
Young et al. Monolithic high-performance three-dimensional coil inductors for wireless communication applications
US9357651B2 (en) Magnetic core inductor integrated with multilevel wiring network
EP3146538B1 (en) Method of manufacturing a micro-fabricated wafer level integrated inductor for high frequency switch mode power supplies
CN107039395B (zh) 一种集成螺线管型双层磁膜电感及其制备方法
JP6051359B2 (ja) コア付きインダクタ素子およびその製造方法
CN102779807A (zh) 一种与rdl工艺兼容的电感元件及制造方法
Soh et al. Ultra-low resistance, through-wafer via (TWV) technology and its applications in three dimensional structures on silicon
CN107275058A (zh) 充电线圈及其制造方法
CN105304312A (zh) 一种无线充电线圈的制作方法及无线充电线圈
CN105118771A (zh) 一种高品质因数电容制造方法
CN103824755A (zh) 高q电感及制备方法
CN105140218A (zh) 一种高品质因数电感制造方法
US8450830B2 (en) Forming a ferromagnetic alloy core for high frequency micro fabricated inductors and transformers
CN105185907A (zh) 一种高密度电感的制造方法
CN105185906A (zh) 一种高密度电感的制造方法
CN105206542A (zh) 一种高品质因数电感制造方法
Chen et al. A deep submicron CMOS process compatible suspending high-Q inductor
CN113053622B (zh) 一种三维结构的射频电感及其设计方法
CN101170002B (zh) 悬空结构射频微电感及其制作方法
CN105895507B (zh) 基于绝缘体上硅衬底的射频电容元件及其制备方法
WO2020124341A1 (zh) 薄膜电感及其制作方法、集成电路、终端设备
Kim et al. Thick-copper-buried inductors using anodized aluminum package substrates
Malba et al. High-performance RF coil inductors on silicon
US20110272780A1 (en) Method and structure for improving the qualilty factor of rf inductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151230