CN105140218A - 一种高品质因数电感制造方法 - Google Patents
一种高品质因数电感制造方法 Download PDFInfo
- Publication number
- CN105140218A CN105140218A CN201510552084.4A CN201510552084A CN105140218A CN 105140218 A CN105140218 A CN 105140218A CN 201510552084 A CN201510552084 A CN 201510552084A CN 105140218 A CN105140218 A CN 105140218A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- quality factor
- high quality
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供一种高品质因数电感制造方法,包括以下步骤:提供一硅基板,在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;沿所述腐蚀窗口形成位于该硅基板内的深坑结构;在所述硅基板正面的掩膜层上形成第一层金属图形;在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;接着旋涂有机保护层并固化;随后采用湿法腐蚀工艺去除电感底部剩余的硅;采用深反应离子刻蚀去掉所述有机保护层,本发明采用两步湿法腐蚀工艺掏空平面线圈电感以下的硅衬底,从而抑制硅基板损耗,成倍提高电感Q值。
Description
技术领域
本发明涉及一种无源器件的圆片级集成,特别是涉及一种高品质因数电感制造方法。
背景技术
随着无线通信的发展,射频微波电路在无线个人通讯,无线局域网(WLAN),卫星通信,汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中,同时设备的尺寸也在不停的缩小。小型化,低成本,低耗能,高性能的需求正在持续增加。
电感在电路中大量使用,在匹配网络,滤波器,低噪声放大器中起着重要作用。传统电感件从面积到成本均已制约着集成电路的发展。集成无源器件以其小型化、薄膜型、寄生参数少及可靠性高的优点满足了当今电子产品低成本、重量轻、集成度高,超薄的需求,对改善芯片性能效果显著。
由于传统的封装成本较高,无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本,小尺寸在电子产品中得到了广泛应用,Amkor(UltraCSPTM)、Fraunhofer、Fujitsu(SuperCSPTM)、FormFactor(WowTM,MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化,低成本,低功耗等要求。
电感的一项重要指标是品质因数(Q),品质因数越高,电感元件的效率就越高。品质因数的提高受到了衬底的寄生效应的限制以及电感线本身电阻的影响。因此当前对硅平面螺旋电感的优化工作主要可分为两类,一类是减小电感的方块电阻,如增加线圈的厚度,选用电阻率较低的Cu作为线圈金属。
另一类就是从衬底入手减小衬底损耗。通常采用高阻硅、GaAs、玻璃衬底来减小衬底损耗,但高阻硅、GaAs成本较高,而玻璃衬底又容易产生热膨胀系数不匹配的问题。
鉴于此,有必要提供一种新的方法解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种工艺步骤简单,与其他工艺兼容,且大幅提高了产品性能的高品质因数电感制造方法。
本发明高品质因数电感制造方法,该制造方法至少包括以下步骤:
A.提供一硅基板,在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;
B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构;使得该深坑结构底部剩余一层薄硅基板;
C.在所述硅基板正面的掩膜层上形成第一层金属图形;
D.在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;
E.在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;
F.接着旋涂有机保护层并固化;
G.去除所述深坑结构底部剩余的一层薄硅基板;
H.采用深反应离子刻蚀去掉所述有机保护层。
本发明提出了用湿法腐蚀方案制作带有镂空硅衬底的高Q值电感的方法。本发明在双面抛光的硅基板的一面上用KOH或TMAH等碱性溶液腐蚀出略大于金属线圈的深坑;通过光刻电镀工艺完成金属层;然后在电感线圈上旋涂BCB或PI保护层;用KOH或TMAH等碱性溶液将深坑底部剩余的硅腐蚀掉;最后将电感线圈上的BCB或PI保护层刻蚀掉。适应产品的小型化,低成本化发展需求,工艺步骤简单,与其他工艺兼容,且大幅提高了产品性能,在集成无源器件领域有很大潜力。
附图说明
图1是本发明电感平面结构示意图。
图2是在基板双面形成一层掩膜层,并对背面进行图形化的结构示意图。
图3是在基板背面腐蚀出深坑结构的结构示意图。
图4是形成第一层金属图案的结构示意图。
图5是介质层有机物的旋涂及图形化的结构示意图。
图6是形成第二层金属图形的结构示意图。
图7是在电感线圈上旋涂有机保护层的结构示意图。
图8是腐蚀掉深坑底部的剩余硅的结构示意图。
图9是去除电感线圈上的有机保护层的结构示意图。
元件标号说明
硅基板100
掩模层101
第一层金属图形102
介质层103
第二层金属图形104
有机保护层105
具体实施方式
以下由特定的具体实施例说明本发明的实施方式,熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图9。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
如图所示,本发明提供一种高品质因数电感制造方法,采用掏空衬底的电感结构,其特点主要是以下几点:
A.电感结构包括带有镂空结构(深坑结构)的硅基板,聚酰亚胺Polyimide(PI)或苯并环丁烯Benzocyclobutene(BCB)等聚合物构成的介质层,以及镂空结构之上的金属线圈(即第一、第二层金属图形)。
B.硅基板上的镂空结构由以下方法制成:a.在双面抛光的硅基板的一面(反面)上用KOH或TMAH等碱性溶液腐蚀出水平面上的投影面积略大于金属线圈(即第一、第二层金属图形)的投影面积的深坑结构,该深坑深度为硅基板厚度减去30~100um,优选60um;b.在硅基板无坑的一面(正面)上做好电感金属层((即第一、第二层金属图形))和介质层后,再旋涂一层1~3um的非光敏BCB或PI保护层,用以保护金属线圈;c.用KOH或TMAH等碱性溶液将深坑结构底部剩余的30~100um硅腐蚀掉,最后采用深反应离子刻蚀工艺去除金属线圈上方的1~3um的非光敏BCB或PI层,以露出金属线圈。
C.基板上电感的制造步骤:a.溅射种子层,光刻电感线圈图形,电镀金属层,然后去除光刻胶和种子层;b.旋涂第一层5~15um聚合物(BCB或PI)作为介质层,优选为10um,并通过光刻或刻蚀方法形成通孔,然后高温固化;c.重复步骤a形成第二层金属图形。
本实施例中,硅基板为普通硅,其成本比较低。
在形成第二层金属图形后用厚度为1~3um的BCB或PI等聚合物形成有机保护层,本实施例中,厚度优选为2um。
本实施例中,形成第一、第二层金属图形的电镀金属选用铜,并且在形成第二层金属图形时再电镀铜层之上可以电镀一层薄金作为钝化层。
本实施例中,金属铜层厚度为1~15um,优选为7um。电感的形状为圆螺旋形、多边螺旋形或折线形,优选为阿基米德螺旋,其过渡光滑高频损耗小。
具体的制备方法请参阅附图所示。在图1中,实现了硅基板100上形成镂空结构及其平面线圈电感结构。所述的平面电感由两层金属图形102、104组成。由于正对线圈其下的硅基板已经被掏空,很好的抑制了硅基板上的涡旋电流,从而减小了电感损耗,提高了电感的Q值。
在图2到图9中,介绍带镂空结构的电感的工艺流程。
本实施例中,选取厚度为420um的<100>晶向硅基板(100)先进行表面预处理,然后沉积氧化硅101作为掩模层,如图2所示。具体步骤如下:
a)对硅基板100的正反两面进行氧化形成2um的氧化硅掩模层101;
b)通过光刻显影干法刻蚀在硅基板100的反面形成腐蚀窗口。
接着形成深坑结构,如图3所示。将硅基板放入KOH各向异性腐蚀溶液中,腐蚀出深度约为360um的深坑结构。剩余的薄硅基板厚度大约为30~100um。
接着形成第一层金属图形102,如图4所示。具体步骤如下:
a)溅射TiW/Cu种子层,光刻显影,电镀约7um的金属铜;
b)去光刻胶,并用干法刻蚀去掉种子层,形成第一层金属图形102。
接着进行介质层103的旋涂及图形化,如图5所示。具体步骤如下:
a)旋涂12um厚的光敏BCB,光刻显影形成通孔;
b)将BCB进行高温硬固化;
c)用深反应离子刻蚀(DRIE)去掉通孔底部残留有机物。
接着形成第二层金属图形104,如图6所示。具体步骤如下:
a)溅射TiW/Cu种子层,光刻显影,电镀约7um的金属铜,随后可以电镀0.5um的金属金作为钝化层。
b)去光刻胶,并用干法刻蚀去掉种子层,最后形成第二层金属图形104。
接着完成有机保护层105的旋涂及固化,该有机保护层厚度大致为1~3um,优选为2um。如图7所示。具体步骤如下:
a)旋涂2um厚的非光敏BCB;
b)将BCB进行高温硬固化;
接着完成镂空结构释放,如图8所示。将硅片放入KOH溶液中腐蚀掉深坑底部的剩余的30~100um厚的薄硅基板,形成镂空结构。
最后去除有机保护层105,如图9所示。采用深反应离子刻蚀去掉2um厚的有机保护层。
本申请提到的方法适用于普通低阻硅作为衬底(基板),并使用湿法腐蚀工艺,成本低廉。并且其电感Q值比传统集成电感提高了数倍,在高频部分尤为明显。
综上所述,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种高品质因数电感制造方法,其特征在于:该制造方法至少包括以下步骤:
A.提供一硅基板,在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;
B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构;使得该深坑结构底部剩余一层薄硅基板;
C.在所述硅基板正面的掩膜层上形成第一层金属图形;
D.在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;
E.在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;
F.接着旋涂有机保护层并固化;
G.去除所述深坑结构底部剩余的一层薄硅基板;
H.采用深反应离子刻蚀去掉所述有机保护层。
2.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤A中具体包括以下步骤:a).选择<100>晶向硅基板先进行表面预处理;
b).对该硅基板的正反两面进行氧化形成氧化硅掩模层;
c).通过光刻显影干法刻蚀在硅基板的反面形成腐蚀窗口。
3.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤B是采用KOH或TMAH碱性溶液腐蚀出水平面上的投影面积略大于第一或第二层金属图形在水平面上的投影面积的深坑结构,该深坑结构的深度为硅基板厚度减去30~100um。
4.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤C具体包括以下
步骤:a)溅射TiW/Cu种子层,光刻显影,电镀一金属铜层;
b)去光刻胶,并用干法腐蚀去掉TiW/Cu种子层,形成第一层金属图形。
5.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤D具体包括以下步骤:旋涂第一层5~15um聚合物作为介质层,通过光刻或刻蚀方法图形化并形成暴露部分第一金属图层的通孔,然后高温固化。
6.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤E具体包括以下步骤:先溅射TiW/Cu种子层,接着光刻电感线圈图形后电镀一金属铜层,然后去除光刻胶,并用干法腐蚀去掉TiW/Cu种子层形成第二层金属图形。
7.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤F中的有机保护层厚度为1~3um,优选为2um。
8.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述步骤G具体包括以下步骤:用KOH或TMAH碱性溶液将深坑结构底部剩余的30~100um薄硅基板腐蚀掉。
9.根据权利要求4或6所述的高品质因数电感制造方法,其特征在于;所述金属铜层厚度为1~15um,优选为7um。
10.根据权利要求1所述的高品质因数电感制造方法,其特征在于;所述第一层金属图形和第二层金属图形构成电感,该电感的形状为圆螺旋形、多边螺旋形或折线形,优选为阿基米德螺旋。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510552084.4A CN105140218A (zh) | 2015-09-01 | 2015-09-01 | 一种高品质因数电感制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510552084.4A CN105140218A (zh) | 2015-09-01 | 2015-09-01 | 一种高品质因数电感制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105140218A true CN105140218A (zh) | 2015-12-09 |
Family
ID=54725511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510552084.4A Pending CN105140218A (zh) | 2015-09-01 | 2015-09-01 | 一种高品质因数电感制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105140218A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107705971A (zh) * | 2017-08-30 | 2018-02-16 | 歌尔股份有限公司 | 一种线圈的制造方法、线圈、电子设备 |
CN113691233A (zh) * | 2021-08-27 | 2021-11-23 | 中国电子科技集团公司第二十六研究所 | 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859129B2 (en) * | 2002-08-20 | 2005-02-22 | Asia Pacific Microsystems | Three-dimensional integrated adjustable inductor, its module and fabrication method of the same |
CN101997506A (zh) * | 2009-08-07 | 2011-03-30 | 索尼公司 | 高频装置 |
US20120267532A1 (en) * | 2010-01-21 | 2012-10-25 | Cambridge Cmos Sensors Limited | Ir emitter and ndir sensor |
-
2015
- 2015-09-01 CN CN201510552084.4A patent/CN105140218A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859129B2 (en) * | 2002-08-20 | 2005-02-22 | Asia Pacific Microsystems | Three-dimensional integrated adjustable inductor, its module and fabrication method of the same |
CN101997506A (zh) * | 2009-08-07 | 2011-03-30 | 索尼公司 | 高频装置 |
US20120267532A1 (en) * | 2010-01-21 | 2012-10-25 | Cambridge Cmos Sensors Limited | Ir emitter and ndir sensor |
Non-Patent Citations (1)
Title |
---|
M.HAN等: "Suspended high Q integrated inductor by wafer level packaging technology", 《MICROSYST TECHNOL》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107705971A (zh) * | 2017-08-30 | 2018-02-16 | 歌尔股份有限公司 | 一种线圈的制造方法、线圈、电子设备 |
CN113691233A (zh) * | 2021-08-27 | 2021-11-23 | 中国电子科技集团公司第二十六研究所 | 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106129047B (zh) | 一种平面螺旋电感的新型制作方法 | |
TWI238513B (en) | Coaxial waveguide microstructures and methods of formation thereof | |
CN107039395B (zh) | 一种集成螺线管型双层磁膜电感及其制备方法 | |
US7068138B2 (en) | High Q factor integrated circuit inductor | |
US20150340422A1 (en) | Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies | |
CN105118771A (zh) | 一种高品质因数电容制造方法 | |
Soh et al. | Ultra-low resistance, through-wafer via (TWV) technology and its applications in three dimensional structures on silicon | |
CN100556795C (zh) | 射频微机械串联接触式开关的制作方法 | |
CN101599425B (zh) | 一种微机电系统螺线管电感的制备方法 | |
US7283029B2 (en) | 3-D transformer for high-frequency applications | |
CN105261551A (zh) | 多层电路组件的制造 | |
CN105185907A (zh) | 一种高密度电感的制造方法 | |
CN108511327A (zh) | 一种无需临时键合的超薄硅转接板的制作方法 | |
WO2007115255A2 (en) | Integrated power passives | |
CN105185906A (zh) | 一种高密度电感的制造方法 | |
CN103824755A (zh) | 高q电感及制备方法 | |
CN105140218A (zh) | 一种高品质因数电感制造方法 | |
US7829425B1 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
CN105206542A (zh) | 一种高品质因数电感制造方法 | |
CN101170002B (zh) | 悬空结构射频微电感及其制作方法 | |
CN100530462C (zh) | 基于非晶FeCuNbCrSiB磁性薄膜的螺线管微电感器件的制作方法 | |
CN105374701A (zh) | 电镀工艺中的活化处理 | |
CN100541684C (zh) | 基于微机电系统的射频螺线管微电感的制作方法 | |
CN103928439A (zh) | 一种抗过载非硅mems厚金属悬空微电感 | |
Jiang et al. | Fabrication of high-performance on-chip suspended spiral inductors by micromachining and electroless copper plating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151209 |
|
RJ01 | Rejection of invention patent application after publication |