CN105185907A

CN105185907A - 一种高密度电感的制造方法

Info

Publication number: CN105185907A
Application number: CN201510552093.3A
Authority: CN
Inventors: 郑涛; 罗乐; 徐高卫; 韩梅
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2015-09-01
Filing date: 2015-09-01
Publication date: 2015-12-23

Abstract

本发明提供一种高密度电感的制造方法，包括以下步骤：在硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口；沿所述腐蚀窗口形成位于该硅基板内的深坑结构；在所述硅基板正面的掩膜层上形成第一层金属图形；在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一金属图层的通孔；在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一金属图层接触；在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。本发明采用干湿混合法腐蚀工艺掏空平面线圈电感以下的硅衬底，然后通过丝网印刷工艺在电感背面的深坑中填充复合磁性材料，提高电感值。

Description

一种高密度电感的制造方法

技术领域

本发明涉及一种无源器件的圆片级集成，特别是涉及一种高密度电感的制造方法。

背景技术

磁性器件如电感器件及由它构成的电源变压器、滤波器、DC/DC变换器、放大器、振荡器和调谐器等是电子线路中必不可少的重要元器件，它们都是实现电子产品小尺寸、轻重量和高性能的关键之一，特别是由磁性薄膜微电感器件构成的微型化DC/DC变换器将广泛应用于各种便携式电子产品。因此市场对于研制高功率微型化集成电感器件提出了非常迫切的需求。

相较于传统的分立磁芯电感，为符合系统整合的需求，集成磁性材料的微电感主要分为基于CMOS工艺与封装技术两大类。相较于在封装体内集成磁性材料电感，在硅上制作该电感则受限于硅工艺兼容性，电感线圈与磁性薄膜的厚度受到限制，典型的结构剖面图如图所示，电感的电感值较低、饱和电流较小、直流电阻较大。

由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor(UltraCSPTM)、Fraunhofer、Fujitsu(SuperCSPTM)、FormFactor(WowTM,MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高密度电感制造方法，用简单的工艺得到电感值的提高。

为实现上述目的及其他相关目的，本发明提供一种高密度电感制造方法，该制造方法至少包括以下步骤：

A.提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口；

B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构；使得该深坑结构底部剩余一层薄硅基板；

C.在所述硅基板正面的掩膜层上形成第一层金属图形；

D.在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一金属图层的通孔；

E.在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一金属图层接触；

F.去除所述深坑结构底部剩余的一层薄硅基板；

G.在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。

本发明提出的用干湿混合法腐蚀方案制作集成磁性材料的带底部镂空电感的方法。适应产品的小型化，低成本化发展需求，工艺步骤简单，与其他工艺兼容，且大幅提高了产品性能，在集成无源器件领域有很大潜力。

附图说明

图1是集成磁性材料的底部镂空电感的平面结构。

图2是在基板双面形成一层掩膜层，并对背面进行图形化的结构示意图。

图3是在基板背面腐蚀出深坑结构的结构示意图。

图4是形成第一层金属图案的结构示意图。

图5是介质层有机物的旋涂及图形化的结构示意图。

图6是形成第二层金属图形的结构示意图。

图7是腐蚀掉深坑底部的剩余硅的结构示意图。

图8是磁性材料对深坑进行填充的结构示意图。

元件标号说明

硅基板100

掩模层101

第一层金属图形102

介质层103

第二层金属图形104

磁性材料105

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图8。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图所示，本发明提供一种高密度电感的制造方法，是集成磁性材料、底部镂空的电感制造方法，其主要特征包括以下几点：

A.电感结构包括带有镂空结构的硅基板，聚酰亚胺Polyimide(PI)或苯并环丁烯Benzocyclobutene(BCB)等聚合物构成的介质层，以及镂空结构之上的金属线圈。

B.硅基板上的镂空结构由以下方法制成：在双面抛光的硅基板的一面上用KOH或TMAH等碱性溶液腐蚀出在水平面上的投影面积略大于金属线圈投影面积(即第一、第二层金属图形)的深坑结构，该深坑深度为硅基板厚度减去30～100um，优选60um。

C.基板上电感的制造步骤：a.溅射种子层，光刻电感线圈图形，电镀金属层，然后去除光刻胶和金属种子层；b.旋涂第一层5～15um聚合物(BCB或PI)作为介质层，优选为10um，并通过光刻或刻蚀方法形成通孔，然后高温固化；c.重复步骤a形成第二层金属层。

D.磁性材料的集成方式：在底部镂空电感制作完成后，通过丝网印刷工艺将BCB与磁粉的复合磁性材料填充进底部深坑中，随后进行固化，所选用的磁粉材料可以是镍锌或锰锌铁氧体粉末，粉末平均粒径在10nm～5um之间。

本实施例中，基板为普通硅，其成本比较低。

本实施例中，在完成最后一层金属图形的布线后，采用深反应离子(DRIE)或XeF₂各向同性刻蚀气体将深坑底部剩余的硅刻蚀掉。

本实施例中，金属图形的形成过程中电镀一金属层选用铜，并且在形成第二层金属图形时在金属Cu层之上可以电镀一层薄金作为钝化层。

本实施例中，电感的形状为圆螺旋形、多边螺旋形或折线形，优选为阿基米德螺旋，其过渡光滑高频损耗小。

下面结合附图和实施例对本发明实质性特点和显著的进步作进一步说明。

在图1中，实现了硅基镂空结构100及其上面制造的平面线圈电感结构。其上的平面电感由两层金属线102、104组成。以及背面深坑中集成了磁性材料105。由于正对线圈其下的硅基板已经被掏空，然后填充了磁性材料，所以提高了电感元件的电感密度。

在图2到图8中，介绍集成磁性材料的带镂空结构的电感的工艺流程。

选取厚度为420um的<100>晶向硅基板100先进行表面预处理，沉积氧化硅101作为掩模层，如图2所示。接着对硅基板100的正反两面进行氧化形成2um的氧化硅掩模层101；最后通过光刻显影干法刻蚀在硅基板100的反面形成腐蚀窗口。

接着形成深坑结构，如图3所示。具体的，将硅基板放入KOH各向异性腐蚀溶液中，腐蚀出深度约为360um的深坑。

接着形成第一层金属图形102，如图4所示。具体步骤如下：

a)溅射TiW/Cu种子层，光刻显影，电镀约7um的金属铜102；

b)去光刻胶，并用干法去掉TiW/Cu种子层。

接着是介质层103的旋涂及图形化，如图5所示。具体步骤如下：

a)旋涂12um厚的光敏BCB，光刻显影形成通孔；

b)将BCB进行高温硬固化；

c)用深反应离子刻蚀(DRIE)去掉通孔底部残留有机物。

接着形成第二层金属图形104，如图6所示。具体步骤如下：

a)溅射TiW/Cu种子层，光刻显影，电镀约7um的金属铜层，在电镀该金属铜层之后还可以电镀一层薄金(厚度优选0.5um)作为钝化层。其中该金属铜层厚度为10～30um，优选为20um。

b)去光刻胶，并用干法去掉TiW/Cu种子层，最后形成第二层金属(104)；。

接着完成电感结构(镂空结构)的释放，如图7所示。具体步骤如下：采用深反应离子(DRIE)或XeF₂各向同性刻蚀气体将深坑底部剩余的硅刻蚀掉，形成镂空结构。

最后，在深坑结构中填充磁性复合材料105，如图8所示。具体步骤如下：

通过丝网印刷工艺将20～50Wt％的BCB与80～50Wt％的镍锌铁氧体磁粉，优选为40Wt％的BCB与60Wt％的镍锌铁氧体磁粉(平均粒径为50nm)的复合磁性材料填充进底部深坑中，随后进行固化。

由于电感的一项重要指标是电感密度，电感密度越高，相同感值的电感元件所占的面积就越小。在电感元件中引入磁性材料可以有效提高电感密度。电感的另一项重要指标是Q值，通过底部镂空去除电感线圈下方的硅衬底可以有效抑制电磁能量在硅衬底中的损耗，从而提高Q值。

本申请提到的方法适用于普通低阻硅作为衬底，并使用干湿混合法腐蚀工艺，成本低廉。通过在电感背面集成磁性材料，其电感密度比传统集成电感有显著提高。

综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种高密度电感制造方法，其特征在于；该制造方法至少包括以下步骤：

C.在所述硅基板正面的掩膜层上形成第一层金属图形；

F.去除所述深坑结构底部剩余的一层薄硅基板；

G.在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。

2.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤A中具体包括以下步骤：a).选择<100>晶向硅基板先进行表面预处理；

b).对该硅基板的正反两面进行氧化形成氧化硅掩模层；

c).通过光刻显影干法刻蚀在硅基板的反面形成腐蚀窗口。

3.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤B是采用KOH或TMAH碱性溶液腐蚀出水平面上的投影面积略大于第一或第二层金属图形在水平面上的投影面积的深坑结构，该深坑结构的深度为硅基板厚度减去30～100um。

4.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤C具体包括以下步骤:

a)溅射TiW/Cu种子层，光刻显影，电镀一金属Cu层；

b)去光刻胶，并用干法腐蚀去掉TiW/Cu种子层，形成第一层金属图形。

5.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤D具体包括以下步骤：旋涂第一层5～15um聚合物作为介质层，通过光刻或刻蚀方法图形化并形成暴露部分第一金属图层的通孔，然后高温固化。

6.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤E具体包括以下步骤:先溅射TiW/Cu种子层，接着光刻电感线圈图形后电镀一金属Cu层，然后去除光刻胶，并用干法腐蚀去掉TiW/Cu种子层形成第二层金属图形。

7.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤F具体包括以下步骤：采用深反应离子或XeF₂各向同性刻蚀气体将深坑结构底部剩余的一层薄硅基板刻蚀掉。

8.根据权利要求1所述的高密度电感制造方法，其特征在于；所述步骤G具体包括以下步骤:通过丝网印刷工艺将20～50Wt％的BCB与80～50Wt％的镍锌铁氧体磁粉填充进深坑结构中，随后进行固化。

9.根据权利要求4或6所述的高密度电感制造方法，其特征在于；所述金属Cu层厚度为10～30um，优选为20um。

10.根据权利要求1所述的高密度电感制造方法，其特征在于；所述第一层金属图形和第二层金属图形构成电感，该电感的形状为圆螺旋形、多边螺旋形或折线形，优选为阿基米德螺旋。