CN1694240A - 在衬底上制造螺旋电感的方法及根据该方法制造的器件 - Google Patents
在衬底上制造螺旋电感的方法及根据该方法制造的器件 Download PDFInfo
- Publication number
- CN1694240A CN1694240A CN200510069676.7A CN200510069676A CN1694240A CN 1694240 A CN1694240 A CN 1694240A CN 200510069676 A CN200510069676 A CN 200510069676A CN 1694240 A CN1694240 A CN 1694240A
- Authority
- CN
- China
- Prior art keywords
- substrate
- metallization structure
- inductance
- reversed
- fully
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 238000001465 metallisation Methods 0.000 claims description 140
- 238000005530 etching Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000008719 thickening Effects 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000002861 polymer material Substances 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000003631 wet chemical etching Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000004804 winding Methods 0.000 abstract description 5
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 238000012545 processing Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 208000034189 Sclerosis Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/008—Electric or magnetic shielding of printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明涉及一种器件和一种用于制造这种器件的制造方法，在该方法中，螺旋电感(6，18)的线圈(6)被这样地嵌入一个膜片(3)中，使得该线圈为线圈(6)从衬底(1)的去耦而自由悬挂在衬底(1)的完全地反向蚀刻的区域(19，20)上方。一个另外的衬底(13)这样地与被处理的衬底(1)的被反向蚀刻的区域(19，20)的下表面相连，使得形成一个空腔区域用于使线圈(6)与衬底(1)去耦。
Description
技术领域
本发明涉及用于在衬底上制造螺旋电感(Spiralinduktivit)的方法以及根据这种方法制造的螺旋电感或制造的器件。
背景技术
随着工作频率的增长，在半导体衬底上集成的器件的器件模块化越来越重要，因为导电特性、在不连续性(Diskontinuitten)上的反射、交叠和损耗功率都增加了。由此，在模块化中对这些效应的考虑、特别是在高频范围，一般是不可缺少的。特别在低电阻的衬底情况下，例如硅衬底或硅锗衬底情况下，衬底导电能力的寄生的影响和附加的电容不能被忽略。
虽然一般来说任意电感都可用，可是本发明以及其所基于的问题还是关于螺旋电感进一步阐述。
在衬底上集成的电感在射频电路中是昂贵的器件，它们有很大的应用领域，例如在无线通信系统中。无线通讯系统包括例如个人通信服务、无线局域网、卫星通信系统、GPS系统等等。
集成电感的普遍问题在于相对低的品质因数、令人满意的接地、取决于衬底几何结构的不规则的特性、在电感和衬底之间以及在相对低的一些固有谐振频率中的电磁耦合。这些电感通常被作为窄带负载应用在射频电路、例如放大器、振荡器或类似电路中。由此，集成电感特别在消费电子市场中具有很大的应用领域。然而，制造成本、集成密度和可靠性是其它决定性的因素，它们在制造集成电感中必需被考虑到。
因为在射频领域中的技术从具有大有效距离的大系统向具有更小的有效距离的更小系统的转移，并且越来越多更新的系统被可移动地构造，所以在RF领域中的趋势是，制造适合射频的、更廉价并且更方便地被构造的仪器。
为了实现集成电感，在平面电路技术中使用了螺旋电感。此处可达到的电感值数量级在0.1nH至10nH。其中螺旋电感既可以具有圆形的也可具有矩形的不同几何结构的线圈(Windungen)。例如在射频领域的集成电路中，螺旋电感发挥重要作用，其中它经常被使用作为用于将相位噪声减少到最低限度的器件，作为用于LNA连接的具有低损耗功率的电感，或作为用于放大器输出的具有低电阻的电感，作为负载，或者作为运行在基于硅的集成电路过程中的低压区中的、具有可忽略的电压降的发射极/源极衰减器(Degeneratoren)。
一般具有的问题是，在例如硅衬底上集成平面螺旋电感一般导致关系到谐振频率和品质因数的功率损耗。首先，螺旋电感和其周围环境之间通过硅衬底的耦合以及由于衬底损耗而缺少好的接地面是集成的螺旋电感这种缺点的原因。另外，沿着线圈的、垂直指入衬底的磁流，由于所产生的涡旋电流导致衬底损耗。这些效应同样减小了集成的平面螺旋电感的品质因数。
迄今，在现有技术中存在多种形式以在硅衬底中集成螺旋电感，其中应该达到对品质因数和在硅衬底上的电感的固有谐振频率的提高。
根据按照现有技术的一种形式，螺旋电感线圈的绕组宽度从里向外连续变大，如图1所示。通过这种方式，螺旋电感的磁损耗可以被显著地减少。然而，这相对来说难以实现。
图2示出了按照现有技术的另一种方式，其中为了提高品质因数和固有谐振频率，相较于仅仅具有单端的电感，两个绕组单元互相设置。在两个端子A1和A2处的电压和电流优选地具有180°的相位移。然而这种方式的缺点在于具有高耦合损耗或衬底损耗。
图3示出了按照现有技术的用于实现集成电感的另一种形式，其中与涡旋电流垂直的p-n-p结区被充分利用，以减少集成电感6的衬底损耗。在图3和图4中，涡旋电流通过封闭的互相连接的箭头标识。
图4示出了按照现有技术的另一种形式，其中为了提高品质因数并将衬底耦合降至最小，在两个相邻的电感之间使用了结构化的接地屏蔽。接地金属化结构其间具有缝隙的条状地被设置，这些缝隙与螺旋电感垂直地在接地金属化结构5中被蚀刻。缝隙的宽度应该足够窄，以将电场阻止进入位于其下的硅衬底。然而为此必需相对昂贵的方法。
在图5中示出了按照现有技术的另一种形式的电感结构。在此，晶片从硅衬底的背面被薄化，以将螺旋线圈节省空间地集成到晶片上。此处的缺点在于有显著的衬底损耗。
最后图6示出了按照现有技术的用于集成电感的另一种形式。在此在衬底1中在线圈6下方蚀刻了一个被反向蚀刻(zurückgetzter)的区域19，其中线圈6通过跨接金属化结构18越过被反向蚀刻的区域19被承载。反向蚀刻的区域19减小了在电感6和衬底1之间的电磁耦合，并减小了在电感6和硅衬底1之间的寄生电容，由此提高了品质因数和固有谐振频率。该被反向蚀刻的区域19被构造得足够深，这样可能被感应的涡旋电流减小了。由此整体损耗功率被显著减小了。
然而在按照现有技术的这种形式中，被证明为缺点的事实是，制造过程非常复杂、昂贵且花费时间。此外在金属化结构6和衬底1之间的寄生电容由于跨接金属化结构18而还存在。另外，必须使用用于形成这种跨接结构的加工步骤，这些步骤中包含反应离子蚀刻(DRIE)和大约30um厚的二氧化硅层的淀积。
发明内容
由此，本发明的任务在于，提出一种用于制造被微屏蔽(mikroabgeschirmte)的螺旋电感的制造方法，并完成通过这种制造方法制造的带有螺旋电感的器件，它们克服了上述的缺点，并且特别保证了更简单并更廉价的方法以及具有更小的电损耗和更简单的接地。
根据本发明，提出了一种用于在一个衬底上制造螺旋电感的方法，具有以下方法步骤：在衬底的上表面形成一个结构化的电感金属化结构和一个结构化的上部的接地金属化结构；至少在该电感金属化结构和该上部的接地金属化结构之间以及在该电感金属化结构上方形成一个绝缘层；将该电感金属化结构下方的该衬底的一个区域这样地完全反向蚀刻，使得该电感金属化结构的至少这些线圈完全地通过嵌入该绝缘层而自由悬挂地被承载在该衬底的该完全地被反向蚀刻的区域上方；并且将该衬底的该被反向蚀刻的区域的该上表面结构化地金属化，以形成一个整体相连的接地位置，以及将该电感金属化结构的位于该完全被反向蚀刻的区域上方的区段结构化地金属化，以形成螺旋电感的加厚的线圈。
根据本发明，还提出了器件，具有：一个衬底，它具有一个从下表面出发完全地被反向蚀刻的区域；一个绝缘层，它被设置在该衬底的上方，并且覆盖该完全地被反向蚀刻的区域；一个上方的结构化的接地金属化结构；至少一个结构化的电感金属化结构，它的线圈完全通过嵌入该绝缘层中而自由地悬挂在该衬底的该完全地被反向蚀刻的区域上方用于与该衬底的去耦；并且具有自该衬底的下表面施加的、在该衬底的该被反向蚀刻的区域的上表面上的下部的金属化结构，用于形成一个整体相连的接地位置，以及在该螺旋电感的位于该完全被反向蚀刻的区域上方的区段上的下部的金属化结构，用于形成该螺旋电感的加厚的线圈。
根据本发明，本发明任务在方法方面通过具有上述特征的方法解决，在装置方面通过具有上述特征的器件解决。
本发明所基于的思想在于，通过以下步骤保证螺旋电感的单个金属化结构和线圈的改进的集成以及上部的和下部的接地金属化结构(Massemetallisierungen)的直接连接以及螺旋电感线圈的以简单方法制造的增厚：在衬底的上表面上形成结构化的电感金属化结构和结构化的上部的接地金属化结构；至少在电感金属化结构和上部的接地金属化结构之间以及在电感金属化结构上方形成第二介电绝缘层；在电感金属化结构下方以这种方式完全地反向蚀刻衬底的一个区域，使得至少电感金属化结构的线圈完全地通过嵌入绝缘层而自由悬挂地承载在被完全地反向蚀刻的衬底区域上方；以及对衬底的被反向蚀刻的区域的上表面结构化地金属化以形成整体相连的接地位置，以及对位于完全地被反向蚀刻的区域的上方的电感金属化结构区段结构化地金属化以形成螺旋电感的增厚的线圈。
由此，螺旋电感通过一种简单并且廉价的制造方法制造，在该电感中，对于外部影响，线圈无需附加的覆盖就被完全屏蔽，并且完全地这样地从衬底去耦，使得与衬底的电磁耦合以及由此与其它器件的电磁耦合不可能出现。由此，干扰、电磁损耗、衬底损耗等等被减小或完全被排除。
此外，上部的接地金属化结构直接与下部的接地金属化结构相连，这样有利地只设置有一个统一的接地连接。
此外，螺旋电感的线圈以简单的方式比在按照根据现有技术的方法制造的器件中更厚地构造。这有利地减小了螺旋电感的电磁损耗以及电阻。
另外，在用于基于硅的技术中的射频或高频范围内，该器件适合于螺旋电感的整体集成。由此，整体上器件的效率提高了，其中该器件还可以通过一种更简单的制造方法廉价地被生产，如上面已经阐述过的那样。
下面说明的器件的其它有利的扩展方案以及改进。
根据一种优选的扩展构型，在形成金属化结构之前在衬底的上表面形成一个附加的层、特别是第一介电绝缘层。
根据另一种优选的扩展构型，通过衬底的被反向蚀刻的区域上表面的结构化的金属化结构以及单个金属化结构的位于完全被反向蚀刻的区域上方的区段从衬底的下表面出发形成下部的接地金属化结构，这些金属化结构分别与相应上部的金属化结构的、位于衬底的完全被反向蚀刻的区域上方的区段相连。由此，无需不利的介电中间层实现了上部的和下部的接地导体的直接连接。通过这种方式可以整体上实现统一的接地端，这可以低成本地被实现。另外，螺旋电感的线圈通过下部的金属化结构被加厚，这样电阻被有利地减小了。
在螺旋电感的线圈下方的衬底区域的完全的反向蚀刻有利地通过两个彼此相继的蚀刻步骤进行。其中第一蚀刻步骤优选地为：将螺旋电感的线圈下方的衬底区域这样地部分反向蚀刻，使得在线圈下方留下一个薄的衬底层。在接下来的第二蚀刻步骤中，以前形成的薄衬底层借助例如另一种湿化学蚀刻法完全地被反向蚀刻，用于在线圈下方形成衬底的被反向蚀刻的区域的阶梯结构。这样达到更高的集成密度，其中以前形成的薄衬底层的未被完全地反向蚀刻的区段保证了衬底表面的更大的稳定性。特别是第一和第二蚀刻步骤可以以湿化学蚀刻法进行。在第二蚀刻步骤中，例如在衬底下表面和被部分反向蚀刻区段的上表面淀积另外的(第四)绝缘层，其中第四绝缘层通过例如被蒸镀(aufgedampfen)的光致抗蚀材料的显影而合适地结构化，以保证以前形成的薄衬底层一部分的、所希望的、各向异性的完全的反向蚀刻。最后的处理例如可以是借助合适的溶液、例如丙酮将光致抗蚀层洗净，并借助例如湿化学蚀刻方法或干蚀刻方法将在衬底的下表面残留的绝缘层去除。
根据另外一种优选的实施例，为了在处理的衬底下表面形成空气区域(Luftbereich)，以合适的几何结构施加另一个衬底。由于空气的有利的介电常数，由此螺旋电感与衬底之间以及与其它相邻的组件之间得到好的屏蔽。通过这种方式，衬底损耗和电磁损耗可以被减小。优选的是，该另外的衬底在上表面带有金属化结构地被构造，其可以至少部分地与下部的接地金属化结构相连。由此，下部的接地导体的电阻也可以减小，并且附加地可以实现力学稳定地连接。
该另外的衬底优选地以这种几何结构被构造，使得其可以至少部分地形状锁合地被置入被部分反向蚀刻的区域中。由此，又形成了被很好屏蔽的空腔区域并且螺旋电感的线圈极好地与衬底和与邻近的器件去耦。此外，该另外的衬底的表面可以再具有金属化结构，该金属化结构可以与被处理的衬底的下部的接地金属化结构相连。通过这种方式，接地线路的电阻可以显著减小，并且整体器件的稳定性可以提高。
根据另一种优选的实施例，在结构化的金属化之前，在衬底的被反向蚀刻的区域表面上形成一层光致抗蚀层或光刻胶，并且相应地照明或显影。光刻胶给出了用于衬底的结构化金属化结构的掩膜的一种简单的变形。
优选的是，第二绝缘层在其制造中已经设置了跨接开口，在这些开口之间形成用于螺旋电感至少一个端子的跨接的跨接金属化结构。
根据另一种优选的实施例，在螺旋电感或电感金属化结构上方形成覆盖金属化结构，它盖形地被设置于上部的接地金属化结构上。通过这种方式，形成了完全被屏蔽的系统以及用于整个系统的统一的接地线路。此外，螺旋电感被与外部干扰影响和污染屏蔽。
例如可以在一个整体的衬底上并排设置多个螺旋电感，其中该衬底为了形成相应的空腔区域和金属化结构，经过共同的工艺步骤的处理。由此不需各个单个的螺旋电感被单独制造，而是可以将所有螺旋电感一同低成本地借助共同的工艺步骤制造。例如，与各个接地金属化结构相邻的螺旋电感通过结构化地金属化形成的下部的接地导体彼此电连接。由此，仅仅一个统一的接地位置就足够了。螺旋电感可以例如具有矩形的或圆形的或类似形状的线圈。
特别是衬底作为硅半导体衬底被构造。优选的是，单个金属化结构由铝、铜、银、金、钛或类似金属构成。
根据另一种优选的实施例，介电绝缘层除膜片外，由无机的绝缘材料构成，例如由硅氧化物，特别是二氧化硅、带有被包含的空气区域的硅、氮化硅，或者类似材料构成。
用作膜片的介电绝缘层优选地由有机绝缘材料、例如有机聚合物材料、例如苯并环丁烯(BCB)、SiLK、SU-8、聚酰亚胺或类似材料构成。
附图说明
以下将借助附图中的图形对本发明的优选实施例进一步说明。图中示出了：
图1按照现有技术的一种形式的螺旋电感结构的概要俯视图；
图2按照现有技术的另一种形式的螺旋电感结构的概要视图；
图3按照现有技术的另一种形式的集成电感的概要俯视图以及沿着线A-A’的横截面图；
图4按照现有技术的另一种形式的电感概要俯视图；
图5按照现有技术的另一种形式的电感结构的横截面图；
图6按照现有技术的另外的一种形式的电感结构的横截面图；
图7a至7m在不同加工状态中的、根据本发明的带有集成在衬底上的电感的器件横截面图，用于示出根据本发明的第一实施例的单个加工步骤；
图8根据本发明的第一实施例的、图7m中器件的概要俯视图；
图9根据本发明的第二实施例的、具有两个集成在衬底上的电感的器件横截面图；
图10根据本发明的第三实施例的、具有两个设置在衬底上的电感的器件横截面图；以及
图11根据本发明的第四实施例的、具有两个集成在衬底上的电感的器件横截面图。
在图中，只要未相反地说明，相同的参考符号表示相同的或功能相同的器件。
具体实施方式
图7a至图7m示出了在选择出的加工状态中、示例性器件的横截面图，其中借助图7a至图7m进一步阐述了根据本发明的第一实施例的、在衬底上具有一个螺旋电感的器件的制造方法。
如在图7a中可见到的那样，例如在为制造金属化结构已公开的加工步骤中，衬底1在其上表面和下表面设置有一个第一层、例如第一介电绝缘层2或另一个介电绝缘层4(以下称为第三绝缘层4)。然而，在一定的情况下，也可以不具有层2和4。该衬底1例如是低阻值的硅半导体衬底或类似材料。第一和第三介电绝缘层2或4例如可以分别被构造为大约1-2μm厚的氮化硅层或二氧化硅层。接着为了形成螺旋电感，借助例如标准金属化方法在第一介电绝缘层2上施加电感金属化结构6和上部的接地金属化结构5。该电感金属化结构6优选地具有矩形线圈和两个端子。铝是特别适合于作为金属化结构5和6的材料。然而，其它金属、例如铜、金、银、钛或类似材料也可以被使用。
如在图7b中示出的那样，接着第二介电绝缘层3形成在第一介电绝缘层2上方并至少这样形成在电感金属化结构6上方，使得电感金属化结构6完全嵌入在第二介电绝缘层3中。为了更好地理解，参见图8中的俯视图。
第二介电绝缘层3用作承载膜片并优选地由SU-8材料制成，它例如被旋转涂覆在衬底1的上表面并接着经过热处理的硬化。SU-8是一种负性光致抗蚀剂或负性光刻胶，其对于高频应用具有极好的特点。在此要指出，在衬底1上表面形成SU-8层3后，在硬化之后要再去除该层非常困难。因此，在为可能继续金属化、特别是跨接金属化的合适位置，SU-8层3应该已合适地被结构化并被反向蚀刻。SU-8材料的另一优点在于，它对各向异性腐蚀液是稳定的，例如对KOH溶液是稳定的。作为膜片的第二介电绝缘层3也可以例如由其它有机绝缘材料制造，例如有机聚合物材料，特别是苯并环丁烯(BCB)、SiLK材料、聚酰亚胺或类似材料制造。
接着，在螺旋电感下方的衬底反向蚀刻通过两个彼此相继的衬底蚀刻过程阶梯形地这样进行，使得在电感金属化结构6的线圈下方有利地形成阶梯形的被反向蚀刻的区域。这一点在以下进一步阐述。
如在图7c中所示，首先在第一衬底蚀刻步骤中，衬底1的第一区域19这样地被部分反向蚀刻，使得在螺旋电感下方留有大约20-30μm厚的薄衬底层21。其中，第三介电绝缘层4例如被使用作为用于该蚀刻过程的合适的掩膜。由于衬底1的各向异性的部分反向蚀刻，形成部分被反向蚀刻的区域19的倾斜构造的分界面。
接着在第一被反向蚀刻的区域19的表面使用常用的淀积方法淀积第四介电绝缘层8，该绝缘层8也是例如由二氧化硅或氮化硅构成。这在图7d中概要示出。
根据图7e，在接下来的加工步骤中，第一光致抗蚀剂层9、例如光刻胶9作为掩膜被施加并显影。
如在图7f中可见到的那样，以前在第一被反向蚀刻的区域19的表面施加的第四介电绝缘层8(见图7d)或薄衬底层21借助光掩膜9在电感金属化结构6的线圈下方仅仅在区域20中被完全地反向蚀刻，该区域大约在线圈的宽度伸展上相应于电感金属化结构6，由此获得图7f中所示的结构。
在此，优选被使用的SU-8材料稳定地抗各向异性的蚀刻剂，例如KOH溶液。此外，第一介电绝缘层2还用作金属化结构5和6的防KOH蚀刻剂的介电保护层。由此，在螺旋电感的线圈下方的硅衬底1可以以简单的方法借助根据标准的KOH湿蚀刻方法被反向蚀刻，而不会损害SU-8膜片3或金属化结构5和6。
接着将在衬底1的下表面上的第四介电绝缘层8的残留区段以及第一介电绝缘层2的、覆盖完全被反向蚀刻的区域20的范围借助例如干蚀刻方法去除。该步骤以及产生的结构在图7g中概要示出。
通过该阶梯结构，几何的限制可由于斜的被反向蚀刻的区域被减少，并且相邻的螺旋电感可以更近地相邻设置，而不会降低整体器件的力学稳定性。在螺旋电感下方的屏蔽的空腔区域可以通过前述的被更进一步阐述的方法实现，而不会使得器件表面变得力学不稳定，这样有利地实现更高的集成密度。
在此要指出的是，在所有图中保持着器件或衬底1的统一的方向，即螺旋电感位于衬底1的上表面。然而在实践中有利的是，衬底为单个加工步骤而相应有利地调整，使得可以借助合适的衬底承载设备针对不同的加工步骤实现衬底的旋转。
如在图7h中示出的那样，从衬底1的下表面出发，借助例如旋转涂覆方法在被反向蚀刻的区域19和20的上表面上以及SU-8层3的覆盖被完全地反向蚀刻的区域20的下表面形成光致抗蚀层10，例如一种负性光致抗蚀层10。对于专业人士显然的是，替代负性光刻胶也可以使用正性光刻胶以相应的加工步骤反过来进行。
如还在图7h中可见到的那样，光致抗蚀层10，如在光刻方法中通常的那样，被照射或作为掩膜显影。器件例如可以从上表面以紫外线照射。显然，在合适的材料的情况下可以使用电极射线(Elektroden-Strahlungen)、X射线或离子射线作为曝光媒质。通过这种曝光，在负性光刻胶的情况下大分子的连接断裂或更小的分子被聚合，由此它们在接下来的加工中作为残留物结构化地留下并且不被从器件上去除。
接着这样地进行负性光刻胶层10的显影，使得被曝光的区域还在单个金属化结构区段之间的中间区域下方附着在膜片3的下表面，而未被曝光的区域被去除。负性光刻胶层10的未被曝光的区段例如借助KOH溶液被去除。通过这种方式得到在图7i中示出的结构。
根据图7j，在接下来的加工步骤中，衬底1的下表面或被反向蚀刻的区域19和20的下表面进行反向金属化或施加下部的金属化结构12。通过这种方法形成了在图7j中示出的结构，其中下部的金属化结构的部分可以有利地分别直接与上部的接地导体5相连，而无需介电中间层。
此外从图7j中可以看出，电感金属化结构6的线圈可以通过附加的下部的金属化结构12借助标准金属化方法被加厚地构造，通过这种方法线圈的电阻被有利地减小。
接下来借助合适的方法、例如借助丙酮溶液通过清洗过程合适地去除负性光刻胶层10的残留部分以及在其上施加的金属区段12，如在图7k中可见到的那样。由此得到图7k中所示的结构。
接下来，优选地将螺旋电感的内部端子通过跨接金属化结构18与设置的电压端子电连接，如在图7l中示出的那样。优选事先地在SU-8膜片3中(参见关于图7b的说明)形成的跨接开口7这样结构化地通过跨接金属化结构18互相连接，使得形成电感金属化结构6的内部线圈端子与外部连接导线的电学连接。跨接金属化结构18可以优选地通过标准金属化方法形成，其中对于材料，应用上面已经提及的有利的材料。
最后优选地在被处理的衬底1下表面这样地施加一层另外的衬底13，使得形成被完全封闭的空腔区域或屏蔽区域19、20。如在图7m中示出的那样，该例如同样由硅衬底构成的附加衬底13在其上表面设置有一个金属化结构14，由此，下部的金属化结构12至少部分地被加厚。该另外的衬底13可以例如通过该附加设置的电导体与被处理过的衬底1或与在该衬底1的下表面设置的接地金属化结构12相连。替代地，连接也可以通过退火或热处理或通过微波处理完成。
由此，单个电感金属化结构不需彼此分开地制造并接着借助例如一种“倒装芯片技术”互相连接，而是可以在一个统一的并由此而成本低的方法共同在一个衬底上制造。
图8示出了图7m中的螺旋电感剖面概要视图，其中图7m示出了沿着在图8中的线A-A的横截面图。如在图8中所能见到的那样，上部的接地金属化结构5优选地通过所施加的SU-8膜片3与电感金属化结构6电分离。根据本实施例，电感金属化结构6以矩形线圈被构造。对于专业人士显然的是，其它的线圈形式、例如圆形线圈同样也是可能的。
在图8中另外还概要示出了用于跨接金属化结构的跨接开口7，由此它，内部的线圈末端可以通过跨接金属化结构与外部端子相连。
如开始已经阐述过的那样，优选地在制造过程开始在形成第二介电层或膜片3时，将它们以相应的结构构成，以用于继续地金属化，因为硬化的膜片3的事后加工难以进行。
图9示出了根据本发明的第二实施例的器件的横截面图。该器件例如由两个彼此相邻设置的螺旋电感构成，它们通过共同的加工步骤根据第一实施例同时在共同的衬底1上制造。如可见的那样，被生产出的器件由于阶梯结构以及在两个彼此相邻设置的螺旋电感之间设置的薄衬底层21而具有力学稳定的构造。
优选的是，根据本发明的第三实施例，根据图10，第二衬底13与第一和第二实施例不同地以这样的几何结构构造，使得其可以大致形状锁合地被置入第一被反向蚀刻的区域19中。通过这种方式实现了一种特别紧凑的结构形式，在其中如以前一样，在各个螺旋电感下方设置有用于去耦的空气区域20。
优选地，第二衬底13的上表面同样设置有金属化结构14，其与被处理的衬底1的下部的金属化结构12至少部分地紧紧连接。通过这种方式附加地获得整个接地金属化结构5、12的统一电连接，这样只需设置一个共同的接地端。
如在图10中可以看到的那样，两个相邻的螺旋电感又通过一薄衬底层21互相隔离，以此实现了力学稳定的结构。此外通过将另外的衬底13形状锁合地置入第一被反向蚀刻的区域19，在两个相邻螺旋电感之间的薄衬底21被附加地支撑，这样器件的力学稳定性整个地显著改进了。
图11示出了根据本发明的第四实施例的器件的横截面图。如在图11中可以看到的那样，在螺旋电感上方附加地形成一个覆盖金属化结构16，其中该覆盖金属化结构16的边沿区域分别与上部的接地金属化结构相连。覆盖金属化结构16可以通过使用厚的另外的光致抗蚀层被淀积在目前器件的上表面。此外在SU-8膜片3结构化之后(优选的是又在施加SU-8层时)，在第二介电绝缘层3上淀积并结构化例如大约30μm厚的厚光致抗蚀层。优选地，另外的光致抗蚀材料的尖锐角可以通过使用例如氧气-等离子-蚀刻方法使其平滑。此后可以借助标准金属化方法来形成作为防止外部污染和干扰影响的保护层的覆盖金属化结构的形状。
由此形成了为螺旋电感附加地防止外部干扰影响和污染的封闭系统。此外，由此为整个接地金属化结构的共同电连接设置了覆盖金属化结构16，这样只需设置一个共同的接地端。
在此要指出的是，单个实施例的元件的特性特征可以彼此任意组合，这样可以实现为各个应用情况特定开发的器件。
虽然本发明借助优选的实施例进行上述的描述，可是其并不局限于此，而是可以以各种形式变换。
例如可以使用其它材料用于单个金属化结构，用于衬底以及用于单个介电绝缘层。此外可以使用其它类型的常见的方法用于结构化、衬底反向蚀刻、去除残留的覆层等等。自然可以相应于可用的衬底面积彼此相邻地设置任意多的螺旋电感。
由此本发明完成了带有螺旋电感的器件以及用于这种器件的制造方法，该方法与已公开的制造方法相比可以以更小的费用实施。根据本发明，为制造膜片无需用于光刻过程的掩膜。此外，可以使用标准方法和共同的加工步骤用于多个彼此相邻设置的螺旋电感，其中实现了相对于现有技术更稳定的、具有更大的集成密度的器件。由此，本制造方法更简单、快速和更廉价。
此外，可以以简单的方式通过本制造方法完成一个器件，在该器件中整个接地金属化结构这样地彼此直接相连，使得只需一个单个的连接位置。此外通过整个接地金属化结构的统一连接保证了统一的接地端，通过这种方法，不会出现单个接地金属化结构的电位差。由此可以防止在不同接地金属化结构的电位差情况下由于可能的电流而引起的其它损耗。此外，螺旋电感的线圈以简单的方式被更厚地构造，这样线圈的电阻减小了。
本发明的制造方法适合用于在共同的基底上以及在集成电路中，特别在高频领域中，制造多个螺旋电感，因为该衬底虽然在螺旋电感下方实现了去耦空气区域，仍然具有稳定的结构。该结构具有的优点在于，螺旋电感的线圈通过嵌入在SU-8膜片3中而完全自由地悬挂在空腔区域或被反向蚀刻的区域20上方，这样保证了从衬底的完全去耦。接地金属化结构同样可以通过嵌入膜片至少部分地被承载在被反向蚀刻的区域上方，并且由此最大限度地与相邻的器件去耦。
由此以简单的方法廉价并可靠地实现了在衬底上集成的电感，该电感相对于现有技术具有提高的品质因数和提高的谐振频率。此外，如上面已经提及的那样，损耗功率也显著地减小或完全消除了，因为对于螺旋电感从衬底的去耦自己通过衬底的被反向蚀刻的区域实现了。虽然在衬底中在螺旋电感下方存在大的空区域，然而通过根据本发明的方法保证了器件的力学稳定性。通过该反向蚀刻的空区域，在接地层防止了涡旋电流，这样不会出现电位波动。
此外，通过使用有机介电绝缘层3以及通过使用两个彼此相继的衬底蚀刻步骤，实现了膜片和硅衬底的灵活连接。与根据现有技术的其它制造方法相比，这产生了更高的力学强度。在根据现有技术的其它制造方法中迄今为止使用了由SiO2-Si3N4-SiO2构成的三层结构构成的膜片。
参考标号表
1 衬底
2 第一介电绝缘层
3 第二介电绝缘层(SU-8膜片)
4 第三介电绝缘层
5 上部的接地金属化结构
6 电感金属化结构
7 跨接开口
8 第四介电绝缘层
9 第一光致抗蚀层
10 第二光致抗蚀层
12 下部的接地金属化结构
13 另外的衬底
14 另外衬底的金属化结构
16 覆盖金属化结构
18 跨接金属化结构
19 第一被反向蚀刻的区域
20 第二被反向蚀刻的区域
21 薄衬底层
Claims (33)
1.用于在一个衬底(1)上制造螺旋电感(6，18)的方法，具有以下方法步骤：
—在衬底(1)的上表面形成一个结构化的电感金属化结构(6)和一个结构化的上部的接地金属化结构(5)；
—至少在该电感金属化结构(6)和该上部的接地金属化结构(5)之间以及在该电感金属化结构(6)上方形成一个绝缘层(3)；
—将该电感金属化结构(6)下方的该衬底(1)的一个区域(19，20)这样地完全反向蚀刻，使得该电感金属化结构(6)的至少这些线圈完全地通过嵌入该绝缘层(3)而自由悬挂地被承载在该衬底(1)的该完全地被反向蚀刻的区域(19，20)上方；并且
—将该衬底(1)的该被反向蚀刻的区域(19，20)的该上表面结构化地金属化，以形成一个整体相连的接地位置，以及将该电感金属化结构(6，18)的位于该完全地被反向蚀刻的区域(20)上方的区段结构化地金属化，以形成螺旋电感(6，18)的加厚的线圈。
2.根据权利要求1的方法，其特征在于，一个附加的层(2)、特别是一个第一介电绝缘层(2)在形成这些金属化结构(5，6)之前被形成在该衬底(1)的上表面上。
3.根据权利要求1或2的方法，其特征在于，该衬底(1)在该电感金属化结构(6，18)下方的区域(19，20)的所述完全反向蚀刻通过两个彼此相继的衬底蚀刻步骤进行，其中在一个第一蚀刻步骤中，该衬底(1)在该电感金属化结构(6，18)下方的区域(19)为了在该电感金属化结构(6)下方形成一个薄的衬底层(21)而部分地被反向蚀刻，并且在一个接下来的第二蚀刻步骤中，在该电感金属化结构(6，18)下方的该薄衬底层(21)的一个区段(20)为了形成该衬底(1)的该被反向蚀刻的区域(19，20)的一个阶梯结构完全地被反向蚀刻。
4.根据权利要求3的方法，其特征在于，所述第一蚀刻步骤被作为湿化学蚀刻方法实施。
5.根据权利要求3或4的方法，其特征在于，所述第二蚀刻步骤包括在该衬底(1)的下表面和所述部分地被反向蚀刻的区段(19)的上表面淀积一个另外的绝缘层(8)，并且借助例如被蒸镀的光刻胶(9)的显影将该另外的绝缘层(8)结构化，以将该薄衬底层(21)的一个区段(20)结构化地、各向异性地完全地反向蚀刻。
6.根据权利要求5的方法，其特征在于，该光刻胶(9)接着以合适的方法被去除。
7.根据权利要求6的方法，其特征在于，所述残留的另外的绝缘层(8)借助例如干蚀刻方法在施加该光刻胶(9)之前为了结构化地金属化而被去除。
8.根据权利要求2至6之一的方法，其特征在于，具有借助例如干蚀刻方法在施加该光刻胶(9)之前为结构化地金属化而在该衬底(1)的该被反向蚀刻的区域(19)的该区段中去除该第一绝缘层(2)的附加步骤。
9.根据前述权利要求之一的方法，其特征在于，通过所述结构化的金属化形成一个下部的接地金属化结构(12)，该金属化结构分别与该上部的接地金属化结构(5)的一个位于该衬底(1)的完全地被反向蚀刻的区域(20)上方的区段相连接。
10.根据前述权利要求之一的方法，其特征在于，一个另外的衬底(13)以合适的几何结构被施加在该衬底(1)的下表面，以形成空腔区域(19，20)。
11.根据权利要求10的方法，其特征在于，该另外的衬底(13)在该上表面具有一个金属化结构(14)地被构造，它至少部分地与该下部的接地金属化结构(12)相连接。
12.根据权利要求10或11的方法，其特征在于，该另外的衬底(13)以这种几何结构被构造，使得它可以至少部分地形状锁合地置入被部分地反向蚀刻的区域(19)中。
13.根据前述权利要求之一的方法，其特征在于，在结构化地金属化之前，一个光致抗蚀层(10)在该衬底(1)的该被反向蚀刻的区域(19)的上表面形成，并且被相应地照明或显影。
14.根据前述权利要求之一的方法，其特征在于，该第二绝缘层(3)被构造得具有跨接开口(7)，用于该螺旋电感(6，18)的至少一个端子的跨接。
15.根据权利要求14的方法，其特征在于，在这些跨接开口(7)之间形成一个跨接金属化结构(18)。
16.根据前述权利要求之一的方法，其特征在于，借助一个光致抗蚀层在该电感金属化结构(6，18)上方构造一个覆盖金属化结构(16)，它盖形地被安置在该上部的接地金属化结构(5)上。
17.根据前述权利要求之一的方法，其特征在于，在该衬底(1)上同时设置有多个螺旋电感，其中该衬底(1)为了在所述各个螺旋电感下方形成各个完全地被反向蚀刻的区域(19，20)而经历共同的衬底蚀刻步骤。
18.根据前述权利要求之一的方法，其特征在于，该衬底(1)作为硅半导体衬底被构造。
19.根据权利要求2至18之一的方法，其特征在于，该绝缘层(2)由介电的无机的绝缘材料，例如硅氧化物、特别如二氧化硅、带有空气区域的硅、氮化硅或类似材料制成。
20.根据前述权利要求之一的方法，其特征在于，该绝缘层(3)作为介电膜片，由有机绝缘材料、例如有机聚合物材料，特别如苯并环丁烯(BCB)，SU-8、SiLK、聚酰亚胺或类似材料制成。
21.根据前述权利要求之一的方法，其特征在于，这些金属化结构(5，6，12，16，18)由铝、铜、银、金、钛或类似材料构成。
22.器件，具有：
—一个衬底(1)，它具有一个从下表面出发完全地被反向蚀刻的区域(19，20)；
—一个绝缘层(3)，它被设置在该衬底(1)的上方，并且覆盖该完全地被反向蚀刻的区域(20)；
—一个上方的结构化的接地金属化结构(5)；
—至少一个结构化的电感金属化结构(6)，它的线圈完全通过嵌入该绝缘层(3)中而自由地悬挂在该衬底(1)的该完全地被反向蚀刻的区域(20)上方用于与该衬底的去耦；并且具有
—自该衬底(1)的下表面施加的、在该衬底(1)的该被反向蚀刻的区域(19，20)的上表面上的下部的金属化结构(12)，用于形成一个整体相连的接地位置，以及在该螺旋电感(6，18)的位于该完全被反向蚀刻的区域(20)上方的区段上的下部的金属化结构(12)，用于形成该螺旋电感(6)的加厚的线圈。
23.根据权利要求22的器件，其特征在于，可以以合适的几何结构在该衬底(1)的下表面设置一个另外的衬底(13)，用于形成一个空腔区域(19，20)。
24.根据权利要求23的器件，其特征在于，该另外的衬底(13)在该上表面具有一个金属化结构地被构成，它可以至少部分地与该下部的金属化结构(12)相连接。
25.根据权利要求23或24的器件，其特征在于，该另外的衬底(13)以这种几何结构被构成，使得它可以至少部分地被形状锁合地置入这些被反向蚀刻的区域(19，20)中。
26.根据权利要求22至25至少其中之一的器件，其特征在于，在该第二绝缘层(3)中，设置一些跨接开口(7)，用于该螺旋电感(6)的至少一个端子的跨接。
27.根据权利要求26的器件，其特征在于，在这些跨接开口(7)之间设置有一个跨接金属化结构(18)。
28.根据权利要求22至27之一的器件，其特征在于，借助一个光致抗蚀层在该螺旋电感(6)上方构造一个覆盖金属化结构(16)，它盖形地被设置于该上部的接地金属化结构(5)上。
29.根据权利要求22至28之一的器件，其特征在于，在该衬底(1)上同时设置有多个螺旋电感(6，18)，其中该衬底(1)为了在所述各个螺旋电感(6，18)的下方形成各个完全地被反向蚀刻的区域(19，20)而经过共同的衬底蚀刻步骤。
30.根据权利要求22至29之一的器件，其特征在于，该衬底(1)作为硅半导体衬底构成。
31.根据权利要求22至30之一的器件，其特征在于，该绝缘层(2)由介电的无机的绝缘材料，例如硅氧化物、特别如二氧化硅、氮化硅、带有气态夹杂的硅、或类似材料制成。
32.根据权利要求22至31之一的器件，其特征在于，该绝缘层(3)作为膜片被制成，该膜片由介电的有机绝缘材料，例如有机聚合物材料，特别如苯并环丁烯(BCB)、SU-8、SiLK、聚酰亚胺、或类似材料组成。
33.根据权利要求22至32之一的器件，其特征在于，这些金属化结构(5，6，12，16，18)由铝、铜、银、金、钛或类似材料构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004022139A DE102004022139B4 (de) | 2004-05-05 | 2004-05-05 | Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement |
| DE102004022139.1 | 2004-05-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1694240A true CN1694240A (zh) | 2005-11-09 |
| CN100411135C CN100411135C (zh) | 2008-08-13 |
Family
ID=34936008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100696767A Expired - Fee Related CN100411135C (zh) | 2004-05-05 | 2005-05-08 | 在衬底上制造螺旋电感的方法及根据该方法制造的器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7053747B2 (zh) |
| EP (1) | EP1594160A1 (zh) |
| CN (1) | CN100411135C (zh) |
| DE (1) | DE102004022139B4 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908535A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 集成电感及其制造方法 |
| CN105185907A (zh) * | 2015-09-01 | 2015-12-23 | 中国科学院上海微系统与信息技术研究所 | 一种高密度电感的制造方法 |
| CN105185906A (zh) * | 2015-09-01 | 2015-12-23 | 中国科学院上海微系统与信息技术研究所 | 一种高密度电感的制造方法 |
| CN106744661A (zh) * | 2016-12-27 | 2017-05-31 | 成都海威华芯科技有限公司 | 一种无源器件高品质因素电感制作方法 |
| WO2021081728A1 (zh) * | 2019-10-29 | 2021-05-06 | 华为技术有限公司 | 一种半导体器件及其制造方法 |
| CN114823638A (zh) * | 2022-04-27 | 2022-07-29 | 电子科技大学 | 一种低寄生电容集成电感结构 |
| CN116068247A (zh) * | 2023-03-22 | 2023-05-05 | 国网江苏省电力有限公司常州供电分公司 | 罗氏线圈型电流传感器 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004022140B4 (de) * | 2004-05-05 | 2007-03-08 | Atmel Germany Gmbh | Verfahren zur Herstellung einer Photonic-Band-Gap-Struktur und Bauelement mit einer derartig hergestellten Photonic-Band-Gap-Struktur |
| KR100862489B1 (ko) * | 2007-06-11 | 2008-10-08 | 삼성전기주식회사 | 스파이럴 인덕터 |
| US20090139749A1 (en) * | 2007-10-18 | 2009-06-04 | Long-Sheng Fan | Method For The Preparation Of A Flexible Transducer Unit, The Flexible Transducer Unit So Prepared And An Array Containing Such Flexible Transducer Units |
| CN101842895A (zh) * | 2007-10-30 | 2010-09-22 | Nxp股份有限公司 | Rf-ic封装方法及所获得的电路 |
| JP5339974B2 (ja) * | 2009-03-11 | 2013-11-13 | 新光電気工業株式会社 | インダクタ装置及びその製造方法 |
| US20100327406A1 (en) * | 2009-06-26 | 2010-12-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate |
| CN102194817B (zh) * | 2010-03-03 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件 |
| KR101142515B1 (ko) * | 2010-07-08 | 2012-05-07 | 한국전기연구원 | Ｍｏｓｆｅｔ의 게이트-소스 간 절연체 형성 방법 |
| CN102738125B (zh) * | 2012-06-29 | 2015-01-28 | 杭州电子科技大学 | 新型的分形pfs结构 |
| US9208938B2 (en) | 2013-10-02 | 2015-12-08 | Globalfoundries Inc. | Inductor structure having embedded airgap |
| CN105162291B (zh) * | 2015-08-25 | 2017-07-07 | 东南大学 | 一种电磁式mems振动能量收集器及其制备方法 |
| US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
| US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
| US10446643B2 (en) | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
| US11056382B2 (en) * | 2018-03-19 | 2021-07-06 | Globalfoundries U.S. Inc. | Cavity formation within and under semiconductor devices |
| US11393776B2 (en) * | 2018-05-17 | 2022-07-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
| US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
| US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4379307A (en) * | 1980-06-16 | 1983-04-05 | Rockwell International Corporation | Integrated circuit chip transmission line |
| WO1994017558A1 (en) * | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
| JP3509362B2 (ja) * | 1996-01-26 | 2004-03-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
| SE510443C2 (sv) * | 1996-05-31 | 1999-05-25 | Ericsson Telefon Ab L M | Induktorer för integrerade kretsar |
| US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
| US5773870A (en) * | 1996-09-10 | 1998-06-30 | National Science Council | Membrane type integrated inductor and the process thereof |
| US5930637A (en) * | 1997-10-31 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a microwave inductor |
| US6287931B1 (en) * | 1998-12-04 | 2001-09-11 | Winbond Electronics Corp. | Method of fabricating on-chip inductor |
| EP1130631A1 (en) * | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Process for forming a buried cavity in a semiconductor material wafer |
| SG98398A1 (en) * | 2000-05-25 | 2003-09-19 | Inst Of Microelectronics | Integrated circuit inductor |
| SE519893C2 (sv) * | 2000-11-09 | 2003-04-22 | Ericsson Telefon Ab L M | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
| JP2002198490A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置 |
| US6806552B2 (en) * | 2002-02-21 | 2004-10-19 | Altera, Corp. | Integrated inductive circuits |
-
2004
- 2004-05-05 DE DE102004022139A patent/DE102004022139B4/de not_active Expired - Fee Related
-
2005
- 2005-04-30 EP EP05009534A patent/EP1594160A1/de not_active Withdrawn
- 2005-05-05 US US11/122,057 patent/US7053747B2/en active Active
- 2005-05-08 CN CNB2005100696767A patent/CN100411135C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908535A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 集成电感及其制造方法 |
| CN105185907A (zh) * | 2015-09-01 | 2015-12-23 | 中国科学院上海微系统与信息技术研究所 | 一种高密度电感的制造方法 |
| CN105185906A (zh) * | 2015-09-01 | 2015-12-23 | 中国科学院上海微系统与信息技术研究所 | 一种高密度电感的制造方法 |
| CN106744661A (zh) * | 2016-12-27 | 2017-05-31 | 成都海威华芯科技有限公司 | 一种无源器件高品质因素电感制作方法 |
| CN106744661B (zh) * | 2016-12-27 | 2018-07-06 | 成都海威华芯科技有限公司 | 一种无源器件高品质因素电感制作方法 |
| WO2021081728A1 (zh) * | 2019-10-29 | 2021-05-06 | 华为技术有限公司 | 一种半导体器件及其制造方法 |
| CN114823638A (zh) * | 2022-04-27 | 2022-07-29 | 电子科技大学 | 一种低寄生电容集成电感结构 |
| CN116068247A (zh) * | 2023-03-22 | 2023-05-05 | 国网江苏省电力有限公司常州供电分公司 | 罗氏线圈型电流传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004022139B4 (de) | 2007-10-18 |
| US20050248431A1 (en) | 2005-11-10 |
| DE102004022139A1 (de) | 2005-12-01 |
| US7053747B2 (en) | 2006-05-30 |
| EP1594160A1 (de) | 2005-11-09 |
| CN100411135C (zh) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1694240A (zh) | 在衬底上制造螺旋电感的方法及根据该方法制造的器件 | |
| CN1286131C (zh) | 集成变压器 | |
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| US6459135B1 (en) | Monolithic integrated circuit incorporating an inductive component and process for fabricating such an integrated circuit | |
| US6287931B1 (en) | Method of fabricating on-chip inductor | |
| US6258688B1 (en) | Method to form a high Q inductor | |
| CN1666342A (zh) | 半导体装置 | |
| TWI278983B (en) | A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling | |
| JP2006528837A (ja) | 最小のパターン密度要件を有する半導体技術向けの誘導性および容量性素子 | |
| CN1476633A (zh) | 高频模件板装置 | |
| US20090267182A1 (en) | Method of increasing the quality factor of an inductor in a seimiconductor device | |
| US8722443B2 (en) | Inductor structures for integrated circuit devices | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| TW478135B (en) | Lateral high-q inductor for semiconductor devices | |
| CN1635637A (zh) | 立体集成电感及其制造方法 | |
| CN1541444A (zh) | 电子器件及测试和制造方法 | |
| US6486017B1 (en) | Method of reducing substrate coupling for chip inductors by creation of dielectric islands by selective EPI deposition | |
| US6323533B1 (en) | Semiconductor device with an operating frequency larger than 50 MHz comprising a body composed of a soft ferrite material | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| CN1285123C (zh) | 高品质因子的电感和制造方法 | |
| CN1270377C (zh) | 低阻抗去耦装置 | |
| US20040177992A1 (en) | Grounding cable and semiconductor manufacturing apparatus using the same | |
| KR100465233B1 (ko) | 저손실 인덕터소자 및 그의 제조방법 | |
| JP2006295047A (ja) | 半導体装置および電子装置 | |
| JP2004186638A (ja) | 薄膜インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20110508 |