KR100465233B1 - 저손실 인덕터소자 및 그의 제조방법 - Google Patents

저손실 인덕터소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100465233B1
KR100465233B1 KR10-2002-0011535A KR20020011535A KR100465233B1 KR 100465233 B1 KR100465233 B1 KR 100465233B1 KR 20020011535 A KR20020011535 A KR 20020011535A KR 100465233 B1 KR100465233 B1 KR 100465233B1
Authority
KR
South Korea
Prior art keywords
inductor
support layer
substrate
inductors
low dielectric
Prior art date
Application number
KR10-2002-0011535A
Other languages
English (en)
Other versions
KR20030072015A (ko
Inventor
홍영택
송인상
정성혜
이문철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0011535A priority Critical patent/KR100465233B1/ko
Publication of KR20030072015A publication Critical patent/KR20030072015A/ko
Application granted granted Critical
Publication of KR100465233B1 publication Critical patent/KR100465233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

인덕터 특성인 Q(quality)값이 향상된 인덕터 소자가 개시된다. 인덕터 소자는 기판과, 기판상에 형성된 지지층 및 지지층의 상부 및 하부에 형성된 제1 및 제2인덕터로 구성되어 있다. 제1 및 제2인덕터는 지지층에 대해 대칭 구조로 형성되며, 제1 및 제2인덕터를 전기적으로 연결시키는 연결부는 지지층을 관통하여 형성된다. 또한, 지지층은 저유전물질로 형성되며, 제1인덕터가 공기에 노출되도록 기판에 의해 지지된다. 따라서, 저유전물질에 의해 제1 및 제2인덕터를 지지시킴으로써 유전체의 기판의 기판저항에 의한 고주파 손실을 막을 수 있게 되어 인덕터 특성인 Q값이 뛰어나게 향상된다.

Description

저손실 인덕터소자 및 그의 제조방법{Inductor element having high quality factor and a fabrication method thereof}
본 발명은 인덕터 소자에 관한 것으로, 보다 상세하게는 인덕터의 손실을 최소화할 수 있는 인덕터 소자 및 그의 제작방법에 관한 것이다.
MEMS(Micro electro mechanical system)는 기계적, 전기적 부품들을 반도체 공정을 이용하여 구현하는 기술이다. MEMS기술을 이용하여 제조되는 소자의 일례가 인덕터 소자이다.
인덕터 소자에 있어서, 가장 중요한 요소로는 인덕턴스(inductance)값과 Q(quality factor)값이다. 현재 인덕턴스값은 어느 정도 만족이 되고 있지만, Q값의 경우에는 인덕터 소자에서 생기는 기판손실과 직류저항에 의한 전류 한계로 인해 원하는 값을 얻지 못하고 있다.
예컨데, 도 1에 도시된 바와 같이 기판(10)의 표면상에 집적하여 인덕터(L)를 형성하는 종래의 인덕터 소자의 경우에는 인덕터(L:11)가 기판(10)과 직접 접촉되어 제작됨에 따라 발생하는 기판과의 기생 효과(parasitic effects)로 인해 인덕터의 성능이 좋지 않게 된다.
이와 같은 단점은 고주파수(RF)용 회로에 응용되는 인덕터 소자일 경우에는 더욱 심각한 문제점이 된다. 고주파수용 회로에서 요구되는 인덕턴스값을 얻기 위해 제작되는 인덕터의 크기는 다른 소자들에 비해 훨씬 크기 때문에 기판의 면적을 많이 차지한다. 따라서, 기판과의 기생 효과로 인한 기판 손실이 발생함으로써 인덕터 소자의 Q값이 작아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 인덕터 소자에서 생기는 기판 손실을 최소화하여 높은 Q값을 갖는 인덕터 소자를 제공하는 것이다.
도 1은 종래의 인덕터 소자의 단면도,
도 2는 본 발명에 따른 인덕터 소자의 단면도, 그리고
도 3a 내지 도 3i는 도 2의 인덕터 소자에 대한 제조공정을 순차적으로 도시한 도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 기판 110 : 제1인덕터
120 : 지지층(저유전물질) 130 : 제2인덕터
121 : 연결부
상기의 목적을 달성하기 위해 본 발명에 따른 인덕터 소자는, 기판; 상기 기판상에 형성된 지지층; 및 상기 지지층의 상부 및 하부에 형성된 제1 및 제2인덕터;를 포함하는 것을 특징으로 한다.
상기 제1 및 상기 제2인덕터는 상기 지지층에 대해 대칭 구조로 형성되며, 제1 및 상기 제2인덕터를 전기적으로 연결시키는 연결부는 상기 지지층을 관통하여 형성된다.
바람직하게는, 상기 지지층은 저유전물질로 형성되며, 상기 제1인덕터가 공기에 노출되도록 상기 기판에 의해 지지된다.
한편, 본 발명에 따른 인덕터소자의 제작방법은, 기판상에 제1인덕터를 형성하는 단계; 상기 제1인덕터가 형성된 기판상에 지지층을 형성하는 단계; 및 상기 지지층의 상부에 제2인덕터를 형성하는 단계;를 포함한다.
바람직하게는, 상기 제1인덕터가 형성되는 영역의 상기 기판을 식각한 후, 식각된 상기 영역에 도금공정을 통해 상기 제1인덕터를 형성한다.
더욱 바람직하게는, 상기 지지층은 저유전물질로 형성되며, 상기 제1 및 제2인덕터는 상기 지지층에 대해 대칭 구조로 형성된다. 또한, 상기 제1인덕터가 형성된 상기 기판의 영역을 식각하여 인덕터소자를 제작한다.
따라서, 저유전물질에 의해 제1 및 제2인덕터를 지지시킴으로써 유전체인 기판에 의한 손실을 막음으로써 인덕터 특성인 Q값을 향상시키며, 또한, 인덕턴스값도 향상시킨다.
이하에서는 첨부도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따른 인덕터 소자를 도시한 도면이다. 본 발명에 따른 인덕터 소자는 기판(100)과, 기판(100)상에는 후술되는 제1 및 제2인덕터(110)(130)를 지지하기 위한 지지층(120)과, 지지층(120)의 상,하부에 대칭 구조로 배치된 나선상의 제1인덕터 및 제2인덕터(110)(130)를 가지고 있다. 또한, 지지층(120)에는 제1 및 제2인덕터(110)(130)를 연결하기 위해 연결부(121)가 마련된다.
기판(100)은 반도체나 유전체인 실리콘(Si)로 제조된다.
지지층(120)은 저유전(low-k)물질로 제조된다. 예컨데, 저유전물질로는 BCB(bicyclobutene), Polymer계열의 물질 등이다.
즉, 저유전물질을 기판(100) 위에 도포함으로써 기판(100)을 이루는 물질인 실리콘(Si)에 의해 후술된 제1 및 제2인덕터(110)(130)의 특성이 기판 손실에 의해 저하되는 것을 막을 수 있다.
제1 및 제2인덕터(110)(130)는 금속물질, 예컨데, 구리(Cu)등과 같은 물질로 제조되며, 지지층(120)에 대해서 상, 하부로 대칭되도록 배치된다. 이때, 지지층(120)의 하부의 기판(100)은 식각되어 제1인덕터(110)는 공기 중에 배치된다.
도 3a 내지 도 3i를 참조하여 본 발명에 따른 실시예인 인덕터 소자에 대한 제작공정을 상세하게 설명한다.
도 3a 도시된 바와 같이, 기판(100)을 식각하여 제1인덕터(110)가 형성될 영역을 형성한다.
도 3b에 도시된 바와 같이, 후술되는 지지층(120) 하부의 기판(100)을 식각하기 위해 마스크로 사용되는 산화막(oxide:101)을 증착한다.
다음, 도 3c에 도시된 바와 같이, 인덕터(110)를 형성하기 위해 씨앗 금속층(seed layer:111)을 형성하고, 도금공정을 위해 패턴된 포토레지스트층(102)를 기판(100)상에 형성한다. 그 후, 금속물질(Cu)을 인덕터 형성을 위해 식각된 기판(100)에 채워 넣음으로써 인덕터(110)를 형성한다.
인덕터(110) 제작공정이 완료되면, 도 3d에 도시된 바와 같이, 포토레지스트층(102)을 제거하고, 제1인덕터(110)가 형성된 기판(100)의 상부에 저유전물질(low-k)을 도포하여 지지층(120)을 형성한다. 이때, 후술되는 기판(100)의 상부에 형성되는 제2인덕터(130)와, 제1인덕터(110)를 연결하기 위해 지지층(120)을 패턴하여 연결홀(121)을 형성한다. 예컨데, 저유전물질로는 BCB(bicyclobutene), Polymer 계열의 물질 등이 사용된다.
그 후, 지지층(120) 하부에 형성된 제1인덕터(110)에 대해 대칭되도록 지지층(120) 상부에 인덕터를 형성한다.
제2인덕터(130)를 형성하는 공정은, 도 3e에 도시된 바와 같이, 먼저, 씨앗 금속층(seed layer:111)을 증착하고 제2인덕터(130)가 형성되는 위치에 대응하여 패턴된 몰드(PR:102')를 지지층(120)의 상부에 형성한다. 그 후, 도금공정에 의해 금속물질(Cu)을 패턴된 몰드(102')에 채워 넣음으로써 제2인덕터(130)를 형성한다. 이때, 연결홀(121)에도 금속물질(Cu)이 도금되어 연결부(121)가 형성된다.
제2인덕터(130)의 제작공정이 완료되면, 도 3f에 도시된 바와 같이, 몰드(102')를 제거함으로써 지지층(120)에 대칭되는 제1 및 제2인덕터(110)(130)가 형성된다.
그 후, 도 3g에 도시된 바와 같이, 제1인덕터(110)가 형성된 지지층(120) 하부의 기판(100)을 식각하기 위해, 우선, 제2인덕터(130)가 형성된 부분에 보호막(140)을 형성하고, 또한, 기판(100) 중 식각하지 않을 부분에도 보호막(140)을 형성한다.
보호막(140)에 의해 해당되는 부분의 기판(100)만이 식각되어 도 3h에 도시된 바와 같이 제2인덕터(130)가 공기 중에 배치된다. 이어, 기판 식각에 사용되었던 보호막(140)을 제거함으로써, 도 3i에 도시된 바와 같은 인덕터 소자가 제작된다.
따라서, 간단한 MEMS 공정을 이용하여 인덕터에서 발생하는 자속의 손실을 줄여서 인덕터의 성능을 높일 수 있다.
즉, 저유전물질에 의해 제1 및 제2인덕터를 지지시킴으로써 유전체의 기판의 기판저항에 의한 고주파 손실을 막을 수 있다. 따라서, 인덕터 특성인 Q값이 향상되며, 또한, 인덕턴스값도 향상된다.
본 발명에 따르면, 저유전물질에 의해 제1 및 제2인덕터를 지지시킴으로써 종래의 기판상에 직접 인덕터를 형성함에 따른 기판손실을 막을 수 있다.
또한, 저유전물질인 지지층을 사용하여 지지층에 의한 손실을 줄이고, 지지층을 중심으로 제1 및 제2인덕터가 대칭되도록 배치시킴으로써 인덕터 특성인 Q값을 뛰어나게 향상시키며, 또한, 인덕턴스값 또한 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (11)

  1. 기판;
    상기 기판상에 형성되어, 상기 기판에 의해 지지되는 지지층;
    상기 지지층의 일표면 상에 소정 형태로 제작된 제1인덕터;
    상기 지지층의 타표면 상에 소정 형태로 제작된 제2인덕터; 및
    상기 지지층을 관통하여 형성되며, 상기 제1인덕터 및 상기 제2인덕터를 전기적으로 연결시키는 연결부;를 포함하며,
    상기 지지층은 상기 제1인덕터 및 상기 제2인덕터 중 하나가 공기 중에 노출되도록 상기 기판에 의해 지지되는 것을 특징으로 하는 인덕터소자.
  2. 제 1항에 있어서,
    상기 제1인덕터 및 상기 제2인덕터는 상기 지지층에 대해 대칭 구조로 형성되는 것을 특징으로 하는 인덕터소자.
  3. 제 1항에 있어서,
    상기 지지층은 저유전물질로 형성되는 것을 특징으로 하는 인덕터소자.
  4. 삭제
  5. 삭제
  6. 기판 상부 표면의 소정 영역을 식각하는 단계;
    식각된 상기 영역에 소정의 도전물질(導電物質)을 적층하여 제1인덕터를 제작하는 단계;
    상기 제1인덕터가 제작된 기판 상에 지지층을 형성하는 단계;
    상기 지지층을 식각하여 관통시킨 후, 소정의 도전물질을 매립하여 연결부를 제작하는 단계;
    상기 지지층의 상부 표면에 소정의 도전물질을 소정 형태로 적층하여 상기 연결부를 통해 상기 제1인덕터와 전기적으로 연결되는 제2인덕터를 제작하는 단계; 및
    상기 제1인덕터가 제작된 상기 기판의 영역을 식각하여, 상기 제1인덕터를 공기중에 노출시키는 단계;를 포함하는 것을 특징으로 하는 인덕터소자의 제작방법.
  7. 삭제
  8. 삭제
  9. 제 6항에 있어서,
    상기 지지층은 저유전물질인 것을 특징으로 하는 인덕터소자의 제작방법.
  10. 제 6항에 있어서,
    상기 제1인덕터와 상기 제2인덕터는 상기 지지층에 대해 대칭 구조로 형성되는 것을 특징으로 하는 인덕터소자의 제작방법.
  11. 삭제
KR10-2002-0011535A 2002-03-05 2002-03-05 저손실 인덕터소자 및 그의 제조방법 KR100465233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0011535A KR100465233B1 (ko) 2002-03-05 2002-03-05 저손실 인덕터소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0011535A KR100465233B1 (ko) 2002-03-05 2002-03-05 저손실 인덕터소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030072015A KR20030072015A (ko) 2003-09-13
KR100465233B1 true KR100465233B1 (ko) 2005-01-13

Family

ID=32223413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0011535A KR100465233B1 (ko) 2002-03-05 2002-03-05 저손실 인덕터소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100465233B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947933B1 (ko) 2007-08-28 2010-03-15 주식회사 동부하이텍 인덕터 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548388B1 (ko) * 2004-07-20 2006-02-02 삼성전자주식회사 저손실 인덕터소자 및 그의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232403A (ja) * 1983-06-15 1984-12-27 Matsushita Electric Ind Co Ltd インダクタ
US5070317A (en) * 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
JPH0513682A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp 半導体装置
JPH05275247A (ja) * 1992-02-24 1993-10-22 Nippon Steel Corp 薄形インダクタ／トランス
JPH11135326A (ja) * 1997-07-30 1999-05-21 Lucent Technol Inc 磁性薄膜を有する誘導性要素を含む物品
KR19990066108A (ko) * 1998-01-21 1999-08-16 구자홍 박막 인덕터 및 그 제조방법
KR20000007595A (ko) * 1998-07-04 2000-02-07 구자홍 평면코일 및 그 제조방법
JP2000243637A (ja) * 1999-02-23 2000-09-08 Nec Kansai Ltd 薄型インダクタ及びこれを用いた薄型ｄｃ−ｄｃコンバータ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232403A (ja) * 1983-06-15 1984-12-27 Matsushita Electric Ind Co Ltd インダクタ
US5070317A (en) * 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
JPH0513682A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp 半導体装置
JPH05275247A (ja) * 1992-02-24 1993-10-22 Nippon Steel Corp 薄形インダクタ／トランス
JPH11135326A (ja) * 1997-07-30 1999-05-21 Lucent Technol Inc 磁性薄膜を有する誘導性要素を含む物品
KR19990066108A (ko) * 1998-01-21 1999-08-16 구자홍 박막 인덕터 및 그 제조방법
KR20000007595A (ko) * 1998-07-04 2000-02-07 구자홍 평면코일 및 그 제조방법
JP2000243637A (ja) * 1999-02-23 2000-09-08 Nec Kansai Ltd 薄型インダクタ及びこれを用いた薄型ｄｃ−ｄｃコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947933B1 (ko) 2007-08-28 2010-03-15 주식회사 동부하이텍 인덕터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030072015A (ko) 2003-09-13

Similar Documents

Publication Publication Date Title
US5541135A (en) Method of fabricating a flip chip semiconductor device having an inductor
US6509623B2 (en) Microelectronic air-gap structures and methods of forming the same
US8324692B2 (en) Integrated inductor
JP2000277693A (ja) 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法
US7897472B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
JP2007300143A (ja) 半導体基体中に形成されたスパイラル形状インダクタ及びそのインダクタを形成するための方法
KR100438160B1 (ko) 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
KR19980042536A (ko) 반도체 장치와 그 제조 방법
EP0583877A1 (en) Improved semiconductor bond pad structure and method
WO2020096952A1 (en) Inductor on microelectronic die
US20110025443A1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
KR100465233B1 (ko) 저손실 인덕터소자 및 그의 제조방법
CN110752207B (zh) 一种背面电容结构及制作方法
US6853079B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
KR100345516B1 (ko) 고주파 집적회로 장치 및 그 제조 방법
KR100948297B1 (ko) 반도체 소자 및 그 제조 방법
JP2011114059A (ja) スパイラルインダクタおよびスパイラルインダクタの製造方法
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
JPH10144552A (ja) 薄膜導電パターンの形成方法およびこれを用いた薄膜インダクタ
KR20030008156A (ko) 전자 디바이스 제조 방법
KR20000071920A (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법
KR20000023863A (ko) 고주파 집적 회로용 인덕터 장치 및 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee