KR100947933B1 - 인덕터 및 그 제조 방법 - Google Patents
인덕터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100947933B1 KR100947933B1 KR1020070086501A KR20070086501A KR100947933B1 KR 100947933 B1 KR100947933 B1 KR 100947933B1 KR 1020070086501 A KR1020070086501 A KR 1020070086501A KR 20070086501 A KR20070086501 A KR 20070086501A KR 100947933 B1 KR100947933 B1 KR 100947933B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- wiring
- holes
- pattern
- inductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 51
- 239000012044 organic layer Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004804 winding Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
실시예는 반도체 소자에서 사용하는 인덕터 및 그 제조 방법을 제공하는 데 있다. 실시예에 따른 인덕터는, 실리콘 기판 상에 형성된 제 1 절연막, 상기 제 1 절연막 상에 형성된 제 1 배선, 상기 제 1 배선을 덮도록 상기 제 1 절연막 상에 형성된 제 2 절연막, 상기 제 2 절연막을 관통하며 상기 제 1 배선과 연결된 비아 금속 패턴, 상기 제 2 절연막 상에 나선 형상으로 형성되며 상기 비아 금속 패턴과 연결된 제 2 배선 및, 상기 제 2 배선을 따라 상기 제 1 절연막 및 상기 제 2 절연막을 관통하여 형성되며 상기 제 2 배선과 상기 실리콘 기판 사이에 형성된 홀들을 포함한다.
인덕터, 공기층, 유전율
Description
실시예는 반도체 소자에서 사용하는 인덕터 및 그 제조 방법을 제공하는 데 있다.
최근 무선 이동 통신 분야의 급속한 기술 발전에 따라 고주파 자원이 필요하게 되었고, 고주파에서 동작하는 소자 및 회로의 요구가 증대되었다. 이들은 주파수가 높은 영역에서 사용되므로 RF(Radio Frequency) 부품 및 IC로 분류되고 있다.
또한, CMOS(Complementary Metal-Oxide Semiconductor)는 미세 가공 기술이 발전함에 따라 양호한 고주파 특성을 갖게 되었다. 이는 실리콘을 기반으로 하므로 잘 개발된 공정 기술을 이용하여 저가격의 칩을 제작할 수 있을 뿐만 아니라, SOC(System ON Chip)의 경우 시스템의 중간 주파수 밴드, 디지털 부까지 집적화할 수 있어서 단일 칩으로 제조하는데 가장 적합한 기술로 부상되고 있다.
한편, RF IC 기술은 소자 제작 기술, 회로 설계 기술 및 고주파 패키지 기술의 조합으로 이루어지며, 각 기술이 균형적으로 발전하여야만 경쟁력있는 RF-CMOS 소자를 개발할 수 있으며, 가장 중요한 것은 제조 단가를 줄이는 것이다. 이를 위하여, 공정을 단순화하고 안정화하는 것이 요구되는데, RF-CMOS 또는 바이폴라 /BiCMOS 소자의 주된 구성요소들은 RF MOSFET, 인덕터(Inductor), 버랙터(Varactor), MIM 캐패시터, 저항(Risistor)으로 되어 있다.
종래 인덕터는 실리콘 기판 상에 절연막이 형성되고, 상기 절연막 상에 형성된 금속 배선으로 이루어진다.
상기 금속 배선과 상기 실리콘 기판 사이에 개재된 상기 절연막은 유전체 물질로서, 상기 절연막은 상기 금속 배선과 상기 실리콘 기판 사이에 기생 캐패시턴스의 원인 중 하나이다.
상기 기생 캐패시턴스가 증가하면 인덕터의 사용 주파수 대역이 줄어들고 효율성도 저하되는 문제점이 있다.
실시예는 금속 배선과 실리콘 기판 사이에 공기층을 형성하여 기생 캐패시턴스를 줄이는 인덕터 및 그 제조 방법을 제공한다.
실시예에 따른 인덕터는, 실리콘 기판 상에 형성된 제 1 절연막, 상기 제 1 절연막 상에 형성된 제 1 배선, 상기 제 1 배선을 덮도록 상기 제 1 절연막 상에 형성된 제 2 절연막, 상기 제 2 절연막을 관통하며 상기 제 1 배선과 연결된 비아 금속 패턴, 상기 제 2 절연막 상에 나선 형상으로 형성되며 상기 비아 금속 패턴과 연결된 제 2 배선 및, 상기 제 2 배선을 따라 상기 제 1 절연막 및 상기 제 2 절연막을 관통하여 형성되며 상기 제 2 배선과 상기 실리콘 기판 사이에 형성된 홀들을 포함한다.
실시예에 따른 인덕터의 제조 방법은, 실리콘 기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 제 1 배선을 형성하는 단계, 상기 제 1 배선을 덮도록 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막을 관통하며 상기 제 1 배선과 접촉하는 비아 금속 패턴을 형성하는 단계, 상기 제 1 절연막 및 상기 제 2 절연막을 관통하는 홀들을 형성하는 단계, 상기 홀들 내부에 유기막 패턴을 형성하는 단계, 상기 제 2 절연막 상에서 상기 유기막 패턴을 가로지르며 상기 비아 금속 패턴과 접촉하는 제 2 배선을 형성하는 단계 및 상기 유기 막 패턴을 제거하여 상기 제 2 배선과 상기 실리콘 기판 사이에 형성된 홀들을 형성하는 단계를 포함한다.
실시예는 인덕터에서 금속 배선과 실리콘 기판 사이에 공기층을 형성하여 기생 캐패시턴스를 줄임으로써 사용 주파수 영역을 확장할 수 있는 효과가 있다.
실시예는 하이 Q 팩터(high Q factor)를 갖는 인덕터를 구현할 수 있어 효용가치가 뛰어나고, 특정 주파수에서 사용하는 인덕터의 품질이 향상되는 효과가 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 마스크에 대해 상세히 설명하도록 한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 구성요소의 추가, 부가, 삭제, 변경등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위에 속한다고 할 것이다.
첨부한 도면을 참조로 하여 실시예들에 따른 반도체 패키지 및 그 제조 방법을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1은 실시예에 따른 인덕터를 보여주는 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 인덕터의 단면도이다.
실시예에 따른 인덕터는 반도체 소자 제조시에 구현할 수 있다. 예를 들어, 상기 반도체 소자는 CMOS 소자, NMOS 소자, PMOS 소자 등이 있다.
상기 인덕터는 금속 배선(125)으로 구현될 수 있으며, 상기 금속 배선(125)은 나선 모양으로 형성될 수 있다. 예를 들어, 상기 금속 배선(125)은 평면상에서 보았을 때, 태엽 형상 또는 코일 형상으로 형성될 수 있다. 구체적으로, 상기 금속 배선(125)은 중간에서 끊어짐 없이 하나로 길게 형성되며, 태엽 형상으로 감긴 형상을 갖는다. 상기 금속 배선(125)은 나선 형태이면서 여러 개의 절곡부를 가질 수도 있다.
실리콘 기판(100) 상에 제 1 절연막이(111) 형성된다. 상기 제 1 절연막(111) 상에 상기 금속 배선(125)와 연결되는 연결 배선(121)이 형성된다.
상기 연결 배선(121)이 형성된 상기 제1 절연막(111) 상에 제 2 절연막(112)이 형성된다.
상기 제 2 절연막(112) 상에 금속 배선(125)이 형성된다.
상기 금속 배선(125)과 상기 실리콘 기판(100) 사이의 상기 제 1 절연막(111) 및 상기 제 2 절연막(112)에는 적어도 두개 이상의 홀들(131)이 형성되어 있다.
상기 홀들(131) 내에는 공기층이 형성되어 있으며, 상기 홀들(131)은 상기 금속 배선(125)과 상기 실리콘 기판(100) 사이의 기생 캐패시턴스를 저감시키는 역할을 한다.
상기 홀들(131)은 상기 금속 배선(125)의 길이 방향을 따라 소정 간격으로 배치될 수 있다.
상기 홀들(131)은 상기 금속 배선(125)의 길이 방향에 대하여 수직하게 배치될 수 있다.
상기 홀들(131)은 상기 금속 배선(125)의 길이 방향에 대하여 수직한 방향으로 길게 형성될 수 있다.
상기 금속 배선(125)의 길이 방향으로 상기 홀들(131)의 폭은 1 내지 5㎛이다.
상기 홀들(131)의 폭은 상기 금속 배선(125)의 폭보다 크며, 상기 홀들(131)은 상기 금속 배선(125)의 모서리로부터 측부로 소정 노출된다. 여기서, 상기 홀들(131)의 폭은 상기 금속 배선(125)의 길이 방향에 대하여 수직한 방향으로 측정한다.
상기 홀들(131)의 형상은 사각 형상일 수도 있고, 타원 또는 원형일 수도 있다.
상기 금속 배선(125)(131)의 일단은 연결 배선(121)과 비아 금속 패턴(123)을 통하여 연결되며, 상기 연결 배선(121)은 상기 금속 배선(125)에 전기적인 신호를 인가한다. 상기 금속 배선(125)의 일단은 인덕터의 출력단일 수도 있다.
상기 인덕터에서 외측 금속 배선(125) 아래에 형성된 홀들(131)과 내측 금속 배선(125) 아래에 형성된 홀들(131)은 지그재그로 형성될 수 있다. 이로써 상기 외측 금속 배선(125)과 상기 내측 금속 배선(125)의 간격을 줄일 수 있으며 집적화가 가능할 수 있다.
실시예에 따른 인덕터는 하이 Q 팩터(high Q factor)를 갖는 인덕터를 구현할 수 있어 효용가치가 뛰어나고, 특정 주파수에서 사용하는 인덕터의 품질이 향상되는 효과가 있다.
도 3 내지 도 10은 실시예에 따른 인덕터는 제조하는 공정들을 순서대로 보여주는 단면도들이다.
도 3에 도시한 바와 같이, 실리콘 기판(100)상에 제1 절연막(111)을 형성한다.
상기 제 1 절연막(111) 상에 인덕터의 출력단과 연결되는 연결 배선(121)을 형성한다.
예를 들어, 상기 연결 배선(121)은 알루미늄을 포함할 수 있다.
상기 연결 배선(121)이 형성된 상기 제 1 절연막(111) 상에 제 2 절연막(112)을 형성한다.
도 4에 도시한 바와 같이, 상기 제 2 절연막(112)에 상기 연결 배선(121)의 일부를 노출하는 비아홀을 형성하고 상기 비아홀 내에 매립된 비아 금속 패턴(123)을 형성한다.
예를 들어, 상기 비아 금속 패턴(123)은 텅스텐을 포함할 수 있다.
도 5에 도시한 바와 같이, 상기 비아 금속 패턴(123)이 형성된 상기 제 2 절연막(112) 및 상기 제 1 절연막(111)을 순차적으로 관통하며 소정 간격으로 배치된 홀들(131)을 형성한다.
상기 홀들(131)은 인덕터를 이루는 금속 배선(125)이 형성될 위치에 형성된다.
도 6에 도시한 바와 같이, 상기 홀들(131)이 형성된 상기 제 1 절연막(111) 및 상기 제 2 절연막(112) 상에 저유전율의 유기막(140)을 형성한다.
상기 유기막(140)의 유전율은 상기 제 1 절연막(111) 및 상기 제 2 절연막(112)의 유전율보다 작을 수도 있으나, 유기막(140)의 유전율이 상기 절연막들의 유전율과 같거나 커도 본 실시예에 포함된다.
상기 유기막(140)은 상기 홀들(131) 내부에 채워진다.
예를 들어, 상기 유기막(140)은 폴리이미드(polyimide), 포토레지스트(photo resist) 물질 등이 있다.
상기 유기막(140)은 예를 들어, 코팅법으로 형성할 수 있다.
이후, 상기 유기막(140)을 상기 제 2 절연막(112)이 드러나도록 연마한다. 예를 들어, 화학적 기계적 연마 공정을 이용할 수 있다.
이로써, 도 7에 도시한 바와 같이, 상기 홀들(131) 내부에 채워진 유기막 패턴(140a)을 형성할 수 있다.
상기 홀들(131) 내부에 상기 유기막 패턴(140a)이 채워져 평탄해진 상기 제 2 절연막(112) 상에 금속층을 형성하고 패터닝하여 금속 배선(125)을 형성한다.
상기 금속 배선(125)은 나선 형태로 형성할 수 있으며, 예를 들어, 직선의 단위 배선들이 절곡부를 가지며 연결되면서 나선 형태를 가질 수 있다.
상기 금속 배선(125)의 일단은 상기 비아 금속 패턴(123)과 접촉하여 전기적으로 연결된다.
상기 금속 배선(125)은 상기 홀들(131)에 채워진 유기막 패턴(140a)들 상에 형성된다.
상기 홀들(131)의 폭은 상기 금속 배선(125)의 폭보다 크다.
상기 금속 배선(125)의 길이 방향에 대하여 수직한 방향으로 절단하여 보여주는 도 8을 보면, 상기 홀들(131)의 폭이 상기 금속 배선(125)의 폭보다 커서 상 기 홀들(131)은 상기 금속 배선(125)의 모서리로부터 측부로 넓게 형성되어 있다.
도 9에 도시한 바와 같이, 상기 유기막 패턴(140a)을 제거한다.
예를 들어, 상기 유기막 패턴(140a)을 제거하기 위한 습식 식각 용액에 상기 실리콘 기판(100)을 담구거나, 상기 습식 식각 용액을 상기 실리콘 기판(100) 상으로 분사하면 상기 유기막 패턴(140a)을 제거할 수 있다.
상기 습식 식각 용액은 상기 금속 배선(125)의 모서리로부터 소정 돌출된 홀들(131)을 통해 상기 유기막 패턴(140a)을 제거할 수 있다.
이로써, 상기 홀들(131)의 상부를 가로지르는 금속 배선(125)이 형성되며, 상기 금속 배선(125)과 상기 실리콘 기판(100) 사이에는 공기층이 배치되게 된다.
상기와 같은 공정들을 통해 실시예에 따른 인덕터를 제조할 수있다.
이후, 도 10에 도시한 바와 같이, 상기 금속 배선(125)이 형성된 상기 제 2 절연막(112) 상에 제 3 절연막(150)을 형성할 수 있다.
이때, 상기 제 3 절연막(150)은 상기 금속 배선(125) 아래에 형성된 상기 홀들(131)의 일부에 매립될 수 있다.
상기 제 3 절연막(150)은 상기 금속 배선(125)의 양측 모서리로부터 드러난 상기 홀들(131)에 매립될 수 있다.
상기 제 1 내지 제 3 절연막들(111, 112, 150)은 산화막일 수 있다.
도 11은 도 10에 도시한 인덕터의 평면도이다.
도 11에 도시한 바와 같이, 상기 제 3 절연막 패턴(150a)이 상기 금속 배선(125)의 모서리로부터 돌출된 홀들(131) 내부에 채워진다.
상기 홀들(131)의 내부의 일부는 상기 제 3 절연막 패턴(150a)으로 채워졌으며, 상기 금속 배선(125) 아래의 홀들(131) 내부의 나머지는 공기층이 형성된다.
상기 공기층은 상기 금속 배선(125), 상기 제 1 내지 제 3 절연막들(111, 112, 150) 및 실리콘 기판(100)으로 사방이 둘러싸여 있다.
도 12는 실시예에 따른 인덕터를 보여주는 평면도이다.
실시예에 따른 인덕터는 반도체 소자 제조시에 구현할 수 있다. 예를 들어, 상기 반도체 소자는 CMOS 소자, NMOS 소자, PMOS 소자 등이 있다.
실리콘 기판(200) 상에 제 1 절연막이 형성된다. 상기 제 1 절연막 상에 인덕터와 연결되는 연결 배선(221)이 형성된다.
상기 연결 배선(221)이 형성된 상기 제 1 절연막 상에 제 2 절연막이 형성된다.
상기 제 2 절연막 상에 금속 배선(225)이 형성된다.
상기 금속 배선(225)은 나선 모양으로 형성될 수 있다. 예를 들어, 상기 금속 배선(225)은 평면상에서 보았을 때, 태엽 형상 또는 코일 형상으로 형성될 수 있다. 구체적으로, 상기 금속 배선(225)은 중간에서 끊어짐 없이 하나로 길게 형성되며, 태엽 형상으로 감긴 형상을 갖는다.
상기 금속 배선(225)과 상기 실리콘 기판(200) 사이의 상기 제 1 절연막 및 상기 제 2 절연막에는 트렌치 패턴(231)이 형성되어 있다.
상기 트렌치 패턴(231)은 방사형으로 형성될 수 있다.
상기 트렌치 패턴(231)은 상기 금속 배선(225)을 가로지르며 형성될 수 있 다.
상기 트렌치 패턴(231)은 직선의 트렌치를 포함할 수도 잇고, 곡선의 트렌치를 포함할 수도 있다.
상기 트렌치 패턴(231) 내에는 공기층이 형성되어 있으며, 상기 트렌치 패턴(231)은 상기 금속 배선(225)과 상기 실리콘 기판(200) 사이의 기생 캐패시턴스를 저감시키는 역할을 한다.
상기 금속 배선(225)의 일단은 연결 배선(221)과 비아 금속 패턴(223)을 통하여 연결되며, 상기 연결 배선(221)은 상기 금속 배선(225)에 전기적인 신호를 인가한다. 상기 금속 배선(225)의 일단은 인덕터의 출력단일 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 인덕터를 보여주는 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 인덕터의 단면도이다.
도 3 내지 도 10은 실시예에 따른 인덕터는 제조하는 공정들을 순서대로 보여주는 단면도들이다.
도 11은 도 10에 도시한 인덕터의 평면도이다.
도 12는 다른 실시예에 따른 인덕터를 보여주는 평면도이다.
<도면의 주요부분에 대한 부호 설명>
100 : 실리콘 기판 111 : 제 1 절연막
112 : 제 2 절연막 121 : 연결 배선
123 : 비아 금속 패턴 125 : 금속 배선
131 : 홀들 140 : 유기막
140a : 유기막 패턴 150 : 제 3 절연막
150a : 제 3 절연막 패턴
Claims (13)
- 실리콘 기판 상에 형성된 제 1 절연막;상기 제 1 절연막 상에 형성된 제 1 배선;상기 제 1 배선을 덮도록 상기 제 1 절연막 상에 형성된 제 2 절연막;상기 제 2 절연막을 관통하며 상기 제 1 배선과 연결된 비아 금속 패턴;상기 제 2 절연막 상에 나선 형상으로 형성되며 상기 비아 금속 패턴과 연결된 제 2 배선; 및상기 제 1 절연막 및 상기 제 2 절연막을 관통하여 형성되며, 상기 제 2 배선의 길이 방향을 따라 상기 제 2 배선 하부에 배치되며 상기 제 2 배선의 모서리 양측부에서 일부가 노출되는 홀들을 포함하는 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 제 2 배선 하부에 배치된 상기 홀들 내부는 공기층이 형성된 것을 특징으로 하는 인덕터.
- 삭제
- 제 1항에 있어서,상기 제 2 배선의 길이 방향으로 상기 홀들의 폭은 1 내지 5㎛인 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 제 2 배선의 길이 방향과 수직한 방향으로 상기 홀들의 폭은 상기 제 2 배선의 폭보다 큰 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 홀들은 상기 제 1 절연막 및 상기 제 2 절연막에 형성된 방사형 트렌치 패턴의 일부인 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 홀들 내부의 일부에 제 3 절연막 패턴이 형성된 것을 특징으로 하는 인 덕터.
- 실리콘 기판 상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 상에 제 1 배선을 형성하는 단계;상기 제 1 배선을 덮도록 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 관통하며 상기 제 1 배선과 접촉하는 비아 금속 패턴을 형성하는 단계;상기 제 1 절연막 및 상기 제 2 절연막을 관통하는 홀들을 형성하는 단계;상기 홀들 내부에 유기막 패턴을 형성하는 단계;상기 제 2 절연막 상에서 상기 유기막 패턴을 가로지르며 상기 비아 금속 패턴과 접촉하는 나선 형상의 제 2 배선을 형성하는 단계; 및상기 유기막 패턴을 제거하여, 상기 제 2 배선과 상기 실리콘 기판 사이에 형성된 홀들 내에 공기층을 형성하며, 상기 제 2 배선의 측부에서 상기 홀의 일부가 노출되는 단계를 포함하는 것을 특징으로 하는 인덕터의 제조 방법.
- 제 8항에 있어서,상기 유기막의 유전율은 상기 제 1 및 제 2 절연막들의 유전율보다 작은 것을 특징으로 하는 인덕터의 제조 방법.
- 제 8항에 있어서,상기 홀들은 상기 제 2 배선의 길이 방향을 따라 상기 제 2 배선 하부에 배치되며 상기 제 2 배선의 모서리 양측부에서 상기 공기층의 일부가 노출되는 것을 특징으로 하는 인덕터의 제조 방법.
- 제 8항에 있어서,상기 유기막 패턴을 제거하는 단계 이후에,상기 제 2 절연막 상에 제 3 절연막을 형성하는 단계를 더 포함하며,상기 제 2 배선의 모서리 양측의 상기 홀들에 상기 제 3 절연막이 채워진 것을 특징으로 하는 인덕터의 제조 방법.
- 제 8항에 있어서,상기 홀들을 형성하는 단계에 있어서,상기 제 1 절연막 및 상기 제 2 절연막에 방사형의 트렌치 패턴을 형성하며, 상기 홀들은 상기 트렌치 패턴의 일부인 것을 특징으로 하는 인덕터의 제조 방법.
- 제 8항에 있어서,상기 제 2 배선의 길이 방향과 수직한 방향으로 상기 홀들의 폭은 상기 제 2 배선의 폭보다 큰 것을 특징으로 하는 인덕터의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086501A KR100947933B1 (ko) | 2007-08-28 | 2007-08-28 | 인덕터 및 그 제조 방법 |
| TW097132805A TW200910575A (en) | 2007-08-28 | 2008-08-27 | Semiconductor device and a method for fabricating the same |
| US12/199,499 US20090057825A1 (en) | 2007-08-28 | 2008-08-27 | Semiconductor Device and a Method for Fabricating the Same |
| CNA2008102148031A CN101378059A (zh) | 2007-08-28 | 2008-08-28 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086501A KR100947933B1 (ko) | 2007-08-28 | 2007-08-28 | 인덕터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090021734A KR20090021734A (ko) | 2009-03-04 |
| KR100947933B1 true KR100947933B1 (ko) | 2010-03-15 |
Family
ID=40406090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070086501A KR100947933B1 (ko) | 2007-08-28 | 2007-08-28 | 인덕터 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090057825A1 (ko) |
| KR (1) | KR100947933B1 (ko) |
| CN (1) | CN101378059A (ko) |
| TW (1) | TW200910575A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102100348B1 (ko) * | 2018-10-30 | 2020-04-13 | 주식회사 코엠고 | 파워 인덕터 및 그 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125061B2 (en) * | 2009-09-03 | 2012-02-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
| KR20170041691A (ko) * | 2014-08-07 | 2017-04-17 | 인텔 코포레이션 | 개선된 q 인자를 갖는 온-다이 인덕터 |
| KR102140358B1 (ko) * | 2016-12-23 | 2020-08-03 | 매그나칩 반도체 유한회사 | 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190333A (ja) * | 1992-01-13 | 1993-07-30 | Sharp Corp | 重層型スパイラルインダクタ |
| US6274920B1 (en) * | 1998-11-24 | 2001-08-14 | Electronics And Telecommunications Research Institute | Integrated inductor device and method for fabricating the same |
| KR100465233B1 (ko) | 2002-03-05 | 2005-01-13 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| KR20060007618A (ko) * | 2004-07-20 | 2006-01-26 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3214441B2 (ja) * | 1998-04-10 | 2001-10-02 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| DE19827855A1 (de) * | 1998-06-23 | 1999-12-30 | Hoechst Schering Agrevo Gmbh | Kombinationen aus Herbiziden und Safenern |
| US7075167B2 (en) * | 2003-08-22 | 2006-07-11 | Agere Systems Inc. | Spiral inductor formed in a semiconductor substrate |
| JP4106048B2 (ja) * | 2004-10-25 | 2008-06-25 | 松下電器産業株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2007
- 2007-08-28 KR KR1020070086501A patent/KR100947933B1/ko not_active IP Right Cessation
-
2008
- 2008-08-27 TW TW097132805A patent/TW200910575A/zh unknown
- 2008-08-27 US US12/199,499 patent/US20090057825A1/en not_active Abandoned
- 2008-08-28 CN CNA2008102148031A patent/CN101378059A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190333A (ja) * | 1992-01-13 | 1993-07-30 | Sharp Corp | 重層型スパイラルインダクタ |
| US6274920B1 (en) * | 1998-11-24 | 2001-08-14 | Electronics And Telecommunications Research Institute | Integrated inductor device and method for fabricating the same |
| KR100465233B1 (ko) | 2002-03-05 | 2005-01-13 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| KR20060007618A (ko) * | 2004-07-20 | 2006-01-26 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102100348B1 (ko) * | 2018-10-30 | 2020-04-13 | 주식회사 코엠고 | 파워 인덕터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200910575A (en) | 2009-03-01 |
| CN101378059A (zh) | 2009-03-04 |
| US20090057825A1 (en) | 2009-03-05 |
| KR20090021734A (ko) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324692B2 (en) | Integrated inductor | |
| Dekker et al. | An ultra low-power RF bipolar technology on glass | |
| US7847666B2 (en) | Differential inductor for use in integrated circuits | |
| US7112502B2 (en) | Method to fabricate passive components using conductive polymer | |
| US8212725B2 (en) | Method for production of chip-integrated antennae with an improved emission efficiency | |
| JP2006173145A (ja) | インダクタ、共振回路、半導体集積回路、発振器、通信装置 | |
| KR100947933B1 (ko) | 인덕터 및 그 제조 방법 | |
| KR20100064266A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8395233B2 (en) | Inductor structures for integrated circuit devices | |
| KR100954919B1 (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
| KR100345516B1 (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| CN115458503A (zh) | 串联电感器 | |
| KR100948297B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20160181242A1 (en) | Passive device and manufacturing method thereof | |
| KR100725714B1 (ko) | 인덕터 및 인덕터 제조방법 | |
| KR101764761B1 (ko) | 수동소자 및 그 제조방법 | |
| KR100905370B1 (ko) | 고주파 반도체 소자의 인덕터 형성방법 | |
| KR100934799B1 (ko) | 반도체 소자의 인덕터 및 그 제조 방법 | |
| KR100288776B1 (ko) | 반도체장치의인덕터및그제조방법 | |
| KR100800934B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100954922B1 (ko) | 인덕터 및 인덕터 제조 방법 | |
| KR100883036B1 (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
| KR20090069499A (ko) | 반도체 소자의 제조방법 | |
| KR101015528B1 (ko) | 반도체 소자의 인덕터 제조방법 | |
| KR101559911B1 (ko) | 금속 배선 형태의 인덕터 하부에 ｍｉｍ 캐패시터를 상기 배선의 폭보다 크지 않게 접목시키는 ｌｃ 회로 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |