CN1270377C - 低阻抗去耦装置 - Google Patents
低阻抗去耦装置 Download PDFInfo
- Publication number
- CN1270377C CN1270377C CNB031103855A CN03110385A CN1270377C CN 1270377 C CN1270377 C CN 1270377C CN B031103855 A CNB031103855 A CN B031103855A CN 03110385 A CN03110385 A CN 03110385A CN 1270377 C CN1270377 C CN 1270377C
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- line
- interconnection line
- semiconductor substrate
- semiconductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000009792 diffusion process Methods 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000009826 distribution Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 30
- 238000005192 partition Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于在数字电路中去耦高频噪声波的去耦装置，其形成为线装置，包括一部分的半导体衬底，在半导体衬底上形成的作为栅极氧化膜的绝缘膜，以及在绝缘膜上形成的作为门电极的互连线。互连线与半导体衬底之间的线电容为100pF或更大，因此，该去耦装置能够有效地去耦开关器件产生的10到100GHz频率范围内的电磁噪声波。
Description
技术领域
本发明涉及一种低阻抗去耦装置，尤其涉及一种实施为线装置并能够在高频LSI(大规模集成电路)中去耦电磁噪声的低阻抗去耦装置。
背景技术
数字电路中，作为开关器件的半导体元件在开关操作中产生电磁波，从而引起电磁干涉。电磁波包括时钟频率的高阶谐波部分，或基波，其在半导体电路中引起高频噪声。当LSI中电磁波沿电源分配线传播时，由于感应耦合，LSI中由开关器件产生的一些高频电磁波成分与LSI中的信号线等，封装或印刷电路板(PCB)产生耦合。高频电磁波与信号线的感应耦合导致电磁波从信号线或设备中散射出来，从而向LSI之外泄漏。
若浪涌阻抗(即LSI中从开关器件看来的电源分配线在高频区域中的阻抗)较高，则LSI中由开关器件产生的高频电磁波与信号线产生干涉，使信号线上的信号电压失真。为抑制这种干涉，在电源分配线中插入电源去耦电路比较有效。
用于半导体电路的传统去耦装置，如专利公开JP-A-10-270643“Semiconductor die having an on-die decoupling capacitance”中的情况，其尺寸小于该半导体电路的工作频率所对应的波长。因此，通常要为电源分配线增加去耦装置，该装置作为低阻抗装置，包含电容器，具有集总参数电容。
需要注意的是，LSI中电源分配线下面的绝缘膜通常是场氧化膜(元件隔离氧化膜)，其厚度在500到1000nm(5000到10000埃)之间。
如图13A所示，当把电容器21作为去耦装置连接到电源分配线20上时，必须考虑连接线22的串联电感。即，连接线22的电感降低了电容器21的去耦性能。
可以考虑把电容器分散为多个小电容的电容器，并把它们分散布置在LSI、封装和PCB中。这有效降低了电容器21的连接线22的电感，抑制了电容器21去耦性能的降低。
但是，即使电容器21被分成很多小电容的电容器，连接线22的电感也不能忽略。例如，若电容器21位于分配线20相邻的地方，其间没有间隙，如图13B所示，分配线20与电容器21所有部分的平均距离是电容器21宽度的一半，因此，由于这半宽度的距离降低了电容器21的去耦性能。
另外，由于在电容器21的电容和电感的串联谐振频率之上时，电容器的电感是主要部分，因此，较高的频率降低了电容器21的阻抗特性。
简而言之，即使电容器被分成很多小电容量的电容并分散布置，由于电容器本身在几百MHz以上的频率范围内都呈现出电感特性，所以，在高频范围内电容器不能作为电容性的去耦装置。
在当今数字电路具有更高的工作频率，如数量级高达GHz的情况下，去耦电路在几百MHz范围以上时要求电容器具有更低的阻抗。
综上所述，通常作为传统去耦装置的电容器在几百MHz以上的频率范围内表现出了电感特性。因此，为使去耦电路在时钟频率为GHz数量级的数字电路中有效执行去耦功能，需要提供一种低阻抗装置或低阻抗结构。
发明内容
考虑到上述内容，本发明的一个目的在于提供一种用于高频范围的低阻抗去耦装置，在该频率范围内，具有电容器作为去耦装置的传统去耦电路很难有效执行去耦功能。
本发明的另一个目的在于提供一种半导体电路，该电路包含一种能有效地从电源分配线中去耦电磁噪声波的低阻抗去耦装置。
本发明提供了一种半导体电路中形成的去耦装置，其包括：半导体衬底；在半导体衬底上形成的绝缘膜；以及在绝缘膜上形成的互连接线，其中：互连接线和半导体衬底之间的线路电容被设为100pF或更大，使得去耦装置能有效地去耦，或能阻断半导体电路中产生的电磁噪声波，该电磁噪声波的频率介于10GHz到100GHz之间；并且绝缘膜为条状，半导体衬底包含从上方看其中夹着条状绝缘膜的一对扩散区。
本发明也提供了一种在半导体电路中形成的去耦装置，其包括：在半导体衬底上形成的第一绝缘膜；在绝缘膜上形成的导电层；在导电层上形成的第二绝缘膜；以及在第二绝缘膜上形成的互连接线，其中：导电层和第二绝缘膜之间的界面与第二绝缘膜和互连接线之间的界面中的至少一个界面具有凹和凸的表面；且互连接线与导电层之间的线路电容被设为100pF或更大，使得互连接线能有效地去耦半导体电路中产生的电磁噪声波，该电磁噪声波的频率介于10GHz到100GHz之间；并且绝缘膜为条状，半导体衬底包含从上方看其中夹着条状绝缘膜的一对扩散区。
本发明也提供了一种半导体电路，其包括：半导体衬底；半导体衬底上的高频源；半导体衬底上的用于为高频源提供电能的电源分配线；以及含有部分半导体衬底、在该部分上形成的绝缘膜和在绝缘膜上形成的互连接线的线装置，互连接线与电源分配线串联，并作为其一部分，其中互连接线与半导体衬底之间的线路电容被设为100pF或更大，使得互连接线能有效地去耦高频源产生的电磁波，该电磁噪声波的频率介于10GHz到100GHz之间；并且绝缘膜为条状，半导体衬底包含从上方看其中夹着条状绝缘膜的一对扩散区。
本发明也提供了一种半导体电路，其包括：半导体衬底；半导体衬底上的高频源；半导体衬底上的用于为高频源提供电能的电源分配线；以及含有半导体衬底上的导电层、在导电层上形成的绝缘膜和在绝缘膜上形成的互连接线的线路设备，互连接线与电源分配线串联，并作为其一部分，其中互连接线与导电层之间的线路电容被设为100pF或更大，使得互连接线能有效地去耦高频源产生的电磁波，该电磁噪声波的频率介于10GHz到100GHz之间；并且绝缘膜为条状，半导体衬底包含从上方看其中夹着条状绝缘膜的一对扩散区。
根据本发明的去耦装置和半导体电路，与在高频范围内实施为电容器的去耦装置相比，实施为线装置的去耦装置具有较低的阻抗，并因此具有较高的去耦性能。
由以下的详细说明，结合附图，可以更清楚地理解本发明的上述及另外的目的、特征、方面及优点。
附图说明
图1A和1B分别是根据本发明的第一实施例的半导体电路中的去耦装置(线装置)的剖视图和透视图；
图2是制造第一实施例的线装置的工艺流程图；
图3A，3B和3C分别是根据本发明的第二实施例的半导体电路中的线装置的剖视图、俯视图和透视图，其中图3A是沿图3B中的A-A线的剖视图；
图4是制造第二实施例的线装置的工艺流程图；
图5A，5B和5C分别是根据本发明的第二实施例的半导体电路中的另外一种线装置实例的剖视图、俯视图和透视图，其中图5A是沿图5B中的B-B线的剖视图；
图6A，6B和6C分别是根据本发明的第三实施例的半导体电路中的一种线装置的剖视图、俯视图和透视图，其中图6A是沿图6B中的C-C线的剖视图；
图7是制造第三实施例的线装置的工艺流程图；
图8A和8B是根据本发明的第四实施例的半导体电路的一种线装置实例的剖视图；
图9是制造图8A中线装置的工艺流程图；
图10是制造图8B中线装置的另一种工艺流程图；
图11是含有本发明的线装置实例的电源分布电路的电路图；
图12是图11的简化电路图；
图13A、13B和13C是传统去耦装置的透视图；
图14显示了传输因素与噪声频率之间的关系；
图15是传统的互连接线的剖视图；
图16显示了调制传输功能与噪声频率之间的关系。
具体实施方式
在描述本发明的实施例之前，将详细描述本发明的去耦装置，或者本发明的线装置的原理，以更好地理解本发明。
如图11所示，显示了根据本发明第一实施例的包括线装置的半导体电路部分的电路图。电源电路包括：DC电源18，本实施例的线装置17，以及用作高频噪声源的开关器件19，它们通过具有电感成分(L)的电源分配线(分配线，或电源线)而连接。
产生沿着电源线流动的高频电流的开关器件19由DC电源18提供的直流电操作，以执行开关操作。例如，通过MOSFET来实现开关器件19。
线装置17作为去耦装置，位于开关器件19接近的位置。
假设线装置17的特征阻抗Zc包括：与DC电源18串联的串联阻抗Zz和与DC电源18并联的并联阻抗Zy。同时假设在理想去耦性能的频率范围内，开关器件19内的浪涌阻抗Zs未知，而电源线的特征阻抗Z0为几十欧姆。
在上述的半导体电路的配置中，只要线装置17的特征阻抗Zc足够小，由开关器件19产生的高频电源电流16由线装置17旁路通过，基本上不经过DC电源18。换句话说，通过对线装置17的特征阻抗Zc设置一个较小值，就可在半导体电路获得改进的去耦性能。
如图12所示，通过由容差Yc来代替线装置17的组成元件，并忽略特征阻抗Zz，从而得到图11的简化电路图。在该配置中，散射矩阵[S]的反射系数Γ与传输系数T 可以分别由元素S11和S21表示。
其中，Yc′＝Yc/Y0，Y0＝1/Z0，以及Yc＝1/Zc。
这里假设电源线的特征阻抗Z0比线装置17的特征阻抗Zc大到相当程度，那就是说，满足Zc/Z00。在该情况下，反射系数Γ为“-1”，而传输系数T为“0”。因此，因电源去耦功能，高频电流16不传到DC电源18，从而可以抑制电磁发射。
换句话说，如果在由上述公式(3)表示传输系数T的情况下，从开关器件19传输到DC电源18的高频电流的传输系数T基本上为零，则线装置17显示出极好的去耦装置性能。
另外，通过把从开关器件19所见的线装置17的浪涌阻抗值减少到一个极小值，可以消除由开关器件19所产生的信号波失真。
如前所述，如果普通电容器用作去耦装置，则由于在去耦电容器和互连线之间所提供的连接线的电感的影响，去耦性能会降低。另外，在高频范围内，电容器的频率特性本身也会降低其去耦性能。
鉴于上述，本发明使用了如图13C所示的线装置作为去耦装置，该线装置被配置为互连线23。如图11或图12所示，实现线装置17的互连线23具有改善的去耦性能。更具体地说，互连线23的配置使在电容器与分配线之间的线长度基本上为零，从而消除了由连接线的电感所产生的影响。此外，因为互连线的阻抗通过
计算得到，该阻抗具有由互连线的电容性元件和电感性元件所限定的固定值，并不取决于频率。因此，本发明的线装置的去耦性能在高频率范围内大体上不会降低。
如图14所示，显示了矩阵S的元素S21(参考公式(3))的频率特性，其表示图13B和图13C所示的各个去耦装置的传输系数T。换句话说，图14显示了图13B和图13C所示的去耦装置的传输系数与频率之间的关系。虚线显示了图13B的去耦装置的传输系数T，而实线显示了图13C的去耦装置的传输系数。应该注意，以分贝为单位的纵座标表示传输系数，以GHz为单位的横座标表示噪声波频率。
在如图13B所示的去耦装置中，例如，假设分配线20长2mm，宽50μm，而分配线20下面的氧化硅(SiO2)薄膜的厚度为500nm(5000埃)，其线电容为2pF。去耦电容器21本身的电容是8pF，而去耦装置的总电容是10pF。另一方面，在如图13C所示的去耦装置中，互连线23的线长为2mm，线宽为50μm，互连线23下面的氧化硅的厚度为100nm(1000埃)，其线电容或总电容为10pF。
通过在图14中比较图13C的去耦装置的传输系数与图13B的去耦装置的传输系数，能理解因图13C的去耦装置的传输系数较低，即更高的截止率，其去耦性能较好。尤其是，图14中高频范围内的去耦性能的差异尤为突出，从而本发明的去耦装置在高频范围内显示出极好的去耦性能。
在本发明中，通过包括分配线或互连线的线装置来实现去耦装置，其具有所需的用于实现分配线去耦性能的电感值(L)、电容值(C)和电阻值(R)。
在高频范围内，互连线(或分配线)本身所实现的去耦性能优于由具有降低去耦性能的电容器的现有去耦装置所提供的去耦性能。本发明所实现的去耦性能可以使高频电源引起的DC电源电压波动峰值下降到特定的百分比或更低，例如，5％或更低，优选的为3％或更低，更为优选的为1％或更低。
应该注意在逻辑电路的开关工作期间，尽管通过选择包括L、C和R的参数可以达到所需的去耦性能，但优选的是选择C值，其原因在于L或R值提高，则所需的电源电压也提高。
为了通过选择包含分配线的线装置的电容值来达到所需的去耦性能，分配线应该具有比现有分配线高的电容，以在10GHz到100GHz高频范围内获得卓越的去耦性能。
在本发明的线装置中，通过以下方式获得较高的电容：
(1)减少线装置内，即互连线下面的绝缘膜的厚度；
(2)使用具有很小厚度的绝缘膜，例如半导体器件中使用的栅极氧化膜，以减小线装置中绝缘膜的厚度；
(3)在使用栅极氧化膜的情况下，通过增大栅极层的厚度或形成用于栅极层的旁通线来调节互连线的电阻，并增大线电容；
(4)联系所选择的绝缘膜厚度，用高介电材料形成绝缘膜；以及
(5)在互连线上形成凹凸面或形成凹凸的互连线，以增大线电容，而不增加互连线所占用的面积，和/或使用极薄的绝缘膜。
应该注意，第(4)和(5)项可以与其它项同时使用。只要占用面积的增大不妨碍高密度半导体电路的集成，就可以增加互连线的占用面积。然而，可以采用以上的任何一项，以增大电容，而不增大半导体衬底上的线装置所占用的面积。
图15显示了现有的互连结构，其中，在重度掺杂的硅衬底26上所形成的氧化硅薄膜25上形成了铝(Al)互连线24。假设互连线24长为2mm，线宽为50μm，氧化膜25厚度为500nm，则其电感L、电阻R以及电容C分别L＝1.4nH，R＝1.2Ω，C＝2pF。
如图16所示，纵座标表示互连线的调制传输功能(MTF：dB)，横座标表示频率(Hz)，L、R固定，C作为参数。这里，当把互连线分成十份，互连线近似于阶梯线。如图16所示，随着线电容的增大，高频范围内的电磁波的传输程度减小，从而显示出改善的去耦性能。
现今的高速半导体电路内的去耦装置的所需性能是，在10到100GHz频率范围内，MTF为-26dB或更低，优选的为-30dB或更低，更为优选的是-40dB或更低。换句话说，图16显示了通过使线装置的电容达到100pF或更大，从而获得的更可取的去耦性能。
如上所述，根据所需去耦性能而设置线装置17的电容，优选的是在单一半导体衬底上形成线装置17、开关器件19，以及电源分配线，以获得芯片级半导体电路。此外，最好通过使用普通的半导体工艺来制备这些装置。这样能保证线装置17的电容设置到上述用于去耦由开关器件19在分配线上产生的高频率噪声的值。
此外，把线装置17和开关器件19排列得尽可能的近，以减小高频范围内电磁波的漏出量。此外，线装置17和开关器件19尽可能近能减少由线装置17和开关器件19在半导体衬底上占用的面积，从而获得较高密度的集成。
参考附图，下文将描述用于获得较高的线装置17电容的技术，其中，相同数字指代相同构成部件。
第一实施例
图1A和图1B显示了根据本发明第一实施例的线装置的结构。在p型或n型半导体衬底43上形成线装置的互连线41，其间具有绝缘膜42。互连线41构成了向开关器件提供电源的电源分配线(以下简称为分配线)的一部分。
半导体衬底43可以用已知的任何一种半导体材料来制备，但考虑到制造工艺，最好用硅来制备。绝缘膜42的材料实例包括SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2和LaAIO3，但是并不局限于上述材料。这些材料的每一种可以单独使用或与其它列举的绝缘体一起使用。这些氧化膜与硅半导体工艺非常相容，因此，其适合用作绝缘膜42的材料。用于互连线41的材料实例包括诸如多晶硅、铝(Al)、Al合金以及铜等金属，但是这里并不局限于这些。
在绝缘层42由SiO2制备，互连线41的长度为2mm，宽为50μm的情况下，通过选择绝缘膜42的厚度为10nm或更小来获得线电容，即互连线41和半导体衬底43之间的电容，其应该为100pF或更大，以获得在10到100GHz频率范围内的极好的去耦性能。
如果绝缘膜42由具有相对介电常数“8”，即SiO2相对介电常数的两倍，的SiO、SiN、TaO2、TiO2、Al2O3或MgO来制备，则可以选择厚度20nm或更低的薄膜来获得线电容100pF。同样，如果绝缘膜42由具有相对介电常数为“16”，即SiO2相对介电常数四倍的SrTiO3或ZrO2来制备，则选择厚度为40nm或更低的绝缘膜42来获得100pF的电容。同样，如果绝缘膜42由具有相对介电常数为“24”，即SiO2的相对介电常数的六倍的LaAlO3等来制备，则选择厚度为60nm或更低的绝缘膜42来获得100pF的电容。
如图2所示，用于制造图1所示线结构的方法包括通过CVD工艺在半导体衬底43上形成绝缘膜42(步骤S101)，其中，绝缘膜42的厚度选择为一定值，以获得100pF的互连线41的线电容。
随后，通过蒸发技术在覆盖半导体衬底41的绝缘膜42上沉积诸如Al的金属(步骤S102)，随后通过使用光刻技术来形成图案，以制备互连线41，使用湿法蚀刻技术来除去所得晶片的未被掩蔽的部分，并冲洗晶片上的光阻剂(步骤S103)，从而，获得图1的结构。
这样制备的线装置在产生10到100GHz范围内的高频噪声的数字电路中具有极好的去耦性能。
第二实施例
接下来，参考图3A到图3C描述第二实施例，此处，在互连线下面的线装置中使用诸如一般半导体电路所使用的栅极氧化膜的绝缘膜。
这些图中显示的线装置的结构与MOSFET相似，包含容纳扩散区45和46的一部分半导体(硅)衬底43，在半导体衬底43上形成的从上方看介于扩散区45和46之间的氧化膜47，以及在氧化膜47上形成的互连线48。互连线48成为提供电源电压的分配线的一部分。
扩散区45和46容纳在由场氧化膜44所围绕的区域中，场氧化膜44将此区域与其他区域隔离开。扩散区45和46保持为地电势。扩散区45和46可以与半导体衬底43的导电类型相同或相反。例如，若半导体衬底是n型，则扩散区可以是n+型或p+型。P型衬底的情况相似。
假设半导体衬底43为p型，扩散区45和46为n+型。该结构与MOSFET相似。换句话说，利用MOSFET结构来实现该线结构，其中扩散区45和46分别对应于源极和漏极，绝缘膜47对应于栅极氧化膜，互连线48对应于栅极。
用于绝缘膜47的材料的实例包括SiO2，SiO，SiN，TaO2，TiO2，Al2O3，MgO，SrTiO3，ZrO2和LaAlO3，每种可单独使用或与一种或多种其他材料组合使用。这些材料与硅半导体工艺具有优良的相容性。用于互连线48的材料的实例包括多晶硅，Al，Al合金和Cu。通过对半导体衬底深度掺杂，诸如砷、磷和硼等掺杂物，而获得扩散区45和46。用于半导体衬底43的材料与第一实施例中使用的材料相似。
本实施例中，为达到100pF的线电容(在该电容下，在10和100GHz之间的频率范围内可以获得良好的去耦性能)，例如，互连线48的长度为2mm，宽度为50μm，绝缘膜47为SiO2时其厚度为10nm或更薄。场氧化膜的厚度一般为500到1000nm，无法达到100pF或更高的线电容。
厚度很薄的绝缘膜47可使用栅极氧化膜结构而获得，可使用形成MOSFET的相同步骤而形成本实施例的线结构。这简化了半导体电路的生产工艺。
如图4所示，生产具有本实施例的线装置的半导体电路的工艺包括步骤S201，对p型硅(例如)的半导体衬底43的表面区域进行氧化，从而形成场氧化膜44，以隔离半导体衬底43上的MOS区域。然后，在硅表面上形成作为栅极氧化膜的绝缘膜(步骤S202)，随后使用低压CVD技术形成导电膜，例如，多晶硅膜(步骤S203)。此后，在多晶硅膜上形成光阻掩膜，并将其用作蚀刻掩膜，对多晶硅膜和绝缘膜进行构图，获得互连线48和绝缘膜47(步骤S204)。然后进行离子注入，向临近互连线48的由场氧化膜44所包围的区域注入掺杂物质，从而在p型衬底43上形成具有n+型导电性的扩散区(步骤S205)。因此，获得了包括一部分衬底43，绝缘膜47和互连线48的线装置。
当向互连线48施加电压时，衬底电势事实上受互连线48的影响而波动。但是，在上述实施例中，由于互连线48两侧附近的扩散区45和46，减轻了半导体衬底43的电势波动，并维持为地电势。
作为特例，其中在本实施例中使用了硅衬底43，场氧化膜44和SiO2绝缘膜47，可通过以下方式获得100pF的线电容：选择互连线48的长度、宽度和厚度分别为2mm、50μm和100nm，绝缘膜47的厚度为10nm或更薄。
图5A，5B和5C显示了第二实施例的一个改进。除该改进中通过接触栓31把扩散区45和46连接到地线30之外，其中接触栓31穿透覆盖线装置的保护膜40，第二实施例的这个改进与图3A，3B和3C显示的实施例相似。为更好理解，图5A显示了保护膜40，为简便起见在图5B和5C中省略了保护膜。
从上方看，接触栓31为具有一定宽度的条状，沿绝缘膜47的延伸方向伸展，并与其间隔开，但与互连线48密切接近。即，接触栓31在互连线48是直线的情况下实质上是导电带，可由Al，Al合金或铜制成。
虽然互连线48的厚度与其宽度相比很小，但互连线48的电容可通过与互连线48相对的接触栓31而增大几个百分点。这种配置提高了线装置的去耦性能，在数字电路中有效阻隔了10到100GHz的高频噪声的传输。
第三实施例
如图6A，6B和6C所示，显示了本发明的第三实施例的线装置，除通过形成旁路线或关联互连线，从而具有栅极线结构的互连线48的电阻被降低之外，其与第二实施例相似。
具体而言，互连线48与互连线48上的介电膜10上形成的金属互连线11相连。关联互连线11的宽度与互连线48的宽度相同，并平行延伸。关联互连线11通过穿透介电膜10并沿互连线48排列的接触栓49而与互连线48连通。该实施例中，互连线48、接触栓49和关联互连线11组成了分配线的一部分，其为开关器件或噪声源提供电能。因此，一部分半导体衬底43，绝缘膜47，互连线48，介电膜10和关联互连线11合起来组成了线装置。
元件的材料可以从前述实施例中选择。
本实施例中，掺杂的多晶硅栅极线的导电性通常不足，因此，作为分配线的性能不足。关联互连线可由Al，Al合金或Cu制成。
如图7所示，生产如图5A，5B和5C所示的线装置的工艺包含步骤S301到S305，这些步骤分别与图4所示的步骤S201到S205相似，此外还包括其他步骤S306到S308。特别地，在步骤S305形成互连线48之后，形成介电膜10(步骤S306)，随后对其进行构图，以在其上形成通孔(步骤S307)。此后，在介电膜10和其中的通孔中沉积Al，然后使用选择性蚀刻技术对其进行构图，以形成关联互连线11和接触栓49(步骤S308)。
作为特例，其中半导体衬底43，场氧化膜44，介电膜10，互连线48和关联互连线11的材料分别是硅，SiO2，SiO2，多晶硅和Al，互连线48和半导体衬底43之间的100pF的线电容可通过选择下述参数来获得：互连线48的长度，宽度和厚度分别为2mm，50μm和300nm，介电膜10的厚度为200nm，关联互连线11的厚度为1000nm，以及绝缘膜47的厚度为10nm或更薄。
本实施例中，介电膜10可被省略，以获得分层的互连线。这种情况下，优选的在互连线48和关联互连线11之间插入一个势垒金属膜。与前述实施例相似，本实施例也提高了去耦性能。
第四实施例
如图8A和8B所示，显示了本发明的第四实施例的实例，其中，线装置的互连线上具有凹凸表面。
如图7所示的线装置包括一部分半导体衬底43，绝缘膜12，导电膜13，绝缘膜14和互连线15，它们在一部分半导体衬底43上连续形成。互连线15构成了向开关器件提供电能的分配线的一部分。本实施例中，线结构包括互连线15，绝缘膜14，以及作为地线层的导电层13。
形成上述元件的材料与前述实施例中所叙述的类似。但是，导电层13最好由多晶硅(例如)制成，原因在于可方便地在多晶硅上形成凹凸面。在对应于导电层13上形成的凹凸面的地方，绝缘膜14和互连线15也有凹凸面。凹凸面增加了互连线15和地层(导电层)13相对的面积，因此提高了线电容。
如图9所示，显示了生产图8A所示结构的工艺。通过使用CVD技术(例如)，在半导体衬底43上形成绝缘膜12(步骤S401)。然后在绝缘膜12上沉积多晶硅，形成导电层13，随后通过向多晶硅的表面喷射蚀刻剂，在导电层13的表面形成凹凸面(步骤S403)。另一种方案是，通过在容器中向多晶硅层13引入SiH4气体而在多晶硅层13上形成凹凸面。
然后在导电层13的凹凸面上沉积绝缘膜14(步骤S404)。控制绝缘膜14的厚度，使得互连线15和导电层13之间的线电容为100pF。然后在绝缘膜14上沉积金属，如Al，以形成金属膜，随后形成光阻掩膜，通过把光阻掩膜用作蚀刻掩膜，通过湿法蚀刻对金属膜进行构图，制成互连线15。
图8B中，在本实施例的另一种结构的导电层13上已经形成了凹凸面。图10显示了生产图8B所示结构的工艺，包括步骤S501到S506，这些步骤中除S503外与图9中显示的步骤S401到S406相似。步骤S503是使用光阻掩膜作为蚀刻掩膜而选择性蚀刻多晶硅层13。
作为特例，其中半导体衬底43，绝缘膜12，绝缘膜14，导电层13和互连线15的材料分别是硅，SiO2，SiO2，多晶硅和Al，互连线15和导电层13之间的100pF或更大的线电容可通过选择下述参数来获得：互连线15的长度，宽度和厚度分别为2mm，50μm和1000nm，导电层13的厚度为500nm，绝缘膜的厚度为10nm或更薄，以及在多晶硅层13上形成10个凹坑，每个凹坑的宽度为2.5μm，深度为250nm。
本实施例的线装置在数字电路中去耦频率范围在(例如)10GHz到100GHz之间的高频噪声时具有优良的去耦性能。
上述实施例仅仅是作为示例，本发明并不局限于上述实施例，本领域的技术人员可以容易地对其进行多种修改和变化，而不脱离本发明的范围。例如，频率范围10GHz到100GHz仅仅是示例，本发明的线装置可通过为元件选择不同的参数值而用于其他频率范围。另外，虽然上述实施例中使用了硅工艺，本发明中也可以使用其他工艺，如GaAs工艺。
Claims (31)
1.一种在半导体电路中形成的去耦装置，包括：
半导体衬底(43)；
在所述半导体衬底(43)上形成的绝缘膜(42，47)；以及
在所述绝缘膜(42，47)上形成的互连线(41，48)，其特征在于，
所述互连线(41，48)与所述半导体衬底(43)之间的线电容被设为100pF或更大，使得所述去耦装置能够有效地去耦所述半导体电路中产生的电磁噪声波，其中所述电磁噪声波的频率介于10GHz到100GHz之间；
所述绝缘膜(47)为条状，所述半导体衬底(43)包含从上方看其中夹着所述条状绝缘膜(47)的一对扩散区(45，46)。
2.根据权利要求1所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数对所述电磁噪声波进行去耦。
3.根据权利要求1所述的去耦装置，其中，每个所述的扩散区通过导电元件接地。
4.根据权利要求3所述的去耦装置，其中，所述导电元件为条状，沿所述互连线贴着其延伸。
5.根据权利要求1所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数去耦所述电磁噪声波。
6.根据权利要求3所述的去耦装置，其中，所述线电容为100pF或更大，且所述噪声波的频率介于10GHz与100GHz之间。
7.根据权利要求1所述的去耦装置，还包括另一条互连线，其与所述互连线相连并平行于所述互连线延伸。
8.根据权利要求7所述的去耦装置，其中，另一个绝缘膜介于所述互连线和所述另一条互连线之间，所述另一个绝缘膜在那里接收一个接触栓，所述接触栓把所述互连线和所述另一条互连线连接起来。
9.根据权利要求7所述的去耦装置，其中，所述互连线和所述另一条互连线形成分层的互连线。
10.根据权利要求1所述的去耦装置，其中，所述扩散区(45，46)被场氧化膜(44)包围，所述绝缘膜(47)的厚度小于所述场氧化膜(44)的厚度。
11.一种在半导体电路中形成的去耦装置，包含：
在半导体衬底(43)上形成的第一绝缘膜(12)；
在所述第一绝缘膜(12)上形成的导电层(13)；
在所述导电层(13)上形成的第二绝缘膜(14)；以及
在所述第二绝缘膜(14)上形成的互连线(15)，其中：
所述导电层(13)和所述第二绝缘膜(14)之间的界面和所述第二绝缘膜(14)和所述互连线(15)的界面中的至少一个界面具有凹凸表面；
所述互连线(15)和所述导电层(13)之间的线电容被设为100pF或更大，使得所述去耦装置能够有效地去耦所述半导体电路中产生的电磁噪声波，其中所述电磁噪声波的频率介于10GHz到100GHz之间；并且
所述绝缘膜(47)为条状，所述半导体衬底(43)包含从上方看其中夹着所述条状绝缘膜(47)的一对扩散区(45，46)。
12.根据权利要求11所述的去耦装置，其中，所述扩散区(45，46)被场氧化膜(44)包围，所述绝缘膜(47)的厚度小于所述场氧化膜(44)的厚度。
13.根据权利要求11所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数去耦电磁噪声波。
14.一种半导体电路，包括：
半导体衬底(43)；
所述半导体衬底(43)上的高频源(19)；
所述半导体衬底(43)上的用于向所述高频源(19)提供电能的电源分配线；以及
线装置，其包含一部分的所述半导体衬底(43)，所述部分上的绝缘膜(42，47)，以及所述绝缘膜(42，47)上的互连线(41，48)，所述互连线(41，48)与所述电源分配线串联，从而构成其一部分，其中：
所述互连线(41，48)和所述半导体衬底(43)之间的线电容被设为100pF或更大，使得所述线装置能够有效地去耦所述高频源(19)产生的电磁波，其中所述电磁噪声波的频率介于10GHz到100GHz之间；并且
所述绝缘膜(47)为条状，所述半导体衬底(43)包含从上方看其中夹着所述条状绝缘膜(47)的一对扩散区(45，46)。
15.根据权利要求14所述的半导体电路，其中，所述绝缘膜为条状，所述半导体衬底包含从上方看其中夹着所述条状绝缘膜的一对扩散区。
16.根据权利要求15所述的半导体电路，其中，每个所述的扩散区通过导电元件接地。
17.根据权利要求15所述的半导体电路，其中，所述导电元件为条状，沿所述互连线贴着其延伸。
18.根据权利要求14所述的半导体电路，其中，所述互连线以-40dB或更低的传输系数去耦所述电磁噪声波。
19.根据权利要求15所述的半导体电路，还包括另一条互连线，其与所述互连线相连，并平行于所述互连线延伸。
20.根据权利要求19所述的半导体电路，其中，有另一个绝缘膜介于所述互连线和所述另一条互连线之间，所述另一个绝缘膜在那里接收一个接触栓，所述接触栓把所述互连线和所述另一条互连线连接起来。
21.根据权利要求19所述的半导体电路，其中，所述互连线和所述另一条互连线形成分层的互连线。
22.根据权利要求15所述的半导体电路，其中，所述扩散区被场氧化膜包围，所述绝缘膜的厚度小于所述场氧化膜的厚度。
23.根据权利要求15所述的半导体电路，其中，在形成所述高频源的过程中形成所述绝缘膜和所述互连线。
24.根据权利要求14所述的半导体电路，其中，所述高频源、电源分配线和线装置都通过普通半导体工艺形成。
25.根据权利要求14所述的半导体电路，其中，所述扩散区(45，46)被场氧化膜(44)包围，所述绝缘膜(47)的厚度小于所述场氧化膜(44)的厚度。
26.一种半导体电路，包括：
半导体衬底(43)；
所述半导体衬底(43)上的高频源(19)；
所述半导体衬底(43)上的用于向所述高频源(19)提供电能的电源分配线；以及
线装置，其包含所述半导体衬底(43)上的导电层(13)，所述导电层(13)上形成的绝缘膜(14)，以及所述绝缘膜(14)上形成的互连线(15)，所述互连线与所述电源分配线串联，并构成其一部分，其中：
所述互连线(15)和所述导电层(13)之间的线电容被设为100pF或更大，使得所述线装置能够有效地去耦所述高频源(19)产生的电磁波，其中所述电磁噪声波的频率介于10GHz到100GHz之间；并且
所述绝缘膜(47)为条状，所述半导体衬底(43)包含从上方看其中夹着所述条状绝缘膜(47)的一对扩散区(45，46)。
27.根据权利要求26所述的半导体电路，其中，所述导电层和所述绝缘膜之间的界面和所述绝缘膜和所述互连线的界面中的至少一个界面具有凹凸表面。
28.根据权利要求26所述的半导体电路，其中，所述线装置在-40dB或更低的传输系数下去耦所述的电磁噪声波。
29.根据权利要求26所述的半导体电路，其中，在形成所述高频源的过程中形成所述绝缘膜和所述互连线。
30.根据权利要求26所述的半导体电路，其中，所述高频源、电源分配线和线装置都通过普通半导体工艺形成。
31.根据权利要求26所述的半导体电路，其中，所述扩散区(45，46)被场氧化膜(44)包围，所述绝缘膜(47)的厚度小于所述场氧化膜(44)的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105186 | 2002-04-08 | ||
| JP105186/2002 | 2002-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1450637A CN1450637A (zh) | 2003-10-22 |
| CN1270377C true CN1270377C (zh) | 2006-08-16 |
Family
ID=28672352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031103855A Expired - Fee Related CN1270377C (zh) | 2002-04-08 | 2003-04-08 | 低阻抗去耦装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6903438B2 (zh) |
| EP (1) | EP1359667A3 (zh) |
| JP (1) | JP3906809B2 (zh) |
| KR (1) | KR100565142B1 (zh) |
| CN (1) | CN1270377C (zh) |
| TW (1) | TW200306662A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172947B2 (en) * | 2004-08-31 | 2007-02-06 | Micron Technology, Inc | High dielectric constant transition metal oxide materials |
| JP5016210B2 (ja) * | 2005-09-16 | 2012-09-05 | シャープ株式会社 | 圧電薄膜積層トランス及びその製造方法 |
| KR101163220B1 (ko) | 2010-08-27 | 2012-07-06 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701997A (nl) * | 1987-08-26 | 1989-03-16 | Philips Nv | Geintegreerde halfgeleiderschakeling met ontkoppelde dc bedrading. |
| JPH0548020A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5396198A (en) * | 1992-09-09 | 1995-03-07 | Hitachi, Ltd. | Electronic circuit device having a series connection of resistor and capacitance as a noise reducing circuit connected to a power source wiring |
| JP2919241B2 (ja) * | 1993-09-13 | 1999-07-12 | 日本電気株式会社 | 電源配線 |
| JPH07130951A (ja) * | 1993-10-29 | 1995-05-19 | Toshiba Corp | 半導体集積回路装置 |
| US5959320A (en) | 1997-03-18 | 1999-09-28 | Lsi Logic Corporation | Semiconductor die having on-die de-coupling capacitance |
| JP3843708B2 (ja) * | 2000-07-14 | 2006-11-08 | 日本電気株式会社 | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
| US6624501B2 (en) * | 2001-01-26 | 2003-09-23 | Fujitsu Limited | Capacitor and semiconductor device |
-
2003
- 2003-01-29 JP JP2003021220A patent/JP3906809B2/ja not_active Expired - Fee Related
- 2003-04-08 US US10/408,222 patent/US6903438B2/en not_active Expired - Fee Related
- 2003-04-08 EP EP03007930A patent/EP1359667A3/en not_active Withdrawn
- 2003-04-08 KR KR1020030022068A patent/KR100565142B1/ko not_active IP Right Cessation
- 2003-04-08 TW TW092108065A patent/TW200306662A/zh unknown
- 2003-04-08 CN CNB031103855A patent/CN1270377C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6903438B2 (en) | 2005-06-07 |
| CN1450637A (zh) | 2003-10-22 |
| TW200306662A (en) | 2003-11-16 |
| JP3906809B2 (ja) | 2007-04-18 |
| US20030189247A1 (en) | 2003-10-09 |
| JP2004006646A (ja) | 2004-01-08 |
| EP1359667A3 (en) | 2004-12-01 |
| KR100565142B1 (ko) | 2006-03-30 |
| EP1359667A2 (en) | 2003-11-05 |
| KR20030081081A (ko) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406604B2 (en) | Vertically oriented semiconductor device and shielding structure thereof | |
| US8659126B2 (en) | Integrated circuit ground shielding structure | |
| CN1199264C (zh) | 内插器及其制造方法 | |
| US6903918B1 (en) | Shielded planar capacitor | |
| CN1253965C (zh) | 传输线型组件 | |
| CN2781572Y (zh) | 集成电路组件与三维集成电路组件 | |
| CN1172372C (zh) | 用于集成电路的电感器 | |
| CN1666342A (zh) | 半导体装置 | |
| CN1536662A (zh) | 集成电路 | |
| CN1601735A (zh) | 半导体器件及其制造方法 | |
| CN1930685A (zh) | 半导体器件的制作方法及其制作的半导体器件 | |
| CN1661800A (zh) | 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法 | |
| JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
| CN1507055A (zh) | 集成电路电容器 | |
| CN1135425C (zh) | 显示装置的制造方法 | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| CN1424758A (zh) | 半导体装置及其制造方法 | |
| US9842774B1 (en) | Through substrate via structure for noise reduction | |
| CN1270377C (zh) | 低阻抗去耦装置 | |
| CN1372378A (zh) | 滤波器 | |
| CN100338817C (zh) | 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件 | |
| CN1992108A (zh) | 薄膜器件及其制造方法 | |
| CN102709270A (zh) | Mim电容器及其形成方法 | |
| WO2002063934A1 (en) | Interconnect | |
| KR102456608B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG) Free format text: FORMER OWNER: NEC CORP. Effective date: 20141204 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141204 Address after: Hongkong, China Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG) Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060816 Termination date: 20180408 |