KR101163220B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR101163220B1
KR101163220B1 KR1020100083614A KR20100083614A KR101163220B1 KR 101163220 B1 KR101163220 B1 KR 101163220B1 KR 1020100083614 A KR1020100083614 A KR 1020100083614A KR 20100083614 A KR20100083614 A KR 20100083614A KR 101163220 B1 KR101163220 B1 KR 101163220B1
Authority
KR
South Korea
Prior art keywords
power line
voltage
power
ground voltage
pull
Prior art date
Application number
KR1020100083614A
Other languages
English (en)
Other versions
KR20120020242A (ko
Inventor
김현석
이준호
정부호
조선기
김양희
김영원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100083614A priority Critical patent/KR101163220B1/ko
Priority to US13/097,326 priority patent/US8421528B2/en
Publication of KR20120020242A publication Critical patent/KR20120020242A/ko
Application granted granted Critical
Publication of KR101163220B1 publication Critical patent/KR101163220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 집적회로는 제1 접지전압이 인가되는 제1 전원라인과, 제2 접지전압이 인가되는 제2 전원라인과, 제1 전원전압이 인가되는 제3 전원라인과, 상기 제1 전원라인에 소스가 연결되고, 상기 제2 전원라인에 드레인이 연결되며, 상기 제3 전원라인에 게이트가 연결되는 MOS 트랜지스터를 포함하는 커플링부를 포함한다.

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 고주파 전원잡음의 공유 현상을 감소시킬 수 있도록 한 반도체 집적회로에 관한 것이다.
반도체 집적회로는 동적 안정성을 확보하며 다양한 기능을 제공하기 위해 제1 전원전압(VDD) 및 제2 전원전압(VDDQ), 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)을 별도의 핀을 통해 인가받는다. 여기서, 제1 전원전압(VDD) 및 제1 접지전압(VSS)은 반도체 집적회로의 내부 제어회로에 공급되고, 제2 전원전압(VDDQ) 및 제2 접지전압(VSSQ)은 반도체 집적회로의 데이터 전송을 위한 회로에 공급된다.
이와 같이 별도의 핀을 통해 인가되는 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들에는 인덕턱스 성분이 포함된다. 인덕턴스 성분은 외부전압과 반대 극성을 갖는 역기전력을 발생시키므로, 인덕턴스 성분을 포함한 전원라인들은 고주파 전원잡음을 상호 공유한다. 전원라인들의 인덕턴스 성분이 커질수록 전원라인들 간에 고주파 전원잡음을 상호 공유 현상은 증가한다. 따라서, 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들을 고주파 영역에서 단락시켜 전원잡음의 상호 공유 현상을 감소시키는 여러 기술들이 연구되어 왔다.
고주파에서 전원라인들을 단락시키는 기술에는 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들을 금속라인으로 연결하는 방법이 있다. 고주파 영역에서 금속라인은 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들의 인덕턴스 성분을 감소시켜 전원잡음의 상호 공유현상을 감소시킨다. 그런데, 금속라인은 모든 주파수 영역에서 전원라인들의 단락 상태를 유지시키므로, 저주파 영역에서도 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들의 전원잡음 공유 현상이 발생된다. 또한, 소모면적이 큰 금속라인을 전원라인들의 단락에 사용하는 경우 반도체 집적회로의 레이아웃 면적을 증가시키게 된다.
한편, 고주파 영역에서 제2 전원전압(VDDQ) 및 제1 접지전압(VSS)이 전달되는 전원라인들 및 제1 전원전압(VDD) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들을 커패시터를 이용하여 단락시키는 방법도 사용되어 왔다. 전원라인들을 단락시키는 커패시터를 MOS 트랜지스터로 구현하는 경우 소모면적이 작고, 고주파 영역에서만 동작하여 전원라인들 간에 공유되는 전원잡음을 감소시킬 수 있는 장점이 있다. 그러나, 고주파 영역에서 전원라인들을 단락시키는 커패시터를 통해서는 전류공급이 이루어지지 않는다. 이는 고주파 영역에서 캐패시터를 통해 연결되는 제2 전원전압(VDDQ) 및 제1 접지전압(VSS)이 전달되는 전원라인들 또는 제1 전원전압(VDD) 및 제2 접지전압(VSSQ)이 전달되는 전원라인들 사이에는 전류가 흐를 수 있는 폐회로가 형성되지 않기 때문이다.
본 발명은 고주파 전원잡음의 공유 현상을 감소시키면서 고주파 영역에서 전류를 공급할 수 있도록 한 반도체 집적회로를 개시한다.
이를 위해 본 발명은 제1 접지전압이 인가되는 제1 전원라인과, 제2 접지전압이 인가되는 제2 전원라인과, 제1 전원전압이 인가되는 제3 전원라인과, 상기 제1 전원라인에 소스가 연결되고, 상기 제2 전원라인에 드레인이 연결되며, 상기 제3 전원라인에 게이트가 연결되는 MOS 트랜지스터를 포함하는 커플링부를 포함하는 반도체 집적회로를 제공한다.
또한, 본 발명은 고주파 전원잡을 감소를 위한 커플링부를 포함하는 반도체 집적회로에 있어서, 상기 커플링부는 반도체기판 상의 소자분리막들 사이에 형성된 웰영역과, 상기 웰영역에 이온주입공정에 의해 형성된 소스영역 및 드레인영역과, 상기 웰영역, 상기 소스영역 및 상기 드레인영역에 형성된 게이트산화막과, 상기 게이트산화막 상에 형성된 게이트전극과, 상기 소스영역과 제1 접지전압이 인가되는 제1 전원라인을 연결하는 제1 컨택과, 상기 드레인영역과 제2 접지전압이 인가되는 제2 전원라인을 연결하는 제2 컨택과, 상기 게이트전극과 제1 전원전압이 인가되는 제3 전원라인을 연결하는 제3 컨택을 포함하는 반도체 집적회로를 제공한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적회로의 구성을 도시한 도면이다.
도 2는 도 1에 도시된 반도체 집적회로에 포함된 커플링부의 공정 단면도도이다.
도 3은 도 1에 도시된 반도체 집적회로에 의해 고주파 전원잡음의 공유 현상의 감소를 보여주는 파형도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적회로의 구성을 도시한 도면이다.
도 1에 도시된 바와 같이, 본 실시예의 반도체 집적회로는 제1 내지 제4 전원라인(VL1~4)과, 제1 전압안정화부(20), 프리드라이버(3), 출력드라이버(4), 제2 전압안정화부(50) 및 커플링부(7)를 포함한다.
제1 전원라인(VL1)은 VDD 핀(10)을 통해 입력되는 제1 전원전압(VDD)을 제1 인덕터(L10)와 제1 저항(R10)을 통해 인가받는다. 제2 전원라인(VL2)은 VSS 핀(11)을 통해 입력되는 제1 접지전압(VSS)을 제2 인덕터(L11)와 제2 저항(R11)을 통해 인가받는다. 제3 전원라인(VL3)은 VDDQ 핀(60)을 통해 입력되는 제2 전원전압(VDDQ)을 제3 인덕터(L60)와 제3 저항(R60)을 통해 인가받는다. 제4 전원라인(VL4)은 VSSQ 핀(61)을 통해 입력되는 제2 접지전압(VSSQ)을 제4 인덕터(L61)와 제4 저항(R61)을 통해 인가받는다. 여기서, 제1 인덕터(L10)와 제1 저항(R10)은 VDD 핀(10)과 제1 전원라인(VL1) 사이의 인덕턴스 성분과 레지스턴스 성분을 모델링한 소자들이고, 제2 인덕터(L11)와 제2 저항(R11)은 VSS 핀(11)과 제2 전원라인(VL1) 사이의 인덕턴스 성분과 레지스턴스 성분을 모델링한 소자들이다. 또한, 제3 인덕터(L60)와 제3 저항(R60)은 VDDQ 핀(60)과 제3 전원라인(VL3) 사이의 인덕턴스 성분과 레지스턴스 성분을 모델링한 소자들이고, 제4 인덕터(L61)와 제4 저항(R61)은 VSSQ 핀(61)과 제4 전원라인(VL4) 사이의 인덕턴스 성분과 레지스턴스 성분을 모델링한 소자들이다.
제1 전압안정화부(20)는 제1 전원라인(VL1)에 게이트가 연결되고, 제2 전원라인(VL1)에 소스 및 드레인이 연결된 NMOS 트랜지스터로 구현된다. 제1 전압안정화부(20)는 커패시터로 동작하여 제1 전원라인(VL1) 및 제2 전원라인(VL2)을 통해 공급되는 제1 전원전압(VDD) 및 제1 접지전압(VSS)의 레벨을 안정화시킨다.
프리드라이버(3)는 제1 전원라인(VL1) 및 제2 전원라인(VL1)을 통해 제1 전원전압(VDD) 및 제1 접지전압(VSS)을 공급받아 구동되어, 클럭신호(CLK)에 동기하여 데이터(DATA)를 입력받아 풀업신호(PU) 및 풀다운신호(PD)를 구동한다.
출력드라이버(4)는 제3 전원라인(VL3) 및 제4 전원라인(VL4)을 통해 제2 전원전압(VDDQ) 및 제2 접지전압(VSSQ)을 공급받아 구동되어, 풀업신호(PU) 및 풀다운신호(PD)를를 입력받아 출력데이터(DOUT)를 구동한다.
제2 전압안정화부(50)는 제3 전원라인(VL3)에 게이트가 연결되고, 제4 전원라인(VL4)에 소스 및 드레인이 연결된 NMOS 트랜지스터로 구현된다. 제2 전압안정화부(50)는 커패시터로 동작하여 제3 전원라인(VL3) 및 제4 전원라인(VL4)을 통해 공급되는 제2 전원전압(VDDQ) 및 제2 접지전압(VSSQ)의 레벨을 안정화시킨다.
커플링부(7)는 제3 전원라인(VL3)에 게이트가 연결되고, 제2 전원라인(VL2)에 소스 또는 드레인이 연결되며, 제4 전원라인(VL4)에 소스 또는 드레인이 연결되는 MOS 트랜지스터로 구현된다. 커플링부(7)의 구체적인 구성을 도 2에 도시된 공정 단면도를 참고하여 살펴보면 다음과 같다.
도 2를 참고하면, 커플링부(7)는 반도체기판(SUBSTRATE) 상의 소자분리막들(71, 72) 사이에 형성된 P-웰영역(70), 소스영역(73) 및 드레인영역(74), 게이트산화막(75), 게이트전극(76), 제1 내지 제3 컨택(77~79)를 포함한다. 소스영역(73) 및 드레인영역(74)은 P-웰영역(70)에 이온주입공정에 의해 전자이온을 주입하여 형성된다. 게이트산화막(75)은 P-웰영역(70), 소스영역(73) 및 드레인영역(74) 상에 형성된다. 게이트전극(76)은 게이트산화막(75) 상에 형성된다. 소스영역(73)은 제1 컨택(77)을 통해 제2 전원라인(VL2)에 연결되어 제1 접지전압(VSS)이 인가된다. 드레인영역(74)은 제2 컨택(78)을 통해 제4 전원라인(VL2)에 연결되어 제2 접지전압(VSSQ)이 인가된다. 게이트전극(76)은 제3 컨택(79)을 통해 제3 전원라인(VL3)에 연결되어 제2 전원전압(VDDQ)을 인가받는다.
이와 같이 구성된 커플링부(7)는 VSS 핀(11)을 통해 인가되는 제1 접지전압(VSS)을 제2 전원라인(VL2)을 통해 소스영역(73)으로 인가받고, VSSQ 핀(13)을 통해 인가되는 제2 접지전압(VSSQ)을 제4 전원라인(VL4)을 통해 드레인영역(74)으로 인가받으며, VDDQ 핀(60)을 통해 입력되는 제2 전원전압(VDDQ)을 제3 전원라인(VL3)을 통해 게이트전극(76)으로 인가받는다. 즉, 커플링부(7)는 동일한 레벨을 갖는 제1 접지전압(VSS) 및 제2 접지전압(VSSQ)을 각각 소스영역(73) 및 드레인영역(74)으로 인가받아 커패시터로 동작한다. 따라서, 커플링부(7)는 고주파 영역에서 단락되어, 제1 접지전압(VSS)이 인가되는 제2 전원라인(VL2) 및 제2 접지전압(VSSQ)이 인가되는 제4 전원라인(VL4) 간 전원잡음의 상호 공유 현상을 감소시킨다. 또한, 커플링부(7)는 고주파영역에서 제2 전원전압(VDDQ)이 인가되는 게이트전극(76)과 제2 접지전압(VSSQ)이 인가되는 드레인영역(74) 사이에 전류 경로를 형성하여 전류가 흐를 수 있도록 한다.
10: VDD 핀 11: VSS 핀
VL1~VL4: 제 1 내지 제4 전원라인
20: 제1 전압안정화부 3: 프리드라이버
4: 출력드라이버 50: 제2 전압안정화부
60: VDDQ 핀 61: VSSQ 핀
7: 커플링부

Claims (7)

  1. 제1 접지전압이 인가되는 제1 전원라인;
    제2 접지전압이 인가되는 제2 전원라인;
    제1 전원전압이 인가되는 제3 전원라인; 및
    상기 제1 전원라인에 소스가 연결되고, 상기 제2 전원라인에 드레인이 연결되며, 상기 제3 전원라인에 게이트가 연결되는 MOS 트랜지스터를 포함하는 커플링부를 포함하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    제2 전원전압이 인가되는 제4 전원라인; 및
    상기 제2 전원전압과 상기 제2 접지전압을 공급받아 구동되고, 클럭신호에 동기하여 데이터를 입력받아 풀업신호 및 풀다운신호를 구동하는 프리드라이버를 더 포함하는 반도체 집적회로.
  3. 제 2 항에 있어서, 상기 제1 전원전압과 상기 제1 접지전압을 공급받아 구동되고, 상기 풀업신호 및 상기 풀다운신호를 입력받아 출력데이터를 구동하는 출력드라이버를 더 포함하는 반도체 집적회로.
  4. 제 2 항에 있어서,
    상기 제1 전원전압과 상기 제1 접지전압 사이에 연결된 제1 전압안정부; 및
    상기 제2 전원전압과 상기 제2 접지전압 사이에 연결된 제2 전압안정부를 더 포함하는 반도체 집적회로.
  5. 고주파 전원잡을 감소를 위한 커플링부를 포함하는 반도체 집적회로에 있어서, 상기 커플링부는
    반도체기판 상의 소자분리막들 사이에 형성된 웰영역;
    상기 웰영역에 이온주입공정에 의해 형성된 소스영역 및 드레인영역;
    상기 웰영역, 상기 소스영역 및 상기 드레인영역에 형성된 게이트산화막;
    상기 게이트산화막 상에 형성된 게이트전극;
    상기 소스영역과 제1 접지전압이 인가되는 제1 전원라인을 연결하는 제1 컨택;
    상기 드레인영역과 제2 접지전압이 인가되는 제2 전원라인을 연결하는 제2 컨택; 및
    상기 게이트전극과 제1 전원전압이 인가되는 제3 전원라인을 연결하는 제3 컨택을 포함하는 반도체 집적회로.
  6. 제 5 항에 있어서, 상기 제2 접지전압은 클럭신호에 동기하여 데이터를 입력받아 풀업신호 및 풀다운신호를 구동하는 프리드라이버에 공급되는 반도체 집적회로.
  7. 제 6 항에 있어서, 상기 제1 전원전압과 상기 제1 접지전압은 상기 풀업신호 및 상기 풀다운신호를 입력받아 출력데이터를 구동하는 출력드라이버에 공급되는 반도체 집적회로.
KR1020100083614A 2010-08-27 2010-08-27 반도체 집적회로 KR101163220B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100083614A KR101163220B1 (ko) 2010-08-27 2010-08-27 반도체 집적회로
US13/097,326 US8421528B2 (en) 2010-08-27 2011-04-29 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083614A KR101163220B1 (ko) 2010-08-27 2010-08-27 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20120020242A KR20120020242A (ko) 2012-03-08
KR101163220B1 true KR101163220B1 (ko) 2012-07-06

Family

ID=45696347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083614A KR101163220B1 (ko) 2010-08-27 2010-08-27 반도체 집적회로

Country Status (2)

Country Link
US (1) US8421528B2 (ko)
KR (1) KR101163220B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374887A (en) * 1993-11-12 1994-12-20 Northern Telecom Limited Inrush current limiting circuit
US6335654B1 (en) * 2000-03-17 2002-01-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Inrush current control circuit
JP3906809B2 (ja) 2002-04-08 2007-04-18 日本電気株式会社 線路素子及び半導体回路
KR100611506B1 (ko) 2004-06-18 2006-08-11 삼성전자주식회사 반도체 메모리 장치의 디커플링 커패시턴스 조절회로
KR20090045499A (ko) 2007-11-02 2009-05-08 주식회사 하이닉스반도체 조절가능한 디커플링 캐패시터를 갖는 반도체장치
JP5175597B2 (ja) * 2007-11-12 2013-04-03 エスケーハイニックス株式会社 半導体集積回路

Also Published As

Publication number Publication date
US8421528B2 (en) 2013-04-16
KR20120020242A (ko) 2012-03-08
US20120049943A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
US20130285708A1 (en) Stress reduced cascoded cmos output driver circuit
EP3269039B1 (en) Transistors configured for gate overbiasing and circuits therefrom
KR20080098532A (ko) Ｍｏｓｆｅｔ 스위치들에 전력다운 보호를 제공하고, 삽입 손실을 감소시키기 위한 방법
JP2009246062A (ja) 半導体集積回路装置、および、その製造方法
US9136845B2 (en) Level shifter with improved operation
US9768768B2 (en) Failsafe interface circuit and related method
US20090315118A1 (en) Transmission gate with body effect compensation circuit
US8120416B2 (en) Semiconductor integrated circuit
JP2013505600A (ja) 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路
TWI382664B (zh) 具有３伏特輔助的５伏特容限積體電路信號墊
CN102064818A (zh) Cmos输入输出接口电路
US8525572B2 (en) Level-up shifter circuit
TWI499901B (zh) 後驅動器、電子系統，及其控制方法
KR101163220B1 (ko) 반도체 집적회로
US7940108B1 (en) Voltage level shifter
TWI597934B (zh) 後置驅動器
TW517346B (en) Level shift circuit
US8860470B1 (en) Input/output line driver circuit
TWI555332B (zh) 積體電路
US20170179942A1 (en) Transmission circuit with leakage prevention circuit
US7259590B1 (en) Driver for multi-voltage island/core architecture
CN109150144A (zh) 数据控制电路
TWI556079B (zh) 包含低電壓調節器之積體電路裝置及藉由低電壓調節器對積體電路裝置供電的方法
TW202015340A (zh) 低功率邏輯電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee