CN1286131C - 集成变压器 - Google Patents

集成变压器 Download PDF

Info

Publication number
CN1286131C
CN1286131C CNB028065638A CN02806563A CN1286131C CN 1286131 C CN1286131 C CN 1286131C CN B028065638 A CNB028065638 A CN B028065638A CN 02806563 A CN02806563 A CN 02806563A CN 1286131 C CN1286131 C CN 1286131C
Authority
CN
China
Prior art keywords
conductor
magnetosphere
formation
transformer
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028065638A
Other languages
English (en)
Other versions
CN1541396A (zh
Inventor
D·S·加纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/766,162 external-priority patent/US6856228B2/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1541396A publication Critical patent/CN1541396A/zh
Application granted granted Critical
Publication of CN1286131C publication Critical patent/CN1286131C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种变压器包括：含半导体材料的基板、基板上的第一导体、基板上的第二导体以及基板上的磁层。第一导体形成具有至少一圈的一般螺旋形信号通路。第二导体形成具有至少一圈的一般螺旋形信号通路。

Description

集成变压器
本专利申请是Donald S.Gardner于2001年1月19日提交的题为“集成电感器”的美国专利申请号09/766162的部分继续专利申请，该申请是Donald S.Gardner于1999年11月23日提交的题为“为集成电路或集成电路封装提供电感器的方法及装置”的美国专利申请号09/444608的部分继续专利申请。
发明背景
发明领域
本发明一般地涉及电子变压器领域。更具体地说，本发明涉及用于集成电路(IC)和IC封装的电子变压器领域。
相关技术说明
电子变压器通常用于各种微电子电路应用，例如功率变换器、电力传输装置、电力隔离装置以及包含匹配网络、振荡器、放大器和滤波器的射频(RF)和微波电路。由于分立变压器因连接到集成电路时的寄生电容和电阻而导致损耗，以及由于分立变压器的装配产生较高费用，因此变压器最好制造在芯片上，也就是集成在集成电路上，和/或集成在作为集成电路外壳的封装上。
附图概述
通过实例对本发明进行说明，但本发明并不限于附图范围，图中相同标号表示同样的元件，其中：
图1说明一个实施例中集成电感器的平面图；
图2说明一个实施例中形成图1所示集成电感器的流程图；
图3说明一个实施例中一个基板的横剖面视图，其中在基板上形成第一介质层和磁层；
图4说明一个实施例中图3所示基板在第一磁层已经形成图案以及第二介质层已经形成之后的横剖面视图；
图5说明一个实施例中图4所示基板在第二介质层已经形成图案以及导电层已经形成之后的横剖面视图；
图6说明一个实施例中图5所示基板在导电层已经形成图案以及第三介质层已经形成之后的横剖面视图；
图7说明一个实施例中图6所示基板在第三介质层已经形成图案以及第二磁层已经形成并形成图案之后的横剖面视图；
图8说明一个实施例中形成磁层的流程图；
图9说明一个实施例中一个基板的横剖面视图，其中在基板上已经形成介质层和磁层；
图10说明一个实施例中图9所示基板在带图案的掩模层已经形成以及磁层已经形成图案之后的横剖面视图；
图11说明一个实施例中集成变压器的平面图；
图12说明一个实施例中图11所示集成变压器的横剖面视图；
图13说明一个实施例中另一个集成变压器的平面图；
图14说明一个实施例中另一个集成变压器的平面图；
图15说明一个实施例中另一个集成变压器的平面图；
图16说明一个实施例中另一个集成变压器的平面图；
图17说明一个实施例中包含一个或多个变压器的集成电路的方框图；以及
图18说明一个实施例中包含一个或多个变压器的集成电路封装的方框图。
详细描述
以下详细说明阐述根据本发明的集成变压器的实施例。以下说明中，阐述了例如特定材料、参数等细节，以便透彻地了解本发明。但要知道，即使没有这些细节也可以实施本发明。在其它情况下，众所周知的步骤、设备等不作详细说明，以免妨碍本发明的说明。
螺旋形电感器结构
图1说明一个实施例中的集成电感器100。集成电感器100包括一般的螺旋形电感器110，它形成一个信号通路，电流可沿该通路流动以在导体110周围产生电磁场。通过在导体110的最内圈114的起点附近的最里面的节点112上以及导体110的最外圈118的末端附近的最外面的节点116上施加电压电位，电流可流经导体110。
虽然所述的是形成大约
Figure C0280656300091
圈通常的八边形，但导体110可形成一圈或多圈任何适当数量的圈以及任何适合形状的一圈的任何适当部分。例如，各圈的形状可以是矩形、六边形或圆形。导体110可包括任何适当的导电材料，并且可具有任何适当尺寸。导体110形成的信号通路可具有任何适当宽度、厚度及长度，同时在各圈之间具有适当间隔，以形成覆盖任何适当形状及大小的区域的一般螺旋形导体110。本说明中所用的螺旋或螺旋形导体包括形成信号通路具有至少一圈的信号通路的任何导体，其中可能的各相继圈基本围绕最内圈和任何之前的圈。
一个实施例的电感器100包括磁层120。电感器110位于磁层120上，以及对于一个实施例，它通过至少一层介质层与磁层120分隔。这种介质层可包括任何适当的介质材料，并且具有任何适当厚度。介质材料和厚度帮助确定电容量从而确定电感器100的谐振频率ωr。磁层120形成电感器100的电压参考平面，有助于容纳导体110周围的电磁场。因此，磁层120帮助增加电感器100的电感量L，从而帮助增加电感器100的品质因数Q。磁层120可包括任何适当的磁性材料，并具有任何适当的形状，例如如图1所示的矩形，以及任何尺寸。
电感器100可设计成具有任何适当频率范围和任何所需品质因数Q∝ωL/R，其中ω是电感器100的工作频率，L是电感器100的电感量，以及R是电感器100的电阻。由于电感器100的品质因数Q与电感器100的电感L成正比且与电感器100的电阻R成反比，因此，对于电感器100的给定面积或电阻R，电感器100可采用较高电感L、从而较高品质因数Q来设计。或者，对于给定电感L，电感器100可采用较小面积、从而采用较低电阻R和电容来设计，从而产生较高的谐振频率ωr和较高的品质因数Q。
一个实施例的电感器100在基板上形成，其中基板包括半导体材料，其中具有将磁层120与基板分隔的至少一层介质层。这种介质层可包括任何适当的介质材料，并且具有任何适当厚度。导体110对基板产生一个磁通量，它会引起涡电流或镜像电流，从而引起电感器100的损耗以及基板的噪声，将磁层120定位于基板和导体110之间有助于减少这些电流，并使电感器100和相邻电路之间的干扰问题为最小。磁层120还有助于防止基板耦合以及帮助减少基板依赖性。
一个实施例的磁层120形成槽缝、如槽缝122和124，以帮助进一步降低基板上的任何涡电流。磁层120可形成一个或多个任何适当数量的槽缝，其中在相对于导体110的任何适当的一个或多个位置上具有任何适当尺寸及方向。一个或多个槽缝可与通过导体110的电流垂直或成其它适当角度。在磁层120上形成槽缝还减少了会在磁层120上形成的涡电流，并有助于增加电感器100的谐振频率ωr。
一个实施例的磁层120具有较高的磁导率、较高的饱和磁化强度以及较高的磁谐振频率，使电感器110能够以较高频率、如千兆赫(GHz)范围进行工作。磁导率是磁性材料磁化能力的量度。非磁性材料具有为1的相对磁导率。具有较高饱和磁化强度的磁性材料允许使用较高的电流。电感L因磁层120而增加有助于增加电感器100的品质因数Q。
一个实施例的磁层120与可用来形成具有电感器100的芯片的可用半导体处理及封装技术兼容。也就是说，磁层120可采用可用半导体处理技术来形成以及可选地形成图案，并且一般可承受在处理和封装在其中形成电感器100的芯片时遇到的较高温度，而不要对磁层120的有关属性进行定形或进行重大改变。
一个实施例的磁层120包括钴(Co)。一个实施例的磁层120包括非晶钴(Co)合金，其中包含钴(Co)和任何适当原子或重量百分比的任何适当的一种或多种元素。非晶钴(Co)合金可具有任何适当的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约100埃()的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约25埃()的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约10埃()的原子有序态。
一个实施例的磁层120包括其中包含钴(Co)和锆(Zr)的非晶钴(Co)合金。锆(Zr)有助于制造钴(Co)非晶。一个实施例的磁层120包括钴锆(CoZr)合金，具有一种或多种附加元素、如钽(Ta)和铌(Nb)，它们有助于使钴锆(CoZr)合金在磁性上更软。
一个实施例的磁层120包括钴锆(CoZr)合金，其中具有一种或多种附加元素、如稀土元素，它们有助于增加钴锆(CoZr)合金的铁磁谐振。例如，稀土元素包括铼(Re)、钕(Nd)、镨(Pr)以及镝(Dy)。铼(Re)有助于减少钴锆(CoZr)合金的应力和磁致伸缩。
在磁层120包括钴锆(CoZr)合金的情况下，磁层120可包含例如大约3原子百分比至大约10原子百分比的锆(Zr)。
在磁层120包括钴锆钽(CoZrTa)合金的情况下，磁层120可包含例如大约3原子百分比至大约10原子百分比的锆(Zr)，以及可包含大约10原子百分比的钽(Ta)。一个实施例的磁层120包括大约91.5原子百分比的钴(Co)、大约4原子百分比的锆(Zr)以及大约4.5原子百分比的钽(Ta)。这种CoZrTa合金可在千兆赫(GHz)范围内工作，并且能够承受高达约450摄氏度的温度，而不需要对其有关属性进行定形或进行重大改变。
在磁层120包括钴锆铼(CoZrRe)合金的情况下，磁层120可包含例如大约3原子百分比至大约10原子百分比的锆(Zr)，以及可包含最多并包括约3原子百分比的铼(Re)。一个实施例的磁层120包括大约89原子百分比的钴(Co)、大约8原子百分比的锆(Zr)以及大约3原子百分比的铼(Re)。
磁层120可具有任何适当的厚度。一个实施例的磁层120的厚度范围大约为0.05微米(μm)至大约2.0微米(μm)。一个实施例的磁层120的厚度范围大约为0.1微米(μm)至大约1.0微米(μm)。一个实施例的磁层120的厚度大约为0.4微米(μm)。
一个实施例的电感器100包括另一磁层，它位于导体110之上，并由至少一个介质层与导体110分隔。这种介质层可包括任何适当的介质材料，并且具有任何适当厚度。介质材料和厚度帮助确定电容量从而确定电感器100的谐振频率ωr。另一磁层可包括任何适当的磁性材料，并具有任何适当的形状和尺寸，这一点与磁层120类似。另一磁层可以包括或可以不包括与磁层120一样的磁性材料。与磁层120配合使用时，另一磁层进一步帮助增加电感器100的电感量L，从而帮助增加电感器100的品质因数Q。
一个实施例的另一磁层形成槽缝以帮助减少涡流并提高电感器100的谐振频率ωr。另一磁层可形成一个或多个任何适当数量的槽缝，并在相对导体110的任何适当的一个或多个位置上具有任何适当尺寸及方向。一个或多个槽缝可与通过导体110的电流垂直或成其它适当角度。
电感器100可以有选择地包括磁层120和另一磁层，或者仅包括这两个磁层中的任何一个。对于电感器100包括磁层120和另一磁层的一个实施例，磁层120和另一磁层可通过导体110的最内圈114中的区域132和/或在沿导体110的最外圈118周围边长的一个或多个区域、如区域134和136来连接。连接磁层120和另一磁层帮助增加电感器100的电感量L，从而增加电感器100的品质因数Q。磁层120和另一磁层可沿任何适当形状、如图1所示的矩形的周长进行连接。在沿导体110周围的边长的大部分区域或几乎全部区域上连接磁层120和另一磁层有助于防止导体110产生的磁通量的寄生。
螺旋形电感器制造
电感器100能够以任何适当的方式来制造。对于一个实施例，电感器100根据图2所示的流程图200来制造。
对于图2所示的框202，在基板300上形成第一介质层302，如图3所示。一般来说，图3所示的横剖面视图对应图1所示电感器100的A-A线上的剖面。例如，基板300可包括任何适当的半导体材料，如硅(Si)、硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。介质层302可包括任何适当的介质材料、如氧化硅、氮化硅或氮氧化硅，并且可采用任何适当的技术来形成任何适当的厚度。介质层302有助于将电感器100与基板300隔离。对于一个实施例，介质层302通过采用适当的化学气相沉积(CVD)技术将二氧化硅(SiO2)在基板300上沉积到大约2微米(μm)的厚度来形成。对于其中的基板300包括硅(Si)的另一实施例，介质层302可通过在基板300上增加大约2微米(μm)二氧化硅(SiO2)来形成。
虽然图3所示的是在基板300上直接形成介质层302，但介质层302也可在一个或多个适当的层上形成，例如在基板300上形成的一个或多个内连、通孔、介电和/或器件层。
对于框204，在介质层302上形成磁层304，如图3所示。磁层304对应于图1所示的磁层120。磁层304可包括任何适当的磁性材料，并且可采用任何适当的技术来形成为任何适当的厚度。对于一个实施例，磁层304通过将非晶钴(Co)合金、如适当的钴锆钽(CoZrTa)合金在介质层302上溅射沉积到范围在大约0.1微米(μm)至大约1.0微米(μm)的厚度来形成。一个实施例的磁层304的磁性材料可在存在施加磁场时来沉积，以便在磁层304中引入所需的磁属性。
对于框206，形成磁层304的图案，以形成至少一个槽缝、例如槽缝322，如图4所示。可以形成磁层304的图案来形成一个或多个任何适当数量的槽缝，其中在任何适当的一个或多个位置上具有任何适当尺寸及方向。形成一个实施例的磁层304的图案来形成具有宽度范围大约0.05微米(μm)至大约15微米(μm)的槽缝。形成一个实施例的磁层304的图案来形成到电感器110最里面的节点112的导电下通道126，如图1所示，以便允许电压电位施加到节点112上。
可采用任何适当图案形成技术来形成磁层304的图案。一个实施例中，通过在磁层304上形成带图案的掩模、对磁层304进行蚀刻以按照带图案的掩模形成磁层304的图案、并移去带图案的掩模，从而形成磁层304的图案。带图案的掩模可包括形成任何适当厚度的任何适当材料、如光致抗蚀剂，并且可采用任何适当的技术来形成图案。磁层304可采用任何适当的蚀刻技术、如适当的湿蚀刻技术来进行蚀刻。
形成磁层304和/或对形成磁层304的图案以形成一个或多个槽缝是可选的。
对于框208，在磁层304上形成第二介质层306，如图4所示。介质层306对应于图1所示的磁层120和导体110之间的介质层，并帮助使磁层120与导体110隔离。对于磁层304形成一个或多个槽缝的一个实施例，介质层306填充各槽缝。对于形成磁层304的图案以形成导电下通道126的一个实施例，介质层306填充导电下通道126周围的槽缝。
介质层306可包括任何适当的介质材料、如氧化硅、氮化硅或氮氧化硅，并且可采用任何适当的技术来形成到任何适当的厚度。对于一个实施例，介质层306通过采用原硅酸四乙酯(TEOS)二氧化硅(SiO2)等离子增强化学气相沉积(PECVD)系统将二氧化硅(SiO2)在磁层304上沉积到大约10,000埃()的厚度来形成。
对于框210，形成介质层306的图案以形成至少一个到磁层304的通孔、例如通孔332和334，如图5所示。一个实施例中，形成介质层306的图案来形成导体110的最内圈114的区域132中的至少一个通孔，如图1所示，以将磁层304与另一磁层连接。一个实施例中，形成介质层306的图案来形成沿图1所示导体110的最外圈118周围边长的一个或多个区域、如区域134和136中的至少一个通孔。在一个实施例中，磁层304形成横穿周长延伸到节点112的导电下通道126，以及导体110横穿周长延伸到节点116的导电连接，如图1所示，不采用沿这些区域中的边长的任何通孔来形成介质层306的图案。对于其中的磁层304形成导电下通道126的一个实施例，形成介质层306的图案来形成到导电下通道126的通孔，以便将节点112连接到导电下通道126。
可采用任何适当的图案形成技术来形成介质层306的图案。一个实施例中，通过在介质层306上形成带图案的掩模、对介质层306进行蚀刻以根据带图案的掩模形成介质层306的图案、并移去带图案的掩模.从而形成介质层306的图案。带图案的掩模可包括形成任何适当厚度的任何适当材料、如光致抗蚀剂，并且可采用任何适当的技术来形成图案。介质层306可采用任何适当的蚀刻技术、如适当的干蚀刻技术来进行蚀刻。
形成介质层306是可选的。例如，在没有形成磁层304的情况下，可以不形成介质层306。形成介质层306的图案以形成到磁层304的一个或多个通孔是可选的。例如，在磁层304没有形成导电下通道126以及磁层304没有连接到另一磁层的情况下，可以不形成介质层306的图案，
对于框212，在介质层306上形成导电层308，如图5所示。对于其中的介质层306形成到磁层304的一个或多个通孔的一个实施例，导电层308填充所有这样的通孔。
导电层308可包括任何适当的导电材料，并且可采用任何适当的技术来形成到任何适当的厚度。例如，适当的导电材料包括铜(Cu)、铝(Al)、钨(W)、钼(Mo)、钛(Ti)、金(Au)、银(Ag)、金属硅化物、金属氮化物、多晶硅或者包含诸如铝铜(AlCu)合金、铝硅(AlSi)合金、铝铜硅(AlCuSi)合金以及氮化钛(TiN)合金之类的一种或多种导电材料的合金。对于一个实施例，导电层308通过将铝铜硅(AlCuSi)舍金在介质层306上溅射沉积到大约1微米(μm)来形成。
一个实施例的导电层308也可形成为包含下附着层和/或扩散隔膜层和/或上附着层和/或扩散隔膜层。一个实施例的导电层308也可形成为包含用作光刻技术的抗反射涂层和/或帮助防止导电层308的导电材料的蚀丘的任何上覆盖层。对于其中的导电层308包括铝铜硅(AlCuSi)合金的一个实施例，钛(Ti)层可在沉积铝铜硅合金之前来沉积，以及可将另一钛(Ti)层沉积沉积在铝铜硅合金之上。
对于框214，形成导电层308的图案来形成导体110，如图1和图6所示。可形成导电层308的图案来形成具有任何适当宽度、厚度和长度以及在各圈之间具有任何适当间隔的信号通路，以形成覆盖任何适当形状及大小的区域的一般螺旋形导体110。对于其中的介质层306形成到磁层304的一个或多个通孔的一个实施例，形成导电层308的图案以从任何这种通孔去掉导电层308。但是，在磁层304形成导电下通道126的情况下，一个实施例中，没有从到导电下通道126的任何通孔去除导电层308。这样，导电层308帮助将导电下通道126连接到导体110的节点112。
导电层308可采用任何适当的图案形成技术来形成图案。一个实施例的导电层308通过在导电层308上形成带图案的掩模、对导电层308进行蚀刻以按照带图案的掩模形成导电层308的图案、并移去带图案的掩模来形成图案。带图案的掩模可包括形成任何适当厚度的任何适当材料、如光致抗蚀剂和二氧化硅(SiO2)硬掩模，并且可采用任何适当的技术来形成图案。导电层308可采用任何适当的蚀刻技术、如适当的等离子干蚀刻技术来进行蚀刻。
对于框216，在导电层308上形成第三介质层310，如图6所示。一个实施例的介质层310有助于将导电层308与另一磁层隔离。介质层310填充在形成导电层308的图案中从导电层308移去的区域，以形成导体110。介质层310还填充介质层306中的任何暴露的通孔。
介质层310可包括任何适当的介质材料、如氧化硅、氮化硅或氮氧化硅，并且可采用任何适当的技术来形成到任何适当的厚度。对于一个实施例，介质层310通过采用原硅酸四乙酯(TEOS)二氧化硅(SiO2)等离子增强化学气相沉积(PECVD)系统将二氧化硅(SiO2)在导电层308上沉积到大约10,000埃()的厚度来形成。
对于框218，形成介质层310的图案以形成延伸到磁层304的至少一个通孔，如图7所示。一个实施例中，形成介质层310的图案来形成一个通孔，该通孔延伸贯穿由介质层306形成的各个暴露通孔。
可采用任何适当的图案形成技术来形成介质层310图案。一个实施例中，通过在介质层310上形成带图案的掩模、对介质层310进行蚀刻以按照带图案的掩模形成介质层310的图案、并移去带图案的掩模，从而形成介质层310的图案。带图案的掩模可包括形成任何适当厚度的任何适当材料、如光致抗蚀剂，并且可采用任何适当的技术来形成图案。介质层310可采用任何适当的蚀刻技术、如适当的干蚀刻技术来进行蚀刻。
形成介质层310是可选的。例如，在没有在导电层308上形成另一磁层的情况下，可以不形成介质层310。形成介质层310的图案以形成到磁层304的一个或多个通孔是可选的。例如，在没有形成磁层304或者磁层304没有连接到在导电层308上形成的另一磁层的情况下，可以不形成介质层310的图案。
对于框220，在介质层302上形成第二磁层312，如图7所示。对于其中的介质层306和310形成到磁层304的一个或多个通孔的一个实施例，磁层312填充所有这样的通孔。这样，可形成磁层304和磁层312之间的一个或多个连接。
磁层312可包括任何适当的磁性材料，并且可采用任何适当的技术来形成任何适当的厚度。对于一个实施例，磁层312通过将非晶钴(Co)合金、如适当的钴锆钽(CoZrTa)合金在介质层310上溅射沉积到范围在大约0.1微米(μm)至大约1.0微米(μm)的厚度来形成。一个实施例的磁层312的磁性材料可在存在施加磁场时沉积，以便在磁层312中引入所需的磁属性。
对于框222，形成磁层312的图案以形成至少一个槽缝、例如槽缝342，如图7所示。可形成磁层312的图案来形成一个或多个任何适当数量的槽缝，并在任何适当的一个或多个位置上具有任何适当尺寸及方向。一个实施例中，形成磁层312的图案来形成具有宽度范围大约为0.05微米(μm)至大约15微米(μm)的槽缝。
磁层312可采用任何适当的图案形成技术来形成图案。一个实施例中，通过在磁层312上形成带图案的掩模、对磁层312进行蚀刻以按照带图案的掩模形成磁层312的图案、并移去带图案的掩模，从而形成磁层312的图案。带图案的掩模可包括形成到任何适当厚度的任何适当材料、如光致抗蚀剂，并且可采用任何适当的技术来形成图案。磁层312可采用任何适当的蚀刻技术、如适当的湿蚀刻技术来进行蚀刻。
形成磁层312和/或形成磁层312的图案来形成一个或多个槽缝是可选的。
虽然所述的是仅采用磁性材料将磁层312与磁层304连接，但也可使用任何适当的导电材料。对于一个实施例，介质层306中到磁层304的任何通孔可在框212和214中在导电层308的形成及图案形成中采用导电材料填充。然后，对于框218，可形成介质层310的图案以形成至少一个到任何这样的填充通孔的通孔。由于在框220的形成磁层312中，磁性材料填充介质层310中的任何通孔，因此形成了磁层304和磁层312之间的一个或多个连接。
虽然所述的是包含磁层304形成的导电下通道126，但另一实施例的电感器100也可替代地包含由磁层312形成的相似导电上通道，以便允许将电压电位施加到节点112上。
对于另一实施例，电感器100可经过制造，使电压电位可从磁层304下面施加到节点112和/或节点116上。另外，电感器100可经过制造，使电压电位可从磁层312上面施加到节点112和/或节点116上。通过在磁层304和/或磁层312上形成相应通孔并采用适当的导电材料填充通孔，节点112和/或116均可以以导电方式从电感器100下面和/或上面连接到电路。对于另一个实施例，磁层304和/或磁层312的一部分可以可选地被隔离，从而用作到导体110的导电接头的一部分。通过按照这种方式以导电方式经由磁层304和/或磁层312耦合两个节点112和116，磁层304和312可沿最外圈周围的全边长连续地连接。
对于其中电感器100仅包括磁层304或磁层312的一个实施例，介质层306和/或介质层310仍然采用区域132和/或沿导体周围边长的一个或多个区域中(如图1所示)的至少一个通孔来形成图案，随后采用适当的磁性或导电材料进行填充。
另一实施例的电感器采用适当的镶嵌过程来制造，以形成导体110。不是形成导电层308并形成其图案，而是可形成介质层306或在介质层306上形成的另一介质层的图案，从而形成适当的槽和/或通孔，使导电材料、如铜(Cu)可沉积在介质层上，并采用适当的化学机械抛光(CMP)技术进行抛光，以形成导体110。到磁层304的一个或多个通孔则可通过介质层来形成。
磁层处理
磁层304和312均可用任何适当的方式来形成并形成图案。对于一个实施例，各磁层304和312根据图8所示的流程图800来形成及形成图案。为简洁起见，以磁层304的情况来说明流程图800。
对于图8所示的框802，在介质层302上形成底层902，如图9所示。层902可用作磁层304的附着层和/或扩散隔膜层。
层902可包括任何适当的材料，并且可采用任何适当的技术来形成为任何适当的厚度。对于磁层304的磁性材料包含非晶钴(Co)合金、如钴锆钽(CoZrTa)的一个实施例，钛可采用物理气相沉积(PVD)系统在介质层302上溅射沉积为适当的厚度、如大约250埃()，以形成层902。钛(Ti)帮助钴(Co)合金附着到介质层302上。
层902是可选的，并且例如在附着和/或扩散属于磁层304的磁性材料的最小问题时可不使用层902。
对于图8所示的框804，在底层902上形成磁性材料层904，如图9所示。磁性材料层904可包括任何适当的材料，并且可采用任何适当的技术来形成任何适当的厚度。
一个实施例的磁性材料层904包括钴(Co)。一个实施例的磁性材料层904包括非晶钴(Co)合金，其中包含钴(Co)和任何适当原子或重量百分比的任何一种或多种元素。非晶钴(Co)合金可具有任何适当的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约100埃()的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约25埃()的原子有序态。对于一个实施例，非晶钴(Co)合金具有范围在大约1埃()到大约10埃()的原子有序态。
一个实施例中，磁性材料层904包括含钴(Co)和锆(Zr)的非晶钴(Co)合金。锆(Zr)有助于制造钴(Co)非晶。一个实施例的磁性材料层904包括钴锆(CoZr)合金，其中具有一种或多种附加元素、如钽(Ta)和铌(Nb)，它们有助于使钴锆(CoZr)合金在磁性上更软。一个实施例的磁性材料层904包括钴锆(CoZr)合金，其中具有一种或多种附加元素、如稀土元素，它们有助于增加钴锆(CoZr)合金的铁磁谐振。例如，稀土元素包括铼(Re)、钕(Nd)、镨(Pr)以及镝(Dy)。铼(Re)有助于降低钴锆(CoZr)合金的应力和磁致伸缩。
在磁性材料层904包括钴锆(CoZr)合金的情况下，磁性材料层904可包含例如大约3原子百分比至大约10原子百分比锆(Zr)。
在磁性材料层904包括钴锆钽(CoZrTa)合金的情况下，磁性材料层904可包含例如大约3原子百分比至大约10原子百分比的锆(Zr)，以及可包含最多并包含大约10原子百分比的钽(Ta)。一个实施例的磁性材料层904包括大约91.5原子百分比的钴(Co)、大约4原子百分比的锆(Zr)以及大约4.5原子百分比的钽(Ta)。这种CoZrTa合金可在千兆赫(GHz)范围内工作，并且能够承受高达450摄氏度的温度，而不需要对其有关属性进行定形或进行重大改变。
在磁性材料层904包括钴锆铼(CoZrRe)合金，磁性材料层904可包含例如大约3原子百分比至大约10原子百分比的锆(Zr)，以及可包含最多并包含大约3原子百分比的铼(Re)。一个实施例的磁性材料层904包括大约89原子百分比的钴(Co)、大约8原子百分比的锆(Zr)以及大约3原子百分比的铼(Re)。
磁性材料层904可形成为任何适当的厚度。一个实施例的磁性材料层904的厚度范围大约为0.05微米(μm)至大约2.0微米(μm)。一个实施例的磁性材料层904的厚度范围大约为0.1微米(μm)至大约1.0微米(μm)。一个实施例的磁性材料层904的厚度大约为0.4微米(μm)。
例如，一个实施例的磁性材料层904采用物理气相沉积(PVD)系统进行溅射沉积。一个实施例的磁性材料层904在存在施加磁场时进行沉积，以便在磁性材料层904中引入所需的磁属性。例如，在存在固定磁场、大约180°反转的磁场或正交反转磁场时，可沉积磁性材料层904。
一个实施例中的磁性材料层904可以以任何适当厚度、如大约0.2微米(μm)的次层来沉积，以帮助防止沉积过程中的过热及晶体增长。一个实施例的各次层可在存在磁场的情况下以某种方式来沉积，从而在平行于该次层平面且垂直于另一个次层平面的方向上、在该次层中引入磁各向异性。例如，各次层可在存在垂直反转磁场的情况下来沉积。基板300也可在沉积各次层时相对于固定磁场来重新定位，从而引入正交磁场。
对于图8所示的框806，在磁性材料层904上形成上覆盖层906，如图9所示。层906可用作磁层304的附着层、扩散隔膜层和/或光刻技术的抗反射涂层。层906可包括任何适当的材料，并且可采用任何适当的技术来形成任何适当的厚度。
对于其中的磁性材料层904包含钴(Co)的一个实施例，钛可采用物理气相沉积(PVD)系统在磁性材料层904上溅射沉积为适当的厚度、如大约250埃()，以形成层906。钛(Ti)帮助光致抗蚀剂在形成磁层304的图案中附着于钴(Co)，有助于使钴(Co)避免可能使磁性材料层904上表面氧化并损害钴(Co)的有关属性的较高温度过程，并且可帮助减少蚀刻磁性材料层904中的任何钻蚀。
对于其中的磁性材料层904包含钴(Co)的另一个实施例，磁性材料层904被氧化，以形成包含氧化钴(CoOx)的层906。氧化钴(CoOx)可形成为任何适当的厚度，例如大约10埃()到大约100埃()的范围。一个实施例的磁性材料层904采用适当的较低灯泡低温方法来进行灰化以便使钴(Co)氧化，同时使对钴(Co)的相关属性的损害最小。用这种方式使钴(Co)氧化帮助光致抗蚀剂在形成磁层304的图案中附着到钴(Co)上。
层906是可选的，并且例如在附着问题属于磁层304的磁性材料的最小问题时可不使用。
对于框808，在磁层304上形成带图案的掩模层908，如图10所示。掩模层908可包括任何适当的材料，并且可具有任何适当厚度。掩模层908可采用任何适当的技术来形成图案。一个实施例的掩模层908包括自旋的光致抗蚀剂，然后再通过适当的掩模对掩模层908进行曝光以及对掩模层908进行显影来形成图案。
对于框810，对底层902、磁性材料层904以及上覆盖层906进行蚀刻，如图10所示。一个实施例的磁层304采用适当的湿蚀刻技术来蚀刻。对于其中的层906包括钛(Ti)或氧化钴(CoOx)的一个实施例，适当的稀氢氟(HF)酸溶液用来对经过掩模层908曝光的层906进行蚀刻。对于一个实施例，采用大约50∶1的HF酸溶液。对于其中的磁性材料层904包括钴(Co)的一个实施例，硝酸溶液用来对经过掩模层908曝光的磁性材料层904进行蚀刻。对于一个实施例，采用大约10％的硝(HNO3)酸溶液。对于其中的层906包括钛(Ti)的一个实施例，层906有助于减少对磁性材料层904进行湿蚀刻中的任何钻蚀。对于其中的层902包括钛(Ti)的一个实施例，适当的稀氢氟(HF)酸溶液用来对经过掩模层908曝光的层902进行蚀刻。对于一个实施例，采用大约50∶1的HF酸溶液。
例如，当基板300还根据图2所示的流程图200来处理时，各后续过程技术将解决磁层304的存在。作为磁层304包括钴(Co)的一个实例，将磁层304曝露在较高温度的含氧的等离子或大气中可能损害磁层304的有关属性。例如，对磁层304进行的后续过程技术的效果可采用磁导计来监测。
对于磁层304包含钴(Co)的一个实施例，例如采用具有原硅酸四乙酯(TEOS)的适当的等离子增强化学气相沉积(PECVD)系统来沉积二氧化硅(SiO2)，以形成介质层306，从而有助于将温度保持低于大约450摄氏度进而有助于使磁层304的氧化和晶化作用最小。
例如，对于将从磁层304、介质层306和/或从导电层308上的二氧化硅(SiO2)硬掩模中移去例如光致抗蚀剂的一个实施例，适当的较低温度抗蚀剂剥离技术和适当的溶剂可用来代替典型的较高温度灰化技术，以避免将磁层304较长时间曝露于较高温度的等离子下。例如，对于光致抗蚀剂用于对二氧化硅(SiO2)进行蚀刻、如用于介质层306的另一个实施例，二氧化硅(SiO2)可采用适当的较低功率和较低温度干蚀刻技术进行蚀刻，有助于使光致抗蚀剂的任何硬化最小。然后可采用适当的溶剂来移去光致抗蚀剂。
在采用磁层304和/或磁层312制造电感器100之后，磁层304和/或磁层312可通过将电感器100在出现磁场的情况下曝露于适当的温度来退火，以帮助激发磁层304和/或磁层312的磁属性。
虽然在图1所示的电感器100的情况下进行了说明，但也在制造具有其它适当结构的其它适当电感器中可形成一个或多个磁层以及形成其图案。例如，电感器100可采用多层上形成的多级导体和/或采用多个导体来制造。一个实施例的电感器100可采用串联或并联的多个导体来形成。另外，可在制造其它适当的集成电路装置、如采用类似于电感器100的一个或多个电感器形成的集成变压器中来形成一个或多个磁层并形成其图案。
集成变压器结构及制造
图11说明一个实施例的集成变压器1100。图12说明一个实施例的集成变压器1100的横剖面视图。图12所示的横剖面视图一般地对应图11所示变压器1100在线1212上的剖面。
如图12所示，集成变压器1100包括集成电感器100以及在电感器100上形成的另一集成电感器1150。一个实施例的集成电感器1150以类似于电感器100的方式来制造。电感器100对应于传统变压器的初级线圈，以及电感器1150对应于次级线圈。由于电感器100和1150在彼此电气隔离，因此一个实施例的变压器1100可用来将信号或功率从一个电路耦合到另一个电路，同时隔离直流(dc)偏置。变压器1100也可用来帮助减少噪声。
如图12所示，与电感器100相似，电感器1150包括一般螺旋型导体1160，它形成电流可沿其流动的信号通路。电感器1150相对于电感器100放置，使电感器100产生的电磁场在导体1160的最内圈1164的起点附近的最里面的节点1162上以及导体1160的最外圈1168的末端附近的最外面的节点1166上感应电压电位。然后电流流经导体1160。电感器1150上感应的电压电位可以根据需要在设计电感器100和1150时以及在相对于彼此定位电感器100和1150时从施加到电感器100上的电压电位开始升高或降低。
虽然所述各电感器110和1160是形成为大约 的一般八边形的圈，但各导体110和1160也可形成为一圈或多圈任何适当数量的圈以及任何适当形状的一圈的任何适当部分。例如，各圈可以是矩形、六边形或圆形。各导体110和1160形成的圈数有助于确定对于施加到电感器100上的给定电压电位，在电感器1150上所感应的电压电位量。各导体110和1160的各圈的形状也有助于确定对于施加到电感器100上的给定电压电位，在电感器1150上所感应的电压电位量。
各导体110和1160可包括任何适当的导电材料，并且可具有任何适当尺寸。各导体110和1160形成的信号通路可具有任何适当宽度、厚度及长度，同时在各圈之间具有适当间隔，并且可覆盖任何适当形状及大小的区域。各导体110和1160的材料和尺寸以及各导体110和1160的各圈之间的间隔有助于根据在电感器100上施加的给定电压电位，确定在电感器1150上所感应的电压电位量。
电感器100和1150可按任何适当方式相对于彼此来放置，以便对施加到电感器100上的给定电压电位，在电感器1150上感应任何所需电压电位。一个实施例的电感器1150相对于电感器100来放置，使导体1160形成的信号通路位于导体110形成的信号通路之上并且一般与其平行。电感器100和1150相对彼此定位的方式以及电感器100和1150之间的距离有助于根据在电感器100上施加的给定电压电位，确定在电感器1150上所感应的电压电位量。
虽然在电感器100对应于初级线圈以及电感器1150对应于次级线圈的情况下进行了说明，但电感器100也可对应于次级线圈，以及电感器1150可对应于初级线圈。也就是说，电压电位可施加到电感器1150的节点1162和1166上，以便产生电感器1150和100周围的电磁场，以及在电感器100的节点112和116上感应电压电位。
一个实施例的电感器100和1150均制造成具有增加的自感量，以帮助增加各电感器100和1150的品质因数Q，以及帮助形成在电感器100和1150之间具有较高互感的变压器1100。
如图12所示，一个实施例的电感器1150以类似于电感器100的方式来制造。电感器1150包括形成导体1160的磁层312、第一介质层314、导电层316，以及第二介质层318和磁层320。磁层312用作电感器100的第二磁层以及用作电感器1150的第一磁层。介质层314有助于将导电层316与磁层312隔离。介质层318有助于将磁层320与导电层316隔离。
一个实施例的电感器1150根据图2所示的流程图200来制造。已经形成电感器100之后，介质层314可按照对于与类似于图2所示的框208和210的介质层306的方式在电感器100上形成以及形成其图案。介质层314的形成和/或形成图案是可选的，与介质层306相似。例如，在电感器100不包含磁层312以及不包含介质层310的情况下，可以不形成介质层314。
可形成导电层316并形成其图案以形成导体1160，这类似于图2所示框212和214的导电层308。
可形成介质层318并形成其图案，类似于图2所示的框216和218的介质层310。介质层318的形成和/或形成图案是可选的，与介质层310相似。
可形成磁层320并形成其图案，类似于图2所示的框220和222的磁层312。磁层320的形成和/或形成图案是可选的，与介质层312相似。
磁层304和/或312有助于提高电感器100的自感量，以及磁层312和/或320有助于提高电感器1150的自感量。磁层304、312和/或320有助于提高电感器100和1150之间的互感。各磁层304、312以及320可包括任何适当的磁性材料，并具有任何适当的形状、如图1和11所示的矩形，以及任何适当的尺寸。各磁层304、312以及320可以包括或可以不包括与其它磁层304、312或320一样的磁性材料。磁层304、312以及320中的任何一个或多个可以可选地形成任何适当数量的一个或多个槽缝。
一个实施例的变压器1100可有选择地包括磁层304、312以及320其中之一，以帮助提高电感器100和/或电感器1150的电感。另一个实施例的变压器1100可有选择地包括磁层304、312以及320其中的两个，以帮助进一步提高电感器100和/或电感器1150的电感。另一个实施例的变压器1100可包括全部三个磁层304、312以及320，以帮助更进一步提高电感器100和/或电感器1150的电感。
对于变压器1100包括两个或两个以上磁层304、312以及320的一个实施例，各个这样的磁层304、312或320可通过任何适当的磁性和/或导电材料有选择地连接到另一磁层304、312或320。如图1所示，磁层304和312可通过导体110的最内圈114中的区域132和/或在沿导体110的最外圈118周围边长的一个或多个区域、如区域134和136上来连接。如图11所示，磁层312和320可通过导体1160的最内圈1164中的区域1182和/或在沿导体1160的最外圈1168周围边长的一个或多个区域、如区域1184和1186上来连接。磁层304和320可通过区域132和1182和/或在沿导体110和1160周围边长的一个或多个区域、如区域134和1184以及区域136和1186上来连接。磁层304、312以及320其中的两个或两个以上的层可沿任何适当形状、如图1和图11所示的矩形的周长来连接。
连接磁层304、312以及320其中的两个或两个以上的层有助于提高电感器100和/或电感器1150的自感量，以及提高电感器100和1150之间的互感。在沿导体110和/或导体1160周围的边长的大部分区域或几乎全部区域上连接磁层304、312以及320其中的两个或两个以上的层有助于防止导体110和/或1160产生的磁通量的杂散。
图13说明一个实施例的另一个集成变压器1300。集成变压器1300包括集成电感器1310和另一个集成电感器1360。如图13所示，电感器1310和1360以并列的关系来定位。例如，当电感器1310因在电感器1310上施加电压电位而产生电磁场时，在电感器1360上感应电压电位。电感器1360上感应的电压电位可以根据需要在设计电感器1310和1360时以及在相对于彼此定位电感器1310和1360时从施加到电感器1310上的电压电位开始增加或降低。
一个实施例的各电感器1310和1360以类似于电感器100的方式来制造。对于一个实施例，各电感器1310和1360根据图2所示的流程图200在相同的基板上制造，以形成变压器1300。
对于其中的电感器1310和1360包含对应于电感器100的磁层304的第一磁层的一个实施例，一个实施例的电感器1310和1360的各相应第一磁层可同时形成并保持相互连接，以便帮助提高电感器1310和1360之间的互感。对于其中的电感器1310和1360包含对应于电感器100的磁层312的第二磁层的一个实施例，一个实施例的电感器1310和1360的各相应第二磁层可同时形成并保持相互连接，以便帮助提高电感器1310和1360之间的互感。对于其中的各电感器1310和1360包含对应于电感器100的磁层304和312两个磁层的一个实施例，各电感器1310和1360的第一磁层可在沿电感器1310和1360两者周围边长的一个或多个区域上连接到各电感器1310和1360的第二磁层，以便帮助进一步提高电感器1310和1360之间的互感。
图14说明一个实施例的另一集成变压器1400。集成变压器1400包括集成电感器1410和另一集成电感器1460。一个实施例的电感器1410和1460定位为使电感器1460的导体的一圈或多圈的至少一部分均定位成与电感器1410的导体的一圈的至少一部分的内侧相邻。一个实施例的电感器1410和1460经过定位，使电感器1410的一圈或多圈的至少一部分均定位在电感器1460的两圈其中每圈的至少一部分之间并使得一圈或多圈电感器1460中的至少一部分分别定位在电感器1410的两圈其中每圈的至少一部分之间。对于一个实施例，如图14所示，电感器1410和1460经过定位，使电感器1410的各圈定位在与电感器1460的至少一个圈的相同水平并与其相邻，以及使电感器146C的各圈定位在与电感器1410的至少一个圈的相同水平并与其相邻。
例如，当电感器1410因在电感器1410上施加电压电位而产生电磁场时，在电感器1460上感应电压电位。电感器1460上感应的电压电位可以根据需要在设计电感器1410和1460时以及在相对于彼此定位电感器1410和1460时从施加到电感器1410上的电压电位开始增加或降低。
一个实施例的集成电感器1410和1460以类似于电感器100的方式来制造。对于一个实施例，各电感器1410和1460根据图2所示的流程图200来制造。对于一个实施例，各电感器1410和1460的导体同时根据图2所示的框212和214来形成。变压器1400可采用对应于电感器100的磁层304的第一磁层和/或对应于电感器100的磁层312的第二磁层来形成。
虽然各电感器100、1150、1310、1360、1410以及1460描述为包含一个单一水平的螺旋形导体，但具有在一个或多个水平上形成且串联或并联的任何适当数量的一个或多个螺旋形导体的其它适当的各初级和次级电感器可按照类似于电感器100的方式来制造，并以任何适当方式相对于彼此来定位，以形成集成变压器。
图15说明一个实施例的另一集成变压器1500。集成变压器1500包括集成电感器1510和另一集成电感器1560。一个实施例的电感器1510和1560经过定位，使电感器1560的导体的一圈或多圈的至少一部分均定位为与电感器1510的导体的一圈的至少一部分的内侧相邻，以及使电感器1510的一圈或多圈的至少一部分均定位为与电感器1560的一圈的至少一部分的内侧相邻。一个实施例的电感器1510和1560经过定位，使电感器1510的一圈或多圈的至少一部分均定位在电感器1560的两圈其中每圈的至少一部分之间，使电感器1560的一圈或多圈的至少一部分均定位在电感器1510的两圈其中每圈的至少一部分之间，以及使电感器1510或1560的一圈或多圈其中每圈至少一次横穿电感器1560或1510的相邻圈。
例如，当电感器1510因在电感器1510上施加电压电位而产生电磁场时，在电感器1560上感应电压电位。电感器1560上感应的电压电位可以根据需要在设计电感器1510和1560时以及在相对于彼此定位电感器1510和1560时从施加到电感器1510上的电压电位开始增加或降低。
一个实施例的各电感器1510和1560以类似于电感器100的方式来制造。对于一个实施例，各电感器1510和1560根据图2所示的流程图200来制造。对于一个实施例，各电感器1510和1560的导体按照图2所示的框212和214同时形成，并在各交叉上在各导体之间用适当介质材料来跨越多个水平，以适应各导体的跨接。变压器1500可采用对应于电感器100的磁层304的第一磁层和/或对应于电感器100的磁层312的第二磁层来形成。
虽然所述的各变压器1100、1300、1400以及1500包含一个初级电感器和一个次级电感器，但均以类似于电感器100的方式制造的任何适当数量的初级和次级电感器可按照任何方式相对于彼此来定位，以便形成集成变压器。例如，两个次级电感器可按照任何适当方式相对于一个初级电感器来设置，以形成集成变压器。
集成自耦变压器结构
图16说明一个实施例的集成变压器1600。集成变压器1600是自耦变压器。例如，一个实施例的变压器1600可以类似于图1所示电感器100的方式来制造。当电压电位施加到变压器1600的螺旋形导体1610的一端附近的节点1612上以及导体1610的另一端附近的另一个节点1616上时，可分接导体1610上任意两点的电压电位。例如，变压器1600可用于诸如直流(dc)电压转换器中的电路。
对于一个实施例，图16说明均在节点1612和1616之间的节点上的电压抽头1642和1644。采用电压抽头1642和/或1644分接的电压电位可根据需要在设计变压器1600时从施加到变压器1600上的电压电位来降低。例如，可分接所得到的电压电位，例如在电压抽头1642和电压抽头1644、节点1612和电压抽头1642、节点1612和电压抽头1644、节点1616和电压抽头1642、和/或节点1616和电压抽头1644上的电压电位。
对于另一实施例，预定电压电位、如地电位可施加到电压抽头1642和/或电压抽头1644上。当电压电位施加到变压器1600时，可分接节点1612和电压抽头1642、节点1612和电压抽头1644、节点1616和电压抽头1642、和/或节点1616和电压抽头1644上所得到的电压电位。
虽然所述导体1610是形成为大约 的一般八边形圈，但导体1610可形成一圈或多圈任何适当的数量以及任何适当形状的一圈的任何适当部分。例如，各圈可以是矩形、六边形或圆形。导体1610形成的圈数有助于确定对施加到变压器1600上的给定电压电位，采用电压抽头1642和/或1644所分接的电压电位量。导体1610的各圈形状还可帮助确定对施加到变压器1600上的给定电压电位，采用电压抽头1642和/或1644所分接的电压电位量。
导体1610可包括任何适当的导电材料，并且可具有任何适当尺寸。导体1610形成的信号通路可具有任何适当宽度、厚度及长度，同时在各圈之间具有适当间隔，并且可覆盖任何适当形状及大小的区域。导体1610的材料和尺寸以及导体1610各圈之间的间隔可帮助确定对施加到变压器1600上的给定电压电位，采用电压抽头1642和/或1644所分接的电压电位量。
变压器1600可经过制造，使电压电位可按照任何适当方式从导体1610分接。例如，变压器1600可经过制造，使电压电位可从导体1610下面和/或从导体1610上面来分接。例如，通过形成到导体1610的相应通孔并用适当的导电材料填充该通孔，电压抽头1642和1644可从变压器1600下面和/或上面以导电方式耦合到电路。在变压器1600包括较低磁层和/或较高磁层的情况下，较低磁层和/或较高磁层的一部分可有选择地被隔离，以便用作连接导体1610的导电触点的一部分。
虽然变压器1600被描述为包含一个单一水平螺旋形导体，但具有均在一个或多个水平上形成且串联或并联耦合的一个或多个任何适当数量的螺旋形导体的任何其它适当变压器可按照相似方式来制造，并在变压器的任何导体上的适当位置上来分接。
虽然变压器1600是在单个电感器的情况下来说明的，但任何适当变压器、如图11所示的变压器1100、图13所示的变压器1300、图14所示的变压器1400或者图15所示的变压器1500的任何适当初级或次级电感器可在变压器的任何导体上的任何适当位置上来分接。
集成电路和集成电路封装
如图17中的方框图所示，一个或多个集成变压器1702可集成到具有任何适当的一个或多个集成电路装置、如集成电路装置1704和1706或者具有包含一个或多个集成电路装置、如集成电路装置1704和1706的任何适当的电路的集成电路1700中。例如，各变压器1702可制造为图11所示的变压器1100、图13所示的变压器1300、图14所示的变压器1400、图15所示的变压器1500或者图16所示的变压器1600。虽然所述的是包含两个变压器1702，但集成电路1700可采用一个或多个任何适当数量的变压器1702来制造。
如图18的方框图形式所示，一个实施例的一个或多个集成变压器1802可安装在集成电路封装1800中，用于以导电方式耦合到集成电路封装1800所包含的集成电路1804上。各变压器1802可集成或安装到集成电路封装1800中，并以导电方式按任何适当方法耦合到集成电路1804上。例如，各变压器1802可制造为图11所示的变压器1100、图13所示的变压器1300、图14所示的变压器1400、图15所示的变压器1500或者图16所示的变压器1600。虽然所述的是包含两个变压器1802，但集成电路封装1800可采用一个或多个任何适当数量的变压器1802来制造。另外，一个或多个变压器1802也可直接在集成电路封装上制造。
在以上说明中，参照特定示范实施例对本发明进行了说明。但是很显然，可对其进行各种修改及变更，只要没有背离所附权利要求书中定义的本发明的广义精神或范围。因此，说明书和附图应看作是说明性的而不是限制性的。

Claims (39)

1.一种变压器，包括：
基板，所述基板包含半导体材料；
所述基板上的第一导体，所述第一导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
所述基板上的第二导体，所述第二导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；以及
所述基板和所述第一导体之间的第一磁层以及所述第一导体和所述第二导体之间的第二磁层，其中所述第一磁层耦合到所述第二磁层。
2.如权利要求1所述的变压器，其特征在于所述这些磁层包括钴。
3.如权利要求1所述的变压器，其特征在于所述这些磁层包括含钴的非晶合金。
4.如权利要求1所述的变压器，其特征在于所述这些磁层包括含钴和锆的非晶合金。
5.如权利要求1所述的变压器，其特征在于所述这些磁层包括含钴；锆；以及钽、铌，或稀土元素的非晶合金。
6.如权利要求1所述的变压器，其特征在于所述第二导体位于所述第一导体之上。
7.如权利要求6所述的变压器，其特征在于第三磁层位于所述第二导体之上。
8.一种变压器，包括：
基板，所述基板包含半导体材料；
所述基板上的第一导体，所述第一导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
所述基板上的第二导体，所述第二导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
设置在所述第一导体的所有螺旋形信号通路与所述第二导体的所有螺旋形信号通路之间的第一磁层；以及
设置在所述第一导体和所述基板之间的第二磁层，其中所述第二磁层耦合到所述第一磁层。
9.一种变压器，包括：
基板，所述基板包含半导体材料；
所述基板上的第一导体，所述第一导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
所述基板上的第二导体，所述第二导体形成具有类似于螺旋的形状且具有至少一圈的信号通路，其中所述第一和第二导体并排放置；
所述基板和所述导体之间的第一磁层；以及
所述导体上的第二磁层，其中所述第一磁层和所述第二磁层相连。
10.如权利要求9所述的变压器，其特征在于所述第一和第二导体均全部位于所述第一磁层之上。
11.如权利要求9所述的变压器，其特征在于包括在所述第一磁层中的至少一个槽缝。
12.如权利要求9所述的变压器，其特征在于所述第二磁层完全位于所述第一和第二导体之上。
13.如权利要求1所述的变压器，其特征在于所述第一和第二导体经过定位，使得所述第一导体的一圈或多圈的至少一部分均定位成与所述第二导体的一圈的至少一部分的内侧相邻，以及使得所述第二导体的一圈或多圈的至少一部分均定位成与所述第一导体的一圈的至少一部分的内侧相邻。
14.如权利要求13所述的变压器，其特征在于所述第一和第二导体均位于所述第一磁层之上。
15.如权利要求14所述的变压器，其特征在于包括位于所述第一和第二导体之上的另一磁层。
16.一种方法，包括：
在含半导体材料的基板上形成第一导体，其中所述的形成所述第一导体包括形成所述第一导体，使所述第一导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
在所述基板上形成第二导体，使所述第二导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；以及
形成所述基板和所述第一导体之间的第一磁层以及所述第一导体和所述第二导体之间的第二磁层，其中所述第一磁层耦合到所述第二磁层。
17.如权利要求16所述的方法，其特征在于所述形成所述这些磁层包括形成含钴的磁层。
18.如权利要求16所述的方法，其特征在于所述形成所述这些磁层包括形成其中包含含钴的非晶合金的磁层。
19.如权利要求16所述的方法，其特征在于所述形成所述这些磁层包括形成其中包含含钴和锆的非晶合金的磁层。
20.如权利要求16所述的方法，其特征在于所述形成所述这些磁层包括形成其中包含含钴；锆；以及钽、铌，或稀土元素的非晶合金的磁层。
21.如权利要求16所述的方法，其特征在于所述形成所述第二导体包括在所述第一导体上形成所述第二导体。
22.如权利要求21所述的方法，其特征在于包括在所述第二导体上形成另一磁层。
23.如权利要求21所述的方法，其特征在于所述形成所述磁层包括在所述第一和第二导体之间形成所述磁层；以及
其中所述方法包括在所述第二导体之上形成另一磁层。
24.一种方法，包括：
在含半导体材料的基板上形成第一导体，其中所述的形成所述第一导体包括形成所述第一导体，使所述第一导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
在所述基板上形成第二导体，使所述第二导体形成具有类似于螺旋的形状且具有至少一圈的信号通路，其中所述形成所述第一导体和所述形成所述第二导体包括形成所述第一和第二导体，使得所述第一和第二导体并排放置；以及
在所述基板之上形成第一磁层；
在所述第一导体和所述第二导体之上形成第二磁层，其中所述形成所述第一磁层和所述形成所述第二磁层包括形成彼此相连的所述第一和第二磁层。
25.如权利要求24所述的方法，其特征在于所述形成所述第一和第二导体包括在所述第一磁层上形成所述第一和第二导体。
26.如权利要求25所述的方法，其特征在于包括在所述第一磁层中形成至少一个槽缝。
27.如权利要求16所述的方法，其特征在于所述形成所述第一导体和所述形成所述第二导体包括形成所述第一和第二导体，使得所述第一导体的一圈或多圈的至少一部分均定位成与所述第二导体的一圈的至少一部分的内侧相邻，以及使得所述第二导体的一圈或多圈的至少一部分均定位成与所述第一导体的一圈的至少一部分的内侧相邻。
28.如权利要求27所述的方法，其特征在于包括在所述第二导体上形成第三磁层。
29.如权利要求27所述的方法，其特征在于所述形成所述磁层包括在所述第一和第二导体上形成所述磁层。
30.一种变压器，包括：
基板，所述基板包含半导体材料；
所述基板上的导体，所述导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
电压抽头，以导电方式在所述导体的端节点之间的一个节点处耦合到所述导体；以及
所述基板上的磁层。
31.如权利要求30所述的变压器，其特征在于所述磁层包括非晶钴合金。
32.如权利要求30所述的变压器，其特征在于所述导体位于所述磁层之上。
33.如权利要求32所述的变压器，其特征在于包括位于所述导体之上的另一磁层。
34.如权利要求30所述的变压器，其特征在于所述磁层位于所述导体之上。
35.一种方法，包括：
在含半导体材料的基板上形成导体，其中所述形成所述导体包括形成所述导体，使所述导体形成具有类似于螺旋的形状且具有至少一圈的信号通路；
在所述导体的端节点之间的一个节点处从所述导体分接电压电位；以及
在所述基板上形成磁层。
36.如权利要求35所述的方法，其特征在于所述形成所述磁层包括用含非晶钴合金的磁性材料形成所述磁层。
37.如权利要求35所述的方法，其特征在于所述形成所述导体包括在所述磁层上形成所述导体。
38.如权利要求37所述的方法，其特征在于包括在所述导体上形成另一磁层。
39.如权利要求35所述的方法，其特征在于所述形成所述磁层包括在所述导体上形成所述磁层。
CNB028065638A 2001-01-19 2002-01-22 集成变压器 Expired - Fee Related CN1286131C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/766,162 US6856228B2 (en) 1999-11-23 2001-01-19 Integrated inductor
US09/766,162 2001-01-19
US09/853,370 US6870456B2 (en) 1999-11-23 2001-05-11 Integrated transformer
US09/853,370 2001-05-11

Publications (2)

Publication Number Publication Date
CN1541396A CN1541396A (zh) 2004-10-27
CN1286131C true CN1286131C (zh) 2006-11-22

Family

ID=27117697

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028065638A Expired - Fee Related CN1286131C (zh) 2001-01-19 2002-01-22 集成变压器

Country Status (5)

Country Link
US (2) US6870456B2 (zh)
EP (1) EP1352403B1 (zh)
CN (1) CN1286131C (zh)
AU (1) AU2002245293A1 (zh)
WO (1) WO2002065492A2 (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870456B2 (en) 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6856228B2 (en) 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6903459B2 (en) * 2001-05-17 2005-06-07 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
KR100416264B1 (ko) * 2001-12-06 2004-01-24 삼성전자주식회사 저손실 인덕터소자
US6714112B2 (en) * 2002-05-10 2004-03-30 Chartered Semiconductor Manufacturing Limited Silicon-based inductor with varying metal-to-metal conductor spacing
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
US7202648B2 (en) * 2003-05-05 2007-04-10 Intel Corporation Fully integrated DC-to-DC regulator utilizing on-chip inductors with high frequency magnetic materials
GB0321658D0 (en) * 2003-09-16 2003-10-15 South Bank Univ Entpr Ltd Bifilar transformer
EP1536433A1 (en) 2003-11-28 2005-06-01 Freescale Semiconductor, Inc. High frequency thin film electrical circuit element
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield
US7098766B2 (en) * 2004-01-21 2006-08-29 Intel Corporation Magnetic material for transformers and/or inductors
KR100768919B1 (ko) * 2004-12-23 2007-10-19 삼성전자주식회사 전원 생성 장치
US8134548B2 (en) 2005-06-30 2012-03-13 Micron Technology, Inc. DC-DC converter switching transistor current measurement technique
US7636242B2 (en) * 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
US8368501B2 (en) * 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
US7423508B2 (en) * 2006-06-30 2008-09-09 Intel Corporation Control of eddy currents in magnetic vias for inductors and transformers in integrated circuits
US7518481B2 (en) * 2006-06-30 2009-04-14 Intel Corporation Slotted magnetic material for integrated circuit inductors
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7852186B2 (en) 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
JP4769675B2 (ja) * 2006-09-25 2011-09-07 富士通株式会社 電源ノイズ測定装置，集積回路，および半導体装置
TWI303957B (en) * 2006-12-11 2008-12-01 Ind Tech Res Inst Embedded inductor devices and fabrication methods thereof
US7538653B2 (en) * 2007-03-30 2009-05-26 Intel Corporation Grounding of magnetic cores
US20080238602A1 (en) * 2007-03-30 2008-10-02 Gerhard Schrom Components with on-die magnetic cores
US8242872B2 (en) 2007-05-18 2012-08-14 Globalfoundries Singapore Pte. Ltd. Transformer with effective high turn ratio
US7570144B2 (en) 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof
US7652355B2 (en) 2007-08-01 2010-01-26 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit shield structure
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
US20090309687A1 (en) * 2008-06-11 2009-12-17 Aleksandar Aleksov Method of manufacturing an inductor for a microelectronic device, method of manufacturing a substrate containing such an inductor, and substrate manufactured thereby,
US9999129B2 (en) 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
US7999361B1 (en) * 2010-02-19 2011-08-16 Altera Corporation Shielding structure for transmission lines
US8410575B2 (en) * 2010-03-30 2013-04-02 Infineon Technologies Austria Ag High voltage semiconductor devices and methods of forming the same
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
US9844141B2 (en) 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US8912845B2 (en) * 2013-01-07 2014-12-16 Analog Devices, Inc. Multiple winding transformer coupled amplifier
US9337251B2 (en) 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
WO2017147265A1 (en) 2016-02-23 2017-08-31 Salk Institute For Biological Studies High throughput assay for measuring adenovirus replication kinetics
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US10636560B2 (en) 2016-03-11 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Induction based current sensing
JP6520875B2 (ja) * 2016-09-12 2019-05-29 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
GB2566880B (en) * 2016-09-22 2022-01-12 Apple Inc Coupled inductor structures utilizing magnetic films
IT201600098500A1 (it) * 2016-09-30 2018-03-30 St Microelectronics Srl Micro-trasformatore con confinamento del campo magnetico e metodo di fabbricazione dello stesso
US10269703B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
US10403424B2 (en) 2017-06-09 2019-09-03 Texas Instruments Incorporated Method to form magnetic core for integrated magnetic devices
CN108447862B (zh) * 2018-02-27 2020-01-14 温州大学 可重构片上集成变压器及其信号线电感值的调节方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE411787C (de) 1923-06-27 1925-04-02 Theodor Kovacs Leicht loesbare Befestigung der Feder am Fuellhalter
US3607462A (en) 1968-03-21 1971-09-21 Spang Ind Inc Process of magnetic particle preparation
US3881244A (en) 1972-06-02 1975-05-06 Texas Instruments Inc Method of making a solid state inductor
JPS5313177B2 (zh) 1973-06-20 1978-05-08
JPS59189212U (ja) 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
JPS60133516A (ja) 1983-12-22 1985-07-16 Hitachi Ltd 薄膜磁気ヘツドの製造方法
JPS6120311A (ja) 1984-07-09 1986-01-29 Nippon Telegr & Teleph Corp <Ntt> アモルフアス軟磁性膜の作製方法
JPS63220506A (ja) 1987-03-09 1988-09-13 Murata Mfg Co Ltd チツプ型インダクタ
DE3880202T2 (de) 1987-06-08 1993-08-05 Esselte Meto Int Gmbh Magnetische vorrichtungen.
FR2620853B1 (fr) 1987-09-18 1989-12-01 Commissariat Energie Atomique Materiau magnetique composite et son procede de fabrication
US4959631A (en) 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
EP0411922B1 (en) * 1989-08-01 1994-03-30 TDK Corporation Composite winding type stacked-layer inductors including self-inductive inductors and mutual-inductive inductors and method of manufacturing the same
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5121852A (en) * 1990-05-23 1992-06-16 Essef Corporation Dynamic pressure relief seal for pressure vessels
DE4117878C2 (de) 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
JPH05225560A (ja) 1992-02-12 1993-09-03 Nkk Corp チタン製磁気ディスク基板の製造方法
JP3141562B2 (ja) 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
JPH06124843A (ja) 1992-10-14 1994-05-06 Nippon Telegr & Teleph Corp <Ntt> 高周波用薄膜トランス
US5583424A (en) * 1993-03-15 1996-12-10 Kabushiki Kaisha Toshiba Magnetic element for power supply and dc-to-dc converter
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US6033782A (en) 1993-08-13 2000-03-07 General Atomics Low volume lightweight magnetodielectric materials
JPH07272932A (ja) 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
US5446311A (en) 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5705287A (en) 1994-09-20 1998-01-06 International Business Machines Corporation Magnetic recording disk with metal nitride texturing layer
US5635892A (en) 1994-12-06 1997-06-03 Lucent Technologies Inc. High Q integrated inductor
EP0725407A1 (en) 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
JPH0983104A (ja) 1995-09-12 1997-03-28 Murata Mfg Co Ltd コイル内蔵回路基板
US5609946A (en) 1995-10-03 1997-03-11 General Electric Company High frequency, high density, low profile, magnetic circuit components
US6281560B1 (en) 1995-10-10 2001-08-28 Georgia Tech Research Corp. Microfabricated electromagnetic system and method for forming electromagnets in microfabricated devices
JP2765547B2 (ja) 1995-12-27 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5780175A (en) 1996-02-02 1998-07-14 Lucent Technologies Inc. Articles comprising magnetically soft thin films and methods for making such articles
EP0803882A1 (en) 1996-04-22 1997-10-29 Read-Rite Corporation Corrosion resistant amorphous magnetic alloys
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
KR100243658B1 (ko) 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
US5801100A (en) 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US5892425A (en) 1997-04-10 1999-04-06 Virginia Tech Intellectual Properties, Inc. Interwound center-tapped spiral inductor
US6040226A (en) 1997-05-27 2000-03-21 General Electric Company Method for fabricating a thin film inductor
US6118351A (en) 1997-06-10 2000-09-12 Lucent Technologies Inc. Micromagnetic device for power processing applications and method of manufacture therefor
US6191495B1 (en) 1997-06-10 2001-02-20 Lucent Technologies Inc. Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor
JP3730366B2 (ja) 1997-07-03 2006-01-05 株式会社東芝 薄膜磁気素子
JP3600415B2 (ja) * 1997-07-15 2004-12-15 株式会社東芝 分布定数素子
DE69833193T2 (de) 1997-08-05 2006-09-21 Koninklijke Philips Electronics N.V. Verfahren zur herstellung mehrerer elektronischer bauteile
FR2771843B1 (fr) 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6103136A (en) 1998-03-23 2000-08-15 Headway Technologies, Inc. Method for forming a soft adjacent layer (SAL) magnetoresistive (MR) sensor element with transversely magnetically biased soft adjacent layer (SAL)
US6166422A (en) 1998-05-13 2000-12-26 Lsi Logic Corporation Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor
US6201287B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods
US6441715B1 (en) 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US6037649A (en) 1999-04-01 2000-03-14 Winbond Electronics Corp. Three-dimension inductor structure in integrated circuit technology
US6291305B1 (en) 1999-06-11 2001-09-18 S3 Graphics Co., Ltd. Method for implementing resistance, capacitance and/or inductance in an integrated circuit
US6870456B2 (en) 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6452247B1 (en) 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit

Also Published As

Publication number Publication date
EP1352403A2 (en) 2003-10-15
AU2002245293A1 (en) 2002-08-28
CN1541396A (zh) 2004-10-27
US20030001713A1 (en) 2003-01-02
US6856226B2 (en) 2005-02-15
US20020008605A1 (en) 2002-01-24
EP1352403B1 (en) 2015-06-10
US6870456B2 (en) 2005-03-22
WO2002065492A3 (en) 2002-12-19
WO2002065492A2 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
CN1286131C (zh) 集成变压器
US7791447B2 (en) Integrated transformer
CN1925321A (zh) 集成电子器件及其制造方法
US7119650B2 (en) Integrated transformer
US6255714B1 (en) Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US6815220B2 (en) Magnetic layer processing
CN1694240A (zh) 在衬底上制造螺旋电感的方法及根据该方法制造的器件
JP2000277693A (ja) 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法
US20030070282A1 (en) Ultra-miniature magnetic device
JP2012134329A (ja) コア付きインダクタ素子およびその製造方法
TW201330228A (zh) 用於形成電感器的方法
WO2010147120A1 (ja) コア付きインダクタ素子およびその製造方法
JP2006041357A (ja) 半導体装置およびその製造方法
CN1622330A (zh) 一种集成电感及其制造方法
WO2023189926A1 (ja) 半導体装置及び半導体装置の製造方法
JP2006295047A (ja) 半導体装置および電子装置
TW200527650A (en) Inductor and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061122

Termination date: 20180122

CF01 Termination of patent right due to non-payment of annual fee