TW201330228A - 用於形成電感器的方法 - Google Patents

用於形成電感器的方法 Download PDF

Info

Publication number
TW201330228A
TW201330228A TW102102447A TW102102447A TW201330228A TW 201330228 A TW201330228 A TW 201330228A TW 102102447 A TW102102447 A TW 102102447A TW 102102447 A TW102102447 A TW 102102447A TW 201330228 A TW201330228 A TW 201330228A
Authority
TW
Taiwan
Prior art keywords
inductor
forming
layer
conductive
conductive lines
Prior art date
Application number
TW102102447A
Other languages
English (en)
Other versions
TWI418017B (zh
Inventor
Edward Belden Harris
Stephen Ward Downey
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW201330228A publication Critical patent/TW201330228A/zh
Application granted granted Critical
Publication of TWI418017B publication Critical patent/TWI418017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

一種用於形成一電感器的方法，包含：形成一半導體基材，該半導體基材具有暴露的背表面；在該基材上形成一或更多的介電層，其中該一或更多的介電層的上層包含一上表面；以相同的材料且以在複數傳導線之至少一點上改變其縱向的方式在該上表面上形成該等傳導線，其中該等傳導線顯示一電感效應；及藉由移除該半導體基材之該暴露的背表面的一區域以界定一孔隙，該孔隙在該等傳導線之至少一部分的下方。

Description

用於形成電感器的方法
本發明係關於電感器，特別是關於形成在一半導體基材內的螺旋電感器。
無線通信的現行改革和對較小型無線通信裝置的需求，導致對無線電通信電子裝置之最佳化和小型化的努力研究。在這些裝置的作業中，被動元件(例如電感器、電容器、和變壓器)扮演著不可或缺的角色，因此努力的方向在於縮小該等被動元件的尺寸，和改善其性能及製造效率。
分立的電感器和電容器，是使用於例如放大器和濾波器等交流電和無線電頻率裝置的電磁元件，以提供隨頻率而變化的功效。更明確地說，全電感器的電壓是經過電感器之電流的時間微分和電感係數兩者乘積的函數。習知電感器包含複數繞線，其包覆由鐵磁體或絕緣材料構成的一芯。雖然電感器的芯並非必要，但是若使用(例如)鐵磁體芯，則可增加電感值。電感係數亦為線圈圈數(更明確地說，電感係數與圈數的平方成比例)和芯面積的函數。習知分立的電感器形成螺旋線形(稱為電磁線圈形)或環 形(torroid)。芯典型地是由包含複數磁疇的鐵、鈷、或鎳(或鐵磁合金)所形成。供給於電感器的電流在芯材料內感應出一磁場，該磁場使磁疇對齊，並增加材料的導磁率，後者又增加電感係數。
半導體產業已針對小尺寸高性能裝置之製造發展多年，半導體電路設計和製造的一項挑戰，在於將高性能電容器和電感器層積於半導體裝置。理想上，將這些組件以半體體製造技術中的方法和程序，形成在一半導體基材的相對小表面積上。但是相較於主動裝置的構造尺寸和線的寬度，電感器和電容器大且不易層積於構造尺寸為次微米範圍的半導體裝置中。
形成在半導體基材表面上的大部分電感器具有螺旋形，其螺旋的平面係平行於該基材的表面。有許多已知的技術可形成螺旋電感器，例如藉由遮罩、圖案化、和蝕刻一層形成在基材表面上的傳導性材料。亦可形成多個相互連接的螺旋形電感器，以提供所欲的電感性質，和/或簡化製造步驟。參見美國第6,429,504號專利和第5,610,433號專利的例子；前者描述一多層螺旋電感器；後者揭露具有高Q因子且由複數層形成之高值電感器，其中每一層包含兩個以上的線圈，各層的各線圈系相互串聯連接。
Q(或品質因子)為一重要電感器優點特徵，其定義為電感抗對阻抗的比。高Q電感器(例如具有低阻抗)呈現窄Q峰為輸入信號頻率的函數，其中的峰是發生在電感器諧振頻率。當使用在與頻率有關且窄帶寬的電路作業中 ，高Q電感器尤其重要。例如增加震盪器內之電感器的Q，可降低震盪器相位雜訊，且可限制震盪器的頻率在一較窄的頻帶內。因為Q值是電感器阻抗的反函數，所以將阻抗最小化可增加Q。將阻抗最小化的一種習知技術，是增加形成電感器之傳導性材料的截面積。但是此等導體在蝕刻、清洗、形成保護膜(鈍化)等步驟期間會遭遇困難，且會佔用半導體基材上寶貴的空間。再者，當這些金屬導體間的介電材料中形成間隙時，也會遭遇困難而發生裝置信賴性的問題，因為該等間隙會造成局部介電破壞，因此縮短電感器的圈數。
形成在半導體基材表面上之螺旋電感器的磁場，係垂直於該基材。該磁場在半導體基材內、和形成於基材內用以連接各主動半導體區之傳導性相互連接構造內，感應出渦電流。因為這些渦電流代表一種損失機構，這些渦電流增加電感器阻抗，並因此降低電感器的Q因子。
為了避免此等損失，在相對低的作業頻率時，藉由模擬具有主動裝置之電感器，可達到電感性的功效。但是主動裝置具有一有限的動力範圍，會發射不想要的雜訊進入作業電路，且在較高的作業頻率時，不能提供可接受的電感性功效。
一種限制渦電流損失的習知技術，將一傳導性遮罩平行於電感器地置於電感器下面。該導體縮短磁力線，並減少下方半導體基材內的渦電流。使用深溝技術移除電感器下面之一區域的矽，亦可減少渦電流。此技術從晶圓的前 表面或上表面移除矽。此技術可用於在包含雙極和CMOS電晶體(互補金屬氧化物矽場效電晶體)的積體電路中形成獨立的區域。增加電感器和下面矽之間的距離，亦可降低渦電流損失。使用這些技術時，Q因子的邊際改善已屬顯著。
為了提供半導體基材上之電感器和主動裝置在製造上的改善，乃提供了形成該電感器的構造和方法，該電感器包含一半導體基材和在該基材上的一介電層。在該介電層的上表面形成包含該電感器的傳導線。移除傳導線下之半導體基材的一區域。
一種半導體裝置包含一半導體基材和在該半導體基材上的一介電層。介電層上設置一連續導體。半導體基材在其內界定一孔，該孔在連續導體下之一區域的至少一部分內。
10‧‧‧基材
12‧‧‧區域
14‧‧‧區域
40‧‧‧介電層
42‧‧‧上表面
44‧‧‧窗口
45‧‧‧上表面
46‧‧‧區域
48‧‧‧區域
50‧‧‧鈦
52‧‧‧場區域
53‧‧‧下表面
56‧‧‧側璧
58‧‧‧氮化鈦
60‧‧‧鎢
62‧‧‧鎢插頭
66‧‧‧鋁堆積
66A‧‧‧鋁傳導線
67‧‧‧鈦層
68‧‧‧氮化鈦層
69‧‧‧鋁層
70‧‧‧抗反射蓋層
71‧‧‧電感器
76‧‧‧末端
80‧‧‧弧形螺旋電感器
82‧‧‧孔隙
89‧‧‧電感器
90‧‧‧傳導元件
92‧‧‧電感器
94‧‧‧金屬間介電層
98‧‧‧傳導元件
100‧‧‧鎢插頭
102‧‧‧鎢插頭
120‧‧‧電感器
122‧‧‧基材
124‧‧‧傳導孔
126‧‧‧介電層
128‧‧‧傳導構造
130‧‧‧傳導孔
132‧‧‧金屬間介電層
140‧‧‧傳導構造
142‧‧‧傳導孔
144‧‧‧金屬間介電層
146‧‧‧傳導構造
150‧‧‧區域
當配合閱讀下列圖式，且考慮下列詳細說明，則本發明將更易瞭解，且其優點和用途將更明顯。其中：圖1-14例是本發明一半導體構造和電感器，連同方法的全部步驟。
依據一般實務，描述的各種裝置特徵，並不畫出其尺寸，而只強調畫出本發明相關的明確構造而以。在全部構 造特徵和內文，參考字母代表類似的元件。
本發明一種形成電感器的方法，以圖1所示做為開始。圖1例示一積體電路半導體基材10，其習知地包含多個主動元件(未示)。依據本發明的一實施例，為了容置電感器，區域12、14內未形成主動元件。
介電層40(典型為3-5微米厚)形成在矽基材10之上表面42的上方，形成窗口44延伸經過介電層40，至基材10之區域46、48內的主動元件。以習知的微影遮罩、圖形化、和蝕刻程序形成窗口44。在接下來的處理步驟中，在上表面45之上形成一傳導性材料層。圖1所示之矽基材的區域中，電感器形成在傳導性材料層內，且在窗口44內形成相互連接的元件(例如鎢插頭)，以將電感器連接於區域46、48內的主動元件。
如圖2所示，在窗口44內和場區域52上(亦即介電層40的上表面)沉積一鈦層50。在窗口44的下表面53，鈦層50與下面主動區域的矽產生反應，以形成局部的矽化鈦區域。該矽化物區域在主動區域和稍後形成在窗口44內的相互連接鎢插頭之間，提供較佳的傳導性。
其次，在窗口44內和場區域52上沉積一氮化鈦(TiN)層58。已知氮化鈦會和以氧化物為主的材料(例如介電層40)分離，所以鈦層50做為一黏著層，以促進氮化鈦層58和場區域52、側壁56、及下表面53的下介電材料之間的 黏結。當以氟為主之氣體和鈦快速反應時，氮化鈦層58做為下鈦層和以氟為主之氣體間的一障礙。該以氟為主之氣體係於下述沉積鎢的步驟中所使用。
如圖3所例示，以含有六氟化鎢(WF6)和矽烷(SiH4)的化學蒸鍍法，在窗口44內和場區域52內形成一鎢層60。然後對矽基材10進行一化學機械拋光步驟，並形成鎢插頭62(參見圖4)。
如圖5所例示，一鋁堆積66沉積在場區域52上，該鋁堆積層從底部到頂部，包含鈦層67、一氮化鈦層68、一鋁層69、和一抗反射蓋層70。鋁堆積66的鈦層67和氮化鈦層68，與上述的鈦50和氮化鈦58扮演相同的目的。
使用習知的遮罩、圖案化、和蝕刻步驟，移除鋁堆積66的某些區域，以基材10的一區域內形成供電感器71用的所欲導體的形狀。該電感器71包含如圖6所示的多個鋁傳導線66A。
在圖6未示之基材10的其他區域內，以遮罩、圖案化、和蝕刻步驟，將傳導性相互連接構造形成在鋁堆積66內。且將下傳導性鎢插頭形成與基材10內的主動區相接觸。相互連接構造(稱為金屬-1層或第一金屬化層)連接於下鎢插頭。如熟悉該技藝人士所知者，在鋁堆積66上形成額外的相互連接構造、傳導性導孔、和金屬間的介電層，以形成積體電路之完整的相互連接系統。因此，很方便將電感器的成型併入相互連接裝置的成形步驟中，因為電感器可與相互連接構造同時成型。
如圖7(圖6是取自圖7之線6-6剖視圖)的平面視圖可看到的，此實施例中的傳導線66A是線性的，且相交成約90度，形成一線性螺旋狀電感器71。電感器71的末端76可藉由鎢插頭62連接於區域46和48內的下主動裝置。
圖8顯示一弧形螺旋電感器80，其亦可由適當的遮罩、圖案化、和蝕刻鋁堆積66材料區域而形成。藉由適當選擇構成電感器71之導體的尺寸和幾何圖案，可形成具有所欲電感值的電感器。
在例示於圖6之本發明的實施例中，電感器71形成於第一金屬層(或金屬-1層)內。在以下例示的實施例中，電感器形成在上階金屬化層內。
本發明在形成電感器71之後，電感器71(稱為晶圓的背側)下面之基材10的區域12和14被移除，而形成孔隙82。形成孔隙82後的構造，例示於圖9的剖面視圖和圖10的平面視圖。材料蝕刻方法和雷射微加工為已知的技術，可使用該等技術來移除區域12和14，該等區域的厚度通常為300-500微米。雖然圖10中之孔隙82為矩形，但這只是例示而已。(例如)圓形螺旋電感器用的孔隙，通常為圓形。在一實施例中的孔隙82，以例如環氧樹脂或聚醯亞胺等的非傳導性、介電、或封裝材料填充。在另一實施例中，在電感器71形成之前，先在基材10內形成孔隙82，雖然此一技術可能更困難，因為可能需要以例如二氧化矽填充孔隙，以允許隨後而來的上層成型。
如上所述，電感器71下面沒有半導體或傳導性材料， 降低了電感器所感應出來的渦電流，並提昇了電感器的Q因子。
圖11例示一電感器89的實施例，其包含位於與傳導線66A同一金屬化層的一傳導元件，以延伸末端76。在此實施例中的孔隙82，大於圖9的實施例，因此當與圖9的電感器71相比較時，電感器89的Q因子增加了。
圖12是圖11之電感器89的平面視圖，圖11的剖視圖是取自圖12的平面11-11。
圖13是電感器92的剖視圖，其中，兩末端76與電感器71相分離，以允許形成較前述各實施例為大的孔隙82。為了形成此實施例，傳導線66A上設一金屬間介電層94；且金屬間介電層94上的一金屬間層，包含形成於其內的一傳導元件98。鎢插頭100將末端76連接於傳導元件98。鎢插頭102將傳導元件連接於基材10內的主動區域。由於兩末端連接於電感器92之腳印外側的一主動區，孔隙82能大致含蓋電感器92下面的全部區域。
如熟悉該項技藝人士所知者，積體電路通常包含多個金屬化層，以將形成在半導體基材內的各裝置主動區相互連接。這些金屬化層通常以一數字指示，並以字母‘M’表示金屬化，例如第一金屬化層(M1)。在本發明的一實施例中，電感器形成在較上金屬化層內(即M1的上面)，並向上和/或向下延伸鎢插頭，以將電感器末端連接於裝置主動區或其他傳導構造。
典型的第五金屬化層(M5)距半導體基材10約5微米 ，因此形成在其內的電感器距半導體基材10約5微米。據觀察，(依據本發明的的技術)移除下基材使電感器和基材間分離5微米，可改善電感器的Q。經觀察，上述習知損耗基材效應，電感器-基材分離距離至少等於電感器的直徑。典型的電感器直徑可在50-100微米。因此本發明的教示，可有利地使用在電感器形成在任何金屬化層的地方，因為所有的金屬化層都在半導體基材的100微米內。
圖14是例示本發明實施例的剖面視圖，其中電感器120形成在基體電路裝置的第三金屬化層(或M3)內。圖14並未顯示上述實施例所述的某些輔助層(例如鈦或氮化鈦)。半導體基材122包含以習知技術形成的多個主動裝置(未示)。傳導孔124形成在介電層126內。第一金屬化層(M1)包含傳導構造128，用以將傳導孔124連接於形成在金屬間介電層132內的上傳導孔130。如此技藝所知的，傳導性構造亦延伸進入並向外離開圖14剖面的平面。
第二金屬化層(M2)包含傳導構造140，其在傳導孔130之上，且連接於形成在金屬間介電層144內的傳導孔142。第三金屬化層包含電感器120和傳導構造146，該兩者以在金屬間介電層上面之傳導層上執行習知的遮罩、圖案化、和蝕刻步驟而同時形成。例示的構造上面，以可再形成額外的金屬化層和金屬間介電層(未示於圖14)。
在金屬間介電層144形成之前，先以習知的遮罩、圖案化、和蝕刻步驟在電感器下端的區域150內形成導孔。在導孔上方形成金屬間介電層144之前，先以二氧化矽( 一種介電材料)或其他相對低損耗材料填充導孔。在另一實施例中(未示於圖14)，依上述的教示移除電感器120下面基材122的一區域。如先前實施例所述者，電感器120下端無半導體和金屬化層，可減少渦電流損失，並改善電感器的Q因子。
已將構造和方法描述成有利於在半導體基材上形成電感器。雖然以例示本發明之明確的應用，但此處所揭露的原理，提供以各種方式和電路構造實施本發明的基礎。許多的變化都可能在本發明的範圍內，本發明僅受下列申請專利範圍限制。
10‧‧‧基材
40‧‧‧介電層
42‧‧‧上表面
46‧‧‧區域
48‧‧‧區域
50‧‧‧鈦
53‧‧‧下表面
58‧‧‧氮化鈦
62‧‧‧鎢插頭
66A‧‧‧鋁傳導線
67‧‧‧鈦層
68‧‧‧氮化鈦層
69‧‧‧鋁層
70‧‧‧抗反射蓋層
71‧‧‧電感器
76‧‧‧末端
82‧‧‧孔隙

Claims (5)

  1. 一種用於形成一電感器的方法，包含：形成一半導體基材，該半導體基材具有暴露的背表面；在該基材上形成一或更多的介電層，其中該一或更多的介電層的上層包含一上表面；以相同的材料且以在複數傳導線之至少一點上改變其縱向的方式在該上表面上形成該等傳導線，其中該等傳導線顯示一電感效應；及藉由移除該半導體基材之該暴露的背表面的一區域以界定一孔隙，該孔隙在該等傳導線之至少一部分的下方。
  2. 如申請專利範圍第1項之用於形成一電感器的方法，更包含在該介電層內的實質直立第一和第二傳導孔，其中該等傳導線包含第一和第二末端，且其中該半導體基材包含主動區域，且其中該第一傳導孔和該第二傳導孔，將一主動區域分別電性連接於該第一末端和該第二末端。
  3. 如申請專利範圍第1項之用於形成一電感器的方法，其中該等傳導線包括電感器。
  4. 如申請專利範圍第1項之用於形成一電感器的方法，其中該等傳導線包括螺旋形狀。
  5. 如申請專利範圍第1項之用於形成一電感器的方法，其中該等傳導線包括線性螺旋形狀。
TW102102447A 2003-08-22 2004-06-29 用於形成電感器的方法 TWI418017B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/646,997 US7075167B2 (en) 2003-08-22 2003-08-22 Spiral inductor formed in a semiconductor substrate

Publications (2)

Publication Number Publication Date
TW201330228A true TW201330228A (zh) 2013-07-16
TWI418017B TWI418017B (zh) 2013-12-01

Family

ID=34136607

Family Applications (2)

Application Number Title Priority Date Filing Date
TW093119217A TWI412119B (zh) 2003-08-22 2004-06-29 半導體裝置
TW102102447A TWI418017B (zh) 2003-08-22 2004-06-29 用於形成電感器的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW093119217A TWI412119B (zh) 2003-08-22 2004-06-29 半導體裝置

Country Status (7)

Country Link
US (2) US7075167B2 (zh)
EP (2) EP1830402B1 (zh)
JP (2) JP2005072588A (zh)
KR (1) KR101084959B1 (zh)
CN (3) CN101794775B (zh)
SG (1) SG109577A1 (zh)
TW (2) TWI412119B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679743B (zh) * 2018-06-15 2019-12-11 台灣積體電路製造股份有限公司 積體電路、半導體裝置及形成積體電路的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
US7205632B2 (en) * 2004-04-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-scattering attenuator structure for high energy particle radiation into integrated circuits
US7215000B2 (en) * 2004-08-23 2007-05-08 Texas Instruments Incorporated Selectively encased surface metal structures in a semiconductor device
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
GB2440365A (en) * 2006-07-21 2008-01-30 X Fab Uk Ltd A semiconductor device
US7935607B2 (en) * 2007-04-09 2011-05-03 Freescale Semiconductor, Inc. Integrated passive device with a high resistivity substrate and method for forming the same
KR100947933B1 (ko) * 2007-08-28 2010-03-15 주식회사 동부하이텍 인덕터 및 그 제조 방법
CN101442048B (zh) * 2007-11-23 2010-09-08 上海华虹Nec电子有限公司 射频cmos集成电感中的接地环结构
CN101924102B (zh) * 2009-06-15 2013-07-31 慧国(上海)软件科技有限公司 半导体装置
JP2011040882A (ja) * 2009-08-07 2011-02-24 Sony Corp 高周波デバイス
JP2011049397A (ja) * 2009-08-27 2011-03-10 Sony Corp 高周波デバイス
TWI412114B (zh) * 2009-12-31 2013-10-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
TWI436463B (zh) * 2009-12-31 2014-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
US8710622B2 (en) * 2011-11-17 2014-04-29 Harris Corporation Defected ground plane inductor
US8580647B2 (en) * 2011-12-19 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Inductors with through VIAS
CN105609267B (zh) * 2014-11-14 2018-08-07 乾坤科技股份有限公司 无基板电子组件及其制造方法
US9484297B2 (en) 2015-03-13 2016-11-01 Globalfoundries Inc. Semiconductor device having non-magnetic single core inductor and method of producing the same
US10075132B2 (en) * 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9509251B2 (en) 2015-03-24 2016-11-29 Freescale Semiconductor, Inc. RF amplifier module and methods of manufacture thereof
US9871107B2 (en) * 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
US9787254B2 (en) 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
US11373803B2 (en) * 2017-08-11 2022-06-28 Applied Materials, Inc. Method of forming a magnetic core on a substrate
US10672704B2 (en) * 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with polygonal inductive device
CN108133101B (zh) * 2017-12-21 2021-09-24 上海华力微电子有限公司 一种电感版图之辅助层及器件参数抽取的方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227659A (en) * 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
JPH0677407A (ja) * 1992-04-06 1994-03-18 Nippon Precision Circuits Kk 半導体装置
WO1994007348A1 (en) * 1992-09-24 1994-03-31 Hughes Aircraft Company Dielectric vias within multilayer 3-dimensional structures/substrates
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US6492705B1 (en) * 1996-06-04 2002-12-10 Intersil Corporation Integrated circuit air bridge structures and methods of fabricating same
US5736749A (en) * 1996-11-19 1998-04-07 Lucent Technologies Inc. Integrated circuit device with inductor incorporated therein
TW327253B (en) * 1997-05-23 1998-02-21 Vanguard Int Semiconduct Corp The manufacturing method of metallization for IC
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
US6153489A (en) * 1997-12-22 2000-11-28 Electronics And Telecommunications Research Institute Fabrication method of inductor devices using a substrate conversion technique
TW363278B (en) * 1998-01-16 1999-07-01 Winbond Electronics Corp Preparation method for semiconductor to increase the inductive resonance frequency and Q value
TW367623B (en) * 1998-02-20 1999-08-21 Winbond Electronic Corp High Q value inductor and forming method thereof
US6025261A (en) * 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
JPH11354330A (ja) 1998-06-08 1999-12-24 Mitsubishi Materials Corp 積層チップ部品およびその使用方法
US6426267B2 (en) * 1998-06-19 2002-07-30 Winbond Electronics Corp. Method for fabricating high-Q inductance device in monolithic technology
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
US6249191B1 (en) * 1998-11-23 2001-06-19 Micron Technology, Inc. Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods
US6083802A (en) * 1998-12-31 2000-07-04 Winbond Electronics Corporation Method for forming an inductor
US6310387B1 (en) * 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6140197A (en) * 1999-08-30 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method of making spiral-type RF inductors having a high quality factor (Q)
JP2001168288A (ja) * 1999-12-13 2001-06-22 Seiko Epson Corp 半導体装置
US6503838B1 (en) * 1999-12-31 2003-01-07 Texas Instruments Incorporated Integrated circuit isolation of functionally distinct RF circuits
JP2001223331A (ja) * 2000-02-07 2001-08-17 Sony Corp 半導体装置及びその製造方法
US6800533B1 (en) 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
JP2002009299A (ja) * 2000-04-17 2002-01-11 Mitsubishi Electric Corp 半導体装置の製造方法
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
US6420773B1 (en) * 2000-10-04 2002-07-16 Winbond Electronics Corp. Multi-level spiral inductor structure having high inductance (L) and high quality factor (Q)
JP2002164512A (ja) * 2000-11-28 2002-06-07 Fujitsu Ltd 半導体装置及びその製造方法
US6534843B2 (en) * 2001-02-10 2003-03-18 International Business Machines Corporation High Q inductor with faraday shield and dielectric well buried in substrate
US6712983B2 (en) * 2001-04-12 2004-03-30 Memsic, Inc. Method of etching a deep trench in a substrate and method of fabricating on-chip devices and micro-machined structures using the same
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP4355128B2 (ja) * 2002-07-04 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679743B (zh) * 2018-06-15 2019-12-11 台灣積體電路製造股份有限公司 積體電路、半導體裝置及形成積體電路的方法
US10535635B2 (en) 2018-06-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Second semiconductor wafer attached to a first semiconductor wafer with a through hole connected to an inductor
US11043473B2 (en) 2018-06-15 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a first semiconductor wafer and a second semiconductor wafer, semiconductor device including a first semiconductor wafer and a second semiconductor wafer and method of manufacturing same
US11658157B2 (en) 2018-06-15 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a first semiconductor wafer and a second semiconductor wafer, semiconductor device including a first semiconductor wafer and a second semiconductor wafer and method of manufacturing same

Also Published As

Publication number Publication date
KR101084959B1 (ko) 2011-11-23
CN101794775A (zh) 2010-08-04
CN1707806B (zh) 2010-08-18
EP1513170A3 (en) 2005-05-25
EP1513170A2 (en) 2005-03-09
US7075167B2 (en) 2006-07-11
KR20050020707A (ko) 2005-03-04
EP1830402B1 (en) 2015-06-17
JP2005072588A (ja) 2005-03-17
CN101794775B (zh) 2011-12-28
US20070107206A1 (en) 2007-05-17
TWI418017B (zh) 2013-12-01
JP2007300143A (ja) 2007-11-15
EP1830402A2 (en) 2007-09-05
EP1830402A3 (en) 2007-10-17
CN101345242B (zh) 2010-07-21
US20050040471A1 (en) 2005-02-24
TW200509370A (en) 2005-03-01
SG109577A1 (en) 2005-03-30
TWI412119B (zh) 2013-10-11
CN101345242A (zh) 2009-01-14
CN1707806A (zh) 2005-12-14
EP1513170B1 (en) 2014-09-24
US7381607B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
TWI418017B (zh) 用於形成電感器的方法
JP4948756B2 (ja) 集積回路内に形成されたインダクタ及びその製造方法
US7969274B2 (en) Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US6903644B2 (en) Inductor device having improved quality factor
CN103247596B (zh) 芯片上铁氧体磁珠电感器
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US8531002B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
TWI467741B (zh) 積體電感結構
JPH11135721A (ja) インダクタ、インダクタの製造方法および半導体集積回路装置