TWI679743B - 積體電路、半導體裝置及形成積體電路的方法 - Google Patents

積體電路、半導體裝置及形成積體電路的方法 Download PDF

Info

Publication number
TWI679743B
TWI679743B TW107129274A TW107129274A TWI679743B TW I679743 B TWI679743 B TW I679743B TW 107129274 A TW107129274 A TW 107129274A TW 107129274 A TW107129274 A TW 107129274A TW I679743 B TWI679743 B TW I679743B
Authority
TW
Taiwan
Prior art keywords
conductive portion
inductor
interconnect structure
conductive
semiconductor wafer
Prior art date
Application number
TW107129274A
Other languages
English (en)
Other versions
TW202002220A (zh
Inventor
陳致霖
Chih-Lin Chen
劉欽洲
Chin-Chou Liu
張豐願
Fong-Yuan Chang
李惠宇
Hui-Yu Lee
黃博祥
Po-Hsiang Huang
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI679743B publication Critical patent/TWI679743B/zh
Publication of TW202002220A publication Critical patent/TW202002220A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種積體電路包括第一半導體晶圓、第二半導體晶圓、 第一內連結構、電感器、第二內連結構、及基底穿孔。第一半導體晶圓具有位於第一半導體晶圓的前側中的第一裝置。第二半導體晶圓結合至第一半導體晶圓。第一內連結構位於第一半導體晶圓的背側的下面。電感器位於第一半導體晶圓下面，且電感器的至少一部分位於第一內連結構內。第二內連結構位於第一半導體晶圓的前側上。基底穿孔延伸穿過第一半導體晶圓。電感器藉由第二內連結構及基底穿孔耦合至至少第一裝置。

Description

積體電路、半導體裝置及形成積體電路的方法
本發明的實施例是有關於一種積體電路、半導體裝置及形成積體電路的方法。
半導體裝置用於例如個人電腦、行動電話、數位照相機、及其他電子設備等各種電子應用中。半導體裝置通常是藉由以下步驟來製作：在半導體基底之上依序沈積絕緣材料層或介電材料層、導電材料層及半導電材料層，並使用微影將各種材料層圖案化以在所述半導體基底上形成電路組件及元件。通常在單個半導體晶圓上製造諸多積體電路，且藉由沿切割道在各積體電路之間進行鋸切(sawing)來單體化出晶圓上的單獨晶粒。例如，通常將單獨的晶粒分別封裝成多晶片模組或其他類型的封裝。
半導體行業藉由不斷地減小最小特徵尺寸而持續提高各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的整合密度，此使得更多組件能夠被整合至給定面積中。在一些應用中，該些更小的電子組件亦需要更小的封裝，所述封裝利用較 過去的封裝更小的面積。
三維積體電路(three dimensional integrated circuit，3DIC)是半導體封裝方面的最新發展，其中多個半導體晶粒被彼此上下堆疊，例如疊層封裝(package-on-package，PoP)及系統級封裝(system-in-package，SiP)等封裝技術。一些三維積體電路是藉由在半導體晶圓級上將晶粒上下放置而製備成。作為實例，三維積體電路由於堆疊式晶粒之間的內連線的長度減小而提供提高的整合密度及其他優點(例如更快速度及更高頻寬)。然而，存在諸多與三維積體電路相關的挑戰。
本說明的一個態樣是有關於一種積體電路。所述積體電路包括第一半導體晶圓、第二半導體晶圓、第一內連結構、第二內連結構、電感器、及基底穿孔。所述第一半導體晶圓具有位於所述第一半導體晶圓的前側中的第一裝置。所述第二半導體晶圓結合至所述第一半導體晶圓。所述第一內連結構位於所述第一半導體晶圓的背側下面。所述電感器位於所述第一半導體晶圓下面，且所述電感器的至少一部分位於所述第一內連結構內。所述第二內連結構位於所述第一半導體晶圓的所述前側上。所述基底穿孔延伸穿過所述第一半導體晶圓。所述電感器藉由所述第二內連結構及所述基底穿孔耦合至至少所述第一裝置。
本揭露的另一態樣是有關於一種半導體裝置。所述半導 體裝置包括第一半導體晶圓、第二半導體晶圓、第一內連結構、電感器、基底穿孔、及凸塊下金屬層。所述第一半導體晶圓具有位於所述第一半導體晶圓的前側中的第一裝置。所述第二半導體晶圓具有位於所述第二半導體晶圓的前側中的第二裝置，所述第二半導體晶圓的所述前側結合至所述第一半導體晶圓的所述前側。所述第一內連結構位於所述第一半導體晶圓的背側上。所述電感器位於所述第一半導體晶圓的所述背側上。所述電感器包括位於所述第一內連結構內的第一部分。所述基底穿孔延伸穿過所述第一半導體晶圓且將所述電感器耦合至至少所述第一裝置。所述凸塊下金屬層位於所述第一內連結構的表面上。
本說明的又一態樣是有關於一種形成積體電路的方法。所述方法包括：將第一半導體晶圓的前側結合至第二半導體晶圓的前側；形成延伸穿過所述第一半導體晶圓的基底穿孔；在所述第一半導體晶圓的背側上形成第一內連結構；在所述第一內連結構的表面上形成凸塊下金屬層；以及在所述凸塊下金屬層上形成焊料凸塊集合。在一些實施例中，所述第一半導體晶圓的所述前側具有第一裝置。在一些實施例中，所述形成所述第一內連結構包括在所述第一半導體晶圓的所述背側上形成電感器的第一部分。在一些實施例中，所述形成所述凸塊下金屬層包括在所述第一半導體晶圓的所述背側上形成所述電感器的第二部分。
100、200、300、400、500、600、700、800、900、1000、1100‧‧‧積體電路
102‧‧‧半導體晶圓/晶圓
102a、104a‧‧‧前側
102b、104b‧‧‧背側
103、105‧‧‧半導體基底/基底
104‧‧‧半導體晶圓
106、108、110‧‧‧內連結構
106a、106b、806a、806b‧‧‧導電結構/導電特徵
112‧‧‧凸塊下金屬層
112a、112f、152、154a、154b、154c、154d、154e、154f、156a、156b、156c、156d、156e、158、170、252、254、258、270a、270b、270c、270d、270e、270f、272a、272b、272c、272d、272e、352、358、370a、370b、370c、370d、370e、370f、370g、372a、372b、372c、372d、372e、380、452、458、470、480a、480b、480c、480d、480e、480f、482a、482b、482c、482d、482e、652、654a、654b、654c、656a、656b、658、670a、670b、670c、672a、672b、672c、680a、680b、680c、682a、682b、682c、852、854a、854b、854c、854d、854e、870a、870b、870c、870d、880a、880b、880c、880d、1070e‧‧‧導電部分
114‧‧‧焊料凸塊集合/凸塊集合/焊料球集合
114a’、114f’‧‧‧焊料凸塊
120‧‧‧結合介面
122、124‧‧‧結合層
130、131‧‧‧裝置區域/裝置
132‧‧‧基底穿孔/通孔
134、234、334、434、634、836‧‧‧第一端子
136、236、336、436、636、838‧‧‧第二端子
140‧‧‧絕緣材料/絕緣層
150、250、350、450、550、650、750、850、950、1050、1150‧‧‧電感器
154、156、270、272、370、372、480、482、654、656、670、672、680、682、854、870、880‧‧‧導電部分集合
160、162、260、360、362、364、460、462、660a、662a、860a、860b、860c、860d、862a、862b、862c、862d、1060e‧‧‧通孔
232、332、432、632、832、834‧‧‧基底穿孔
590、790、792、890、892‧‧‧芯
650a、650b、650c‧‧‧電感器部分/部分
660、662、860、862‧‧‧通孔集合
1200‧‧‧方法
1202、1204、1206、1208、1210、1212、1214、1216、1218、1220、1222‧‧‧操作
A-A’‧‧‧平面
D1、D2‧‧‧距離
S‧‧‧第三方向
X‧‧‧第一方向
Y‧‧‧第二方向
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A是根據一些實施例的積體電路的剖視圖。
圖1B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖1C是根據一些實施例的積體電路的俯視圖。
圖2A是根據一些實施例的積體電路的剖視圖。
圖2B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖3A是根據一些實施例的積體電路的剖視圖。
圖3B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖4A是根據一些實施例的積體電路的剖視圖。
圖4B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖5A是根據一些實施例的積體電路的剖視圖。
圖5B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖6A是根據一些實施例的積體電路的剖視圖。
圖6B是根據一些實施例的積體電路的電感器部分的俯 視圖。
圖6C-6E是根據一些實施例的電感器的一部分的俯視圖。
圖7A是根據一些實施例的積體電路的剖視圖。
圖7B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖8A是根據一些實施例的積體電路的剖視圖。
圖8B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖9A是根據一些實施例的積體電路的剖視圖。
圖9B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖10A是根據一些實施例的積體電路的剖視圖。
圖10B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖11A是根據一些實施例的積體電路的剖視圖。
圖11B是根據一些實施例的積體電路的電感器部分的俯視圖。
圖12是根據一些實施例形成積體電路的方法的流程圖。
以下揭露內容提供用於實作所提供標的物的特徵的不 同的實施例或實例。以下闡述組件、材料、值、步驟、安排等的具體實例以簡化本揭露。當然，該些僅為實例且並非旨在進行限制。能設想出其他組件、材料、值、步驟、安排等。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或其他定向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。
根據一些實施例，一種積體電路包括第一半導體晶圓、第二半導體晶圓、第一內連結構、電感器、及基底穿孔(through substrate via，TSV)。
第一半導體晶圓具有位於第一半導體晶圓的前側(front side)中的第一裝置。第二半導體晶圓結合至第一半導體晶圓。第 一內連結構位於第一半導體晶圓的背側的下面。電感器位於第一半導體晶圓下面，且電感器的至少一部分位於第一內連結構內。基底穿孔延伸穿過第一半導體晶圓，並將電感器耦合至至少第一裝置。
在一些實施例中，電感器位於第一裝置或第二裝置下面。在一些實施例中，電感器與第一裝置或第二裝置分隔開第一距離。在一些實施例中，第一距離介於約10微米(μm)至約200微米的範圍內。在一些情況中，若電感器與第一裝置或第二裝置分隔開大於第一距離的距離，則積體電路的佔用面積增加，進而得到較低的生產產能。在一些情況中，若電感器與第一裝置或第二裝置分隔開小於第一距離的距離，則電感器與第一裝置或第二裝置之間的實體隔離及電性隔離是不足的，進而得到差的電性性質及/或使得電感器與第一裝置或第二裝置之間的電磁干擾(electromagnetic interference，EMI)增加。
在一些實施例中，電感器位於第一半導體晶圓的背側上。在一些實施例中，藉由將電感器定位於第一半導體晶圓的背側上，電感器與第一裝置或第二裝置分隔開至少第一距離，造成在第一半導體晶圓的前側上不會得到阻進區(keep out zone，KOZ)。在一些實施例中，阻進區是不在其內放置裝置的區域且可由裝置與其他物項之間的最小距離界定。
在一些實施例中，藉由在第一半導體晶圓的前側上不具有阻進區，在第一半導體晶圓的前側上可存在額外的佈線資源， 與其他方法製造的積體電路相比，進而增加佈線面積。
在一些實施例中，藉由在第一半導體晶圓的前側上不具有阻進區，與其他方法相較，第一裝置或第二裝置的面積可增加。在一些實施例中，藉由將電感器定位於第一半導體晶圓的背側上，電感器與裝置分隔開至少第一距離，進而在電感器與一或多個裝置之間得到較少電磁干擾。在一些實施例中，藉由將電感器定位於第一半導體晶圓的背側上，電感器具有與其他方法至少相似的電阻。
圖1A、圖1B及圖1C是根據一些實施例的積體電路100的至少一部分的圖示。根據一些實施例，圖1A是積體電路100的由平面A-A’橫切出的剖視圖，圖1B是積體電路100的電感器部分的俯視圖，且圖1C是積體電路100的俯視圖。舉例而言，圖1B是根據一些實施例的積體電路100的電感器150的俯視圖。
積體電路100包括結合至半導體晶圓104的半導體晶圓102。
半導體晶圓102包括位於半導體基底103中的一或多個裝置區域130。半導體晶圓102具有前側102a及背側102b。
半導體基底103具有頂表面(圖中未標示)及底表面(圖中未標示)。在一些實施例中，半導體基底103由矽或其他半導體材料製成。在一些實施例中，半導體基底103包含其他基本的半導體材料，例如鍺。在一些實施例中，半導體基底103由例如碳化矽、砷化鎵、砷化銦、或磷化銦等化合物半導體製成。在一些 實施例中，半導體基底103由例如矽鍺、碳化矽鍺、磷化鎵砷、或磷化鎵銦等合金半導體製成。在一些實施例中，半導體基底103包括磊晶層。舉例而言，在一些實施例中，半導體基底103具有上覆於塊狀半導體上的磊晶層。在本揭露的預期範圍內，半導體基底103可具有其他配置、安排及材料。
所述一或多個裝置區域130位於半導體晶圓102的前側102a中。在一些實施例中，所述一或多個裝置區域130是在前段製程(front-end-of-line，FEOL)中形成於半導體晶圓102的前側102a中。在一些實施例中，所述一或多個裝置區域130包括電晶體。在一些實施例中，所述一或多個裝置區域130包括N型金屬氧化物半導體(N-type metal-oxide semiconductor，NMOS)電晶體及/或P型金屬氧化物半導體(P-type metal-oxide semiconductor，PMOS)電晶體。
在一些實施例中，所述一或多個裝置區域130包括被內連的各種N型金屬氧化物半導體裝置及/或P型金屬氧化物半導體裝置(例如電晶體或記憶體等)，以執行一或多個功能。在一些實施例中，所述一或多個裝置區域130包括位於基底103中的例如電容器、電阻器、二極體、光電二極體、熔絲等其他裝置。在一些實施例中，所述裝置的功能包括記憶體、處理、感測器、放大器、電力分配、輸入/輸出電路系統等。所述一或多個裝置區域130僅為實例，且所述一或多個裝置區域130中可包括其他裝置。在本揭露的預期範圍內，所述一或多個裝置區域130具有其他裝置、 配置、安排、及材料。
如圖1A中所示，在半導體晶圓102的前側102a中形成有所述一或多個裝置130，而在半導體晶圓102的背側102b中未有裝置形成。在一些實施例中，在半導體晶圓102的背側102b中形成有一或多個裝置130。在一些實施例中，在半導體晶圓102的前側102a中未形成有裝置。在一些實施例中，半導體晶圓102具有介於約10微米至約200微米的範圍內的厚度。在一些情況中，若半導體晶圓102的厚度大於200微米，則積體電路100的佔用面積增加，進而得到較低的生產產能。在一些情況中，若半導體晶圓102的厚度小於10微米，則電感器150、電感器250(圖2A至圖2B)、電感器350(圖3A至圖3B)、電感器450(圖4A至圖4B)、電感器550(圖5A至圖5B)、電感器650(圖6A至圖6B)、電感器750(圖7A至圖7B)、電感器850(圖8A至圖8B)、電感器950(圖9A至圖9B)、電感器1050(圖10A至圖10B)、或電感器1150(圖11A至圖11B)中的一或多者與一或多個裝置130或131之間的實體隔離及電性隔離是不足的，進而得到差的電性性質及/或使得電感器150、250、350、450、550、650、750、850、950、1050、或1150與所述一或多個裝置130或131之間的電磁干擾增加。在本揭露的預期範圍內，半導體晶圓102可具有其他配置、安排及材料。
積體電路100更包括位於半導體晶圓102的前側102a之上的內連結構106。在一些實施例中，內連結構106位於半導體 晶圓102的前側102a上。在一些實施例中，內連結構106形成於基底103之上，例如，所述一或多個裝置區域130之上。內連結構106包括至少導電特徵(conductive feature)106a或106b。導電特徵106a在第一方向X上延伸。導電特徵106b在與第一方向X不同的第二方向Y上延伸。在一些實施例中，導電結構106a或106b中的一或多者是內連結構108(以下所述)的一部分。導電結構106a電性耦合至通孔132(以下所述)。在一些實施例中，導電結構106a是通孔132的一部分。在一些實施例中，導電結構106a及106b是同一整體結構的一部分。在一些實施例中，至少導電特徵106a或導電特徵106b將一或多個裝置130(以下所述)電性耦合至一或多個裝置131(以下所述)。在一些實施例中，內連結構106包括一或多個接觸插塞(plug)(圖中未示出)及一或多個導電特徵(圖中未示出)。內連結構106的導電特徵(圖中未示出)、導電結構106a或導電結構106b嵌置於絕緣材料(圖中未標示)中。在一些實施例中，內連結構106是在後段製程(back-end-of-line，BEOL)中形成。在一些實施例中，內連結構106、導電結構106a、導電結構106b、或接觸插塞(圖中未示出)由導電材料(例如銅、銅合金、鋁、鋁合金、或其組合)製成。導電特徵(圖中未示出)亦由導電材料製成。在一些實施例中，使用其他適用材料。在一些實施例中，內連結構106、導電結構106a、導電結構106b、接觸插塞(圖中未示出)、及導電特徵(圖中未示出)包含耐熱的導電材料，例如鎢(W)、銅(Cu)、鋁(Al)、 或銅鋁(AlCu)。在一些實施例中，絕緣材料(圖中未標示)由氧化矽製成。在一些實施例中，絕緣材料(圖中未標示)包括由介電材料形成的多個介電層。所述多個介電層中的一或多者由低介電常數(低k)材料製成。在一些實施例中，所述多個介電層(圖中未示出)中的頂部介電層由二氧化矽製成。內連結構106是僅出於說明性目的而示出。在本揭露的預期範圍內，內連結構106可具有其他配置、安排及材料。在一些實施例中，內連結構106包括一或多個導電線及通孔。
積體電路100更包括位於內連結構106上的結合層122。在一些實施例中，結合層122位於半導體晶圓102的前側102a之上。在一些實施例中，結合層122是介電層。在一些實施例中，結合層122形成於半導體晶圓102的前側102a之上。在一些實施例中，結合層122形成於內連結構106上。在一些實施例中，至少導電結構106a或導電結構106b是結合層122的或結合層124的一部分。在一些實施例中，至少導電結構106a或導電結構106b穿過結合層122延伸至結合層124。在一些實施例中，結合層122包含含矽(silicon-containing)介電質，例如氧化矽、氮氧化矽或氧化矽烷。在本揭露的預期範圍內，結合層122可具有其他配置、安排及材料。
半導體晶圓104包括位於半導體基底105中的一或多個裝置區域131。半導體晶圓104具有前側104a及背側104b。半導體基底105具有頂表面(圖中未標示)及底表面(圖中未標示)。 在一些實施例中，半導體基底105由矽或其他半導體材料製成。在一些實施例中，半導體基底105包含其他基本的半導體材料，例如鍺。在一些實施例中，半導體基底105由例如碳化矽、砷化鎵、砷化銦、或磷化銦等化合物半導體製成。在一些實施例中，半導體基底105由例如矽鍺、碳化矽鍺、磷化鎵砷、或磷化鎵銦等合金半導體製成。在一些實施例中，半導體基底105包括磊晶層。舉例而言，在一些實施例中，半導體基底105具有上覆於塊狀半導體上的磊晶層。在本揭露的預期範圍內，半導體基底105可具有其他配置、安排及材料。
所述一或多個裝置區域131位於半導體晶圓104的前側104a中。在一些實施例中，所述一或多個裝置區域131是在前段製程中形成於半導體晶圓104的前側104a中。在一些實施例中，在半導體晶圓104的前側104a中未有形成裝置。在一些實施例中，在半導體晶圓104的背側104b中形成有所述一或多個裝置131。在一些實施例中，在半導體晶圓104的背側104b中未有形成裝置。在本揭露的預期範圍內，半導體晶圓104可具有其他配置、安排及材料。
在一些實施例中，所述一或多個裝置區域131與所述一或多個裝置區域130相同。在一些實施例中，所述一或多個裝置區域131包括電晶體。在一些實施例中，所述一或多個裝置區域131包括N型金屬氧化物半導體電晶體及/或P型金屬氧化物半導體電晶體。在一些實施例中，所述一或多個裝置區域131包括被 內連的各種N型金屬氧化物半導體裝置及/或P型金屬氧化物半導體裝置(例如電晶體或記憶體等)，以執行一或多個功能。在一些實施例中，所述一或多個裝置區域131包括位於基底105中的例如電容器、電阻器、二極體、光電二極體、熔絲等其他裝置。在一些實施例中，所述裝置的功能包括記憶體、處理、感測器、放大器、電力分配、輸入/輸出電路系統等。所述一或多個裝置區域131僅為示例，且所述一或多個裝置區域131中可包括其他裝置。在本揭露的預期範圍內，所述一或多個裝置區域131可具有其他裝置、配置、安排、及材料。
積體電路100更包括與半導體晶圓104的前側104a接觸的內連結構108。在一些實施例中，內連結構108位於半導體晶圓104的前側104a上。在一些實施例中，內連結構108形成於基底105之上，例如，所述一或多個裝置區域131之上。在一些實施例中，所述一或多個導電結構106a或106b是內連結構108的一部分。在一些實施例中，至少導電結構106a或106b的一部分是內連結構108的一部分。在一些實施例中，內連結構108包括一或多個接觸插塞(圖中未示出)或者一或多個導電特徵(圖中未示出)。內連結構108的導電特徵(圖中未示出)嵌置於絕緣材料(圖中未標示)中。在一些實施例中，內連結構108是在後段製程中形成。在一些實施例中，接觸插塞(圖中未示出)由導電材料(例如銅、銅合金、鋁、鋁合金、或其組合)製成。導電特徵(圖中未示出)亦由導電材料製成。在一些實施例中，使用其 他適用材料。在一些實施例中，接觸插塞(圖中未示出)及導電特徵(圖中未示出)包含耐熱的導電材料，例如、銅、鋁、或銅鋁。在一些實施例中，絕緣材料(圖中未標示)由氧化矽製成。在一些實施例中，絕緣材料(圖中未標示)包括由介電材料形成的多個介電層。所述多個介電層中的一或多者由低介電常數材料製成。在一些實施例中，所述多個介電層(圖中未示出)中的頂部介電層由二氧化矽製成。內連結構108僅是出於說明性目的而示出。在本揭露的預期範圍內，內連結構108可具有其他配置、安排及材料。在一些實施例中，內連結構108包括一或多個導電線及通孔。
積體電路100更包括與內連結構108接觸的結合層124。在一些實施例中，結合層124位於內連結構108上。在一些實施例中，結合層124位於半導體晶圓104的前側104a之上。在一些實施例中，結合層124是介電層。在一些實施例中，結合層124形成於半導體晶圓104的前側104a之上。在一些實施例中，結合層124形成於內連結構108上。在一些實施例中，導電結構106a或導電結構106b的至少一部分延伸穿過結合層122或124。在一些實施例中，結合層124包含含矽介電質，例如氧化矽、氮氧化矽或氧化矽烷。在本揭露的預期範圍內，結合層124可具有其他配置、安排及材料。
積體電路100更包括結合層122與結合層124之間的結合介面120。在一些實施例中，結合介面120在第一方向X上延 伸。結合層122藉由結合介面120結合至結合層124。在一些實施例中，半導體晶圓102的前側102a藉由結合介面120結合至半導體晶圓104的前側104a。在一些實施例中，內連結構106藉由結合層122及124結合至內連結構108。在一些實施例中，半導體晶圓102的前側102a在第二方向Y上與結合介面120分隔開距離D1。在一些實施例中，距離D1介於約5微米至約10微米的範圍內。在一些實施例中，半導體晶圓104的前側104a在第二方向Y上與結合介面120分隔開距離D1。
積體電路100更包括延伸穿過半導體晶圓102的基底穿孔132。在一些實施例中，基底穿孔132局部地延伸至內連結構110或106中。基底穿孔132用以提供積體電路100電性連接及熱耗散。雖然圖1A示出一個基底穿孔(例如，基底穿孔132)，然而在圖1A至圖11A中可形成穿過半導體晶圓102的多於一個基底穿孔132。
在一些實施例中，基底穿孔132包括襯裏(圖中未示出)、擴散障壁層(圖中未示出)及導電材料(圖中未示出)。擴散障壁層(圖中未示出)用於防止導電材料(圖中未示出)遷移至所述一或多個裝置區域130及131。襯裏(圖中未示出)包含絕緣材料，例如氧化物、氮化物或其組合。在一些實施例中，擴散障壁層(圖中未示出)包含鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、或鎢化鈷(CoW)、或其組合。在一些實施例中，導電材料(圖中未示出)包含銅、銅合金、鋁、鋁合金、或其組合。在一 些實施例中，對至少襯裏(圖中未示出)、擴散障壁層(圖中未示出)或導電材料(圖中未示出)使用其他適用材料。在本揭露的預期範圍內，基底穿孔132可具有其他配置、安排、材料、及數量。
積體電路100更包括位於半導體晶圓102的背側102b上的內連結構110。在一些實施例中，內連結構110形成於半導體晶圓102的背側102b上。在一些實施例中，內連結構110位於半導體晶圓102下面。在一些實施例中，內連結構110被配置成在內連結構106與焊料球集合114之間提供電性連接。在一些實施例中，內連結構110經由基底穿孔132電性連接至半導體晶圓102。
內連結構110包括形成於絕緣材料140中的一或多個導電特徵，例如導電線(圖中未示出)、通孔(圖中未示出)或導電接墊(圖中未示出)。在一些實施例中，內連結構110的形成於絕緣材料140中的所述一或多個導電特徵(例如導電線(圖中未示出)、通孔(圖中未示出)或導電接墊(圖中未示出))被稱為積體電路100的一或多個重佈線層(redistribution layer，RDL)。圖1A所示導電特徵的佈線僅為示例。在本揭露的預期範圍內，內連結構110的導電特徵可具有其他配置、安排及材料。
在一些實施例中，內連結構110更包括電感器150。電感器150位於半導體晶圓102或104下面。在一些實施例中，電感器150藉由基底穿孔132、導電特徵106a及導電特徵106b電性連接至所述一或多個裝置130或131。在一些實施例中，電感器 150藉由基底穿孔132及內連結構106電性連接至所述一或多個裝置130。在一些實施例中，電感器150藉由基底穿孔132及內連結構106或108電性連接至所述一或多個裝置131。在一些實施例中，電感器150由積體電路100的一或多個重佈線層的一或多個導電特徵形成。
電感器150、電感器250(圖2B)、電感器350(圖3B)、電感器450(圖4B)、電感器550(圖5B)是螺旋電感器。在一些實施例中，在本揭露的預期範圍內，存在其他類型的電感器。在一些實施例中，電感器150、250、350、450、或550具有整數的匝(turn)。在一些實施例中，在本揭露的預期範圍內，電感器具有其他數目的匝。在一些實施例中，電感器150、250、350、450、或550是與內連結構110分開的結構，且因此並非是內連結構110的一部分。在一些實施例中，電感器150、250、350、或450是空氣芯(air core)電感器。
電感器150包括第一端子134、第二端子136、導電部分152、導電部分集合154、導電部分集合156、導電部分158、通孔160、通孔162、及導電部分170。
在一些實施例中，第一端子134是電感器150的輸入端子，且第二端子136是電感器150的輸出端子。在一些實施例中，第一端子134是電感器150的輸出端子，且第二端子136是電感器150的輸入端子。在一些實施例中，第一端子134對應於基底穿孔132的底部分。在一些實施例中，第二端子136對應於基底 穿孔(圖中未示出)的底部分。在一些實施例中，第一端子134或第二端子136是導電部分。在一些實施例中，在本揭露的預期範圍內，存在其他數目的端子。
導電部分152在第一方向X上延伸，且位於內連結構110的第一層上。導電部分152藉由第一端子134電性耦合至基底穿孔132。在一些實施例中，導電部分152電性耦合至並直接接觸第一端子134。在一些實施例中，導電部分152與第一端子134是單獨的導電部分。
導電部分集合154包括導電部分154a、154b、154c、154d、154e、及154f中的一或多者。導電部分集合154的至少一個導電部分在與第一方向X不同的第二方向Y上延伸。導電部分集合154的至少一個導電部分位於內連結構110的第一層上。導電部分集合154的每一導電部分藉由絕緣材料140在至少第一方向X上與導電部分集合154的另一導電部分分隔開。導電部分152藉由絕緣層140在至少第一方向X上與導電部分集合156的導電部分154e分隔開。在一些實施例中，內連結構110的第一層被稱為背側金屬(Mz)重佈線層。在一些實施例中，背側金屬(Mz)被縮寫為BMZ。
導電部分集合156包括導電部分156a、156b、156c、156d、及156e中的一或多者。導電部分集合156的至少一個導電部分在第一方向X上延伸，且位於內連結構110的第一層上。導電部分集合156的每一導電部分藉由絕緣材料140在至少第二方 向Y上與導電部分集合156的另一導電部分分隔開。
導電部分158在第一方向X上延伸，且位於內連結構110的第一層上。導電部分158藉由第二端子136電性耦合至另一基底穿孔(圖中未示出)。在一些實施例中，導電部分158電性耦合至並直接接觸第二端子136。在一些實施例中，導電部分158與第二端子136為單獨的導電部分。
在一些實施例中，導電部分158、導電部分集合154的導電部分、及導電部分集合156的導電部分是單獨的導電部分。在一些實施例中，以螺旋安排直接耦合導電部分集合154的導電部分至導電部分集合156的對應導電部分。
在一些實施例中，導電部分154c電性耦合至並直接接觸導電部分156c。在一些實施例中，導電部分156c電性耦合至並直接接觸導電部分154d。在一些實施例中，導電部分154d電性耦合至並直接接觸導電部分156b。在一些實施例中，導電部分156b電性耦合至並直接接觸導電部分154b。在一些實施例中，導電部分154b電性耦合至並直接接觸導電部分156d。在一些實施例中，導電部分156d電性耦合至並直接接觸導電部分154e。在一些實施例中，導電部分154e電性耦合至並直接接觸導電部分156a。在一些實施例中，導電部分156a電性耦合至並直接接觸導電部分154a。在一些實施例中，導電部分154a電性耦合至並直接接觸導電部分156e。在一些實施例中，導電部分156e電性耦合至並直接接觸導電部分154f。在一些實施例中，導電部分154f電性耦合至 並直接接觸導電部分158。在一些實施例中，導電部分158電性耦合至並直接接觸第二端子136。
導電部分170在第一方向X上延伸，且位於與內連結構110的第一層不同的內連結構110的第二層上。內連結構110的第一層對應於內連結構110的金屬層，且內連結構110的第二層對應於內連結構110的另一金屬層。在一些實施例中，內連結構110的第二層被稱為背側APB重佈線層。在一些實施例中，背側APB重佈線層包含銅鋁等。在本揭露的預期範圍內，內連結構110中的金屬層具有其他配置、安排及材料。
通孔160或通孔162位於內連結構110的介於內連結構110的第一層與第二層之間的層。在一些實施例中，第一通孔層是介於內連結構110的第一層與第二層之間的層。
通孔160將導電部分152電性耦合至導電部分170。
通孔162將導電部分170電性耦合至導電部分集合154的導電部分154c。
在一些實施例中，第一端子134、第二端子136、以下中的至少一者：導電部分152、導電部分集合154中的一或多個導電部分、導電部分集合156中的一或多個導電部分、導電部分170、通孔160、或通孔162，由例如銅、銅合金、鋁、鋁合金、鎳、鎢、鈦、或其組合的導電材料製成。在一些實施例中，使用其他適用的導電材料。
在一些實施例中，導電部分152的厚度、導電部分集合 154中的一或多個導電部分的厚度、導電部分集合156中的一或多個導電部分的厚度介於約0.5微米至約2微米的範圍內。在一些實施例中，導電部分170的厚度介於約2微米至約10微米的範圍內。
在一些實施例中，絕緣材料140包括介電層或聚合物層。在一些實施例中，絕緣材料140包含聚醯亞胺、聚苯並噁唑(polybenzoxazole，PBO)、苯環丁烷(benzocyclobutene，BCB)、味之素增層膜(ajinomoto buildup film，ABF)、阻焊膜(solder resist film，SR)等。
在一些實施例中，絕緣材料140包含氧化矽、氮化矽、碳化矽、氮氧化矽等。在一些實施例中，絕緣材料140包括由介電材料形成的多個介電層。所述多個介電層中的一或多者由低介電常數材料製成。在一些實施例中，所述多個介電層(圖中未示出)中的頂部介電層由二氧化矽製成。
電感器150位於所述一或多個裝置130或131下面。在一些實施例中，電感器150在第二方向Y上與所述一或多個裝置130分隔開距離D2。在一些實施例中，距離D2介於約10微米至約200微米的範圍內。在一些情況中，若距離D2大於200微米，則積體電路100、積體電路200(圖2A至圖2B)、積體電路300(圖3A至圖3B)、積體電路400(圖4A至圖4B)、積體電路500(圖5A至圖5B)、積體電路600(圖6A至圖6B)、積體電路700(圖7A至圖7B)、積體電路800(圖8A至圖8B)、積體電路900(圖9A至圖9B)、積體電路1000(圖10A至圖10B)、或積體電 路1100(圖11A至圖11B)的佔用面積增加，進而得到較低的生產產能。在一些情況中，若距離D2小於10微米，則電感器150、電感器250(圖2A至圖2B)、電感器350(圖3A至圖3B)、電感器450(圖4A至圖4B)、電感器550(圖5A至圖5B)、電感器650(圖6A至圖6B)、電感器750(圖7A至圖7B)、電感器850(圖8A至圖8B)、電感器950(圖9A至圖9B)、電感器1050(圖10A至圖10B)、或電感器1150(圖11A至圖11B)與所述一或多個裝置130或131之間的實體隔離及電性隔離是不足的，進而得到差的電性性質及/或使得電感器150、250、350、450、550、650、750、850、950、1050、或1150與所述一或多個裝置130或131之間的電磁干擾(EMI)增加。
在一些實施例中，電感器150位於半導體晶圓102的背側102b上。在一些實施例中，藉由將電感器150定位於半導體晶圓102的背側102b上，電感器150與所述一或多個裝置130或131分隔開至少距離D2，進而不會在半導體晶圓102的前側102a上得到阻進區。在一些實施例中，阻進區是不在其內放置裝置的區域且可由裝置與其他物項之間的最小距離界定。在一些實施例中，藉由在半導體晶圓102的前側102a上不具有阻進區，在半導體晶圓102的前側102a上可存在額外的佈線資源，與其他方法製造的積體電路相比，進而增加積體電路100的佈線面積。在一些實施例中，藉由在半導體晶圓102的前側102a上不具有阻進區，與其他方法相較，所述一或多個裝置130的面積可增加。在一些 實施例中，藉由將電感器150定位於半導體晶圓102的背側102b上，電感器150與所述一或多個裝置130分隔開至少距離D2，進而在電感器150與所述一或多個裝置130或131之間得到較少電磁干擾(EMI)。在一些實施例中，藉由將電感器150定位於半導體晶圓102的背側102b上，電感器150具有與其他方法至少相似的電阻。在一些實施例中，本文中所述的電感器150的優點中的每一者亦適用於至少電感器250(圖2A至圖2B)、電感器350(圖3A至圖3B)、電感器450(圖4A至圖4B)、電感器550(圖5A至圖5B)、電感器650(圖6A至圖6B)、電感器750(圖7A至圖7B)、電感器850(圖8A至圖8B)、電感器950(圖9A至圖9B)、電感器1050(圖10A至圖10B)、或電感器1150(圖11A至圖11B)。在本揭露的預期範圍內，電感器150可具有其他配置、安排及材料。
積體電路100更包括位於內連結構110的表面上的凸塊下金屬(under bump metallurgy，UBM)層112。在一些實施例中，所述凸塊下金屬層包括一或多個導電部分112a、...、112f，其中f是與凸塊下金屬層112中導電部分的數目對應的整數。在一些實施例中，凸塊下金屬層112形成於內連結構110的表面上。在一些實施例中，凸塊下金屬層112形成於金屬接墊(圖中未示出)上。在一些實施例中，凸塊下金屬層112包括黏附層及/或潤濕層。在一些實施例中，凸塊下金屬層112包括至少銅晶種層。在一些實施例中，凸塊下金屬層112包含鈦(Ti)、氮化鈦(TiN)、氮化 鉭(TaN)、鉭(Ta)等。在本揭露的預期範圍內，凸塊下金屬層112可具有其他配置、安排及材料。
積體電路100更包括位於凸塊下金屬層112上的焊料凸塊集合114。
焊料凸塊集合114包括一或多個焊料凸塊114a’、...、114f’，其中f’是與焊料凸塊集合114中焊料凸塊的數目對應的整數。在一些實施例中，焊料凸塊集合114形成於凸塊下金屬層112之上。在一些實施例中，焊料凸塊集合114的一或多個焊料凸塊114a’、...、114f’包含具有低電阻率的導電材料，例如焊料或焊料合金。在一些實施例中，焊料合金包括錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鎳(Ni)、鉍(Bi)、或其組合。在本揭露的預期範圍內，焊料凸塊集合114可具有其他配置、安排及材料。
在一些實施例中，積體電路100在半導體晶圓104的背側104b上或藉由凸塊集合114電性連接至一或多個其他封裝結構(圖中未示出)。
圖2A及圖2B是根據一些實施例的積體電路200的至少一部分的圖示。根據一些實施例，圖2A是積體電路200的剖視圖，且圖2B是積體電路200的電感器部分的俯視圖。為簡潔起見，圖2A至圖11A未示出積體電路200至1100被平面A-A’橫切。然而，應理解，圖2A至圖11A所示剖視圖是以對應積體電路200至1100替換圖1C所示積體電路100的結果。換言之，可藉由以積體電路200至1100(圖2A至圖11A)替換圖1C所示積體電路100來修 改圖1C。根據一些實施例，圖2A是積體電路200的由平面A-A’橫切出的剖視圖，且圖2B是積體電路200的電感器250的俯視圖。
積體電路200是積體電路100(圖1A至圖1C)的變化形式。舉例而言，積體電路200包括電感器250，而非圖1A至圖1B所示積體電路100的電感器150。與圖2A至圖2B、圖3A至圖3B、圖4A至圖4B、圖5A至圖5B、圖6A至圖6B、圖7A至圖7B、圖8A至圖8B、圖9A至圖9B、圖10A至圖10B、及圖11A至圖11B所示組件相同或相似的組件被賦予相同的參考編號，且因此省略對該些組件的詳細說明。
與圖1A至圖1B所示積體電路100相較，積體電路200的基底穿孔232替換基底穿孔132，且積體電路200的電感器250替換電感器150。
基底穿孔232與圖1A至圖1B所示基底穿孔132相似，且因此省略相似的詳細說明。電感器250與圖1A至圖1B所示電感器150相似，且因此省略相似的詳細說明。在一些實施例中，電感器250由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵形成。
電感器250包括第一端子234、第二端子236、導電部分252、導電部分254、導電部分258、導電部分集合270、導電部分集合272、及通孔260。
第一端子234與圖1A至圖1B所示第一端子134相似，第二端子236與圖1A至圖1B所示第二端子136相似，導電部分 252與圖1A至圖1B所示導電部分152相似，導電部分258與圖1A至圖1B所示導電部分158相似，且因此省略相似的詳細說明。
導電部分254在第一方向X上延伸，且位於內連結構110的第一層上。導電部分254電性耦合至導電部分252。在一些實施例中，導電部分252與254是單獨的導電部分。在一些實施例中，導電部分254與至少導電部分270c、270d或270e交疊。
通孔260位於內連結構110的介於內連結構110的第一層與第二層之間的層。通孔260將導電部分254電性耦合至導電部分集合270的導電部分270c。
導電部分集合270包括導電部分270a、270b、270c、270d、270e、及270f中的一或多者。導電部分集合270的至少一個導電部分在第二方向Y上延伸。導電部分集合270的至少一個導電部分位於內連結構110的第二層上。導電部分集合270的每一導電部分藉由絕緣材料140在至少第一方向X上與導電部分集合270的另一導電部分分隔開。在一些實施例中，導電部分集合270的導電部分270f藉由通孔(圖中未示出)電性耦合至導電部分258。
導電部分集合272包括導電部分272a、272b、272c、272d、及272e中的一或多者。導電部分集合272的至少一個導電部分在第一方向X上延伸，且位於內連結構110的第二層上。導電部分集合272的每一導電部分藉由絕緣材料140在至少第二方向Y上與導電部分集合272的另一導電部分分隔開。
在一些實施例中，導電部分集合270的導電部分與導電部分集合272的導電部分是單獨的導電部分。在一些實施例中，以螺旋安排直接耦合導電部分集合270的導電部分至導電部分集合272的對應導電部分。
在一些實施例中，導電部分270c電性耦合至並直接接觸導電部分272c。在一些實施例中，導電部分272c電性耦合至並直接接觸導電部分270d。在一些實施例中，導電部分270d電性耦合至並直接接觸導電部分272b。在一些實施例中，導電部分272b電性耦合至並直接接觸導電部分270b。在一些實施例中，導電部分270b電性耦合至並直接接觸導電部分272d。在一些實施例中，導電部分272d電性耦合至並直接接觸導電部分270e。在一些實施例中，導電部分270e電性耦合至並直接接觸導電部分272a。在一些實施例中，導電部分272a電性耦合至並直接接觸導電部分270a。在一些實施例中，導電部分270a電性耦合至並直接接觸導電部分272e。在一些實施例中，導電部分272e電性耦合至並直接接觸導電部分270f。在一些實施例中，導電部分270f電性耦合至導電部分258。在一些實施例中，導電部分258電性耦合至並直接接觸第二端子236。
在本揭露的預期範圍內，電感器250具有其他配置、安排及材料。
圖3A及圖3B是根據一些實施例的積體電路300的至少一部分的圖示。根據一些實施例，圖3A是積體電路300的由平面 A-A’橫切出的剖視圖，且圖3B是積體電路300的電感器部分的俯視圖。舉例而言，圖3B是根據一些實施例的積體電路300的電感器350的俯視圖。
積體電路300是積體電路100(圖1A至圖1C)或積體電路200(圖2A至圖2B)的變化形式。舉例而言，積體電路300包括電感器350，而非圖1A至圖1B所示積體電路100的電感器150。
與圖1A至圖1B所示積體電路100相較，積體電路300的基底穿孔332替換基底穿孔132，且積體電路300的電感器350替換電感器150。
基底穿孔332與圖1A至圖1B所示基底穿孔132相似，且因此省略相似的詳細說明。電感器350與圖1A至圖1B所示電感器150相似，且因此省略相似的詳細說明。在一些實施例中，電感器350由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。
電感器350包括第一端子334、第二端子336、導電部分352、導電部分358、導電部分集合370、導電部分集合372、導電部分380、通孔360、通孔362、及通孔364。
第一端子334與圖1A至圖1B所示第一端子134相似，第二端子336與圖1A至圖1B所示第二端子136相似，導電部分352與圖1A至圖1B所示導電部分152相似，導電部分358與圖 1A至圖1B所示導電部分158相似，且導電部分集合372與圖2A至圖2B所示導電部分集合272相似，且因此省略相似的詳細說明。
導電部分集合370包括導電部分370a、370b、370c、370d、370e、370f、及370g中的一或多者。導電部分集合370是圖2A至圖2B所示導電部分集合270的變化形式。舉例而言，導電部分370a、370b、370c、370d、370e、及370f是圖2A至圖2B所示對應導電部分270a、270b、270c、270d、270e、及270f，且因此省略相似的詳細說明。
導電部分370g在第二方向Y上延伸，且位於內連結構110的第二層上。導電部分集合370的每一導電部分藉由絕緣材料140在至少第一方向X上與導電部分集合370的另一導電部分分隔開。導電部分集合370的導電部分370g藉由絕緣材料140在第二方向Y上與導電部分集合370的導電部分370f分隔開。在一些實施例中，導電部分集合370的導電部分370f藉由通孔(圖中未示出)電性耦合至導電部分358。
通孔360位於內連結構110的介於內連結構110的第一層與第二層之間的層。在一些實施例中，通孔360位於內連結構110的第一通孔層上。在一些實施例中，第一通孔層是介於內連結構110的第一層與第二層之間的層。通孔360將導電部分352電性耦合至導電部分集合370的導電部分370g。通孔360位於導電部分370g上方。
通孔362位於內連結構110的介於內連結構110的第二 層與第三層之間的層。在一些實施例中，通孔362位於內連結構110的第二通孔層。在一些實施例中，第二通孔層是介於內連結構110的第二層與第三層之間的層。在一些實施例中，內連結構110的第三層不同於內連結構110的第一層及第二層。在一些實施例中，內連結構110的第三層被稱為內連結構110的凸塊下金屬層。通孔362將導電部分集合370的導電部分370g電性耦合至導電部分380。
通孔364位於內連結構110的介於內連結構110的第二層與第三層之間的層。在一些實施例中，通孔364位於內連結構110的第二通孔層。通孔364將導電部分集合370的導電部分370c電性耦合至導電部分380。通孔362及通孔364位於導電部分380上方。
導電部分380在第一方向X上延伸，且位於內連結構110的第三層。在一些實施例中，導電部分380與至少導電部分370c、370d或370e交疊。在一些實施例中，導電部分380位於內連結構110的表面上。在一些實施例中，導電部分380是凸塊下金屬層112(如圖1A至圖1C中所述)的一部分。在一些實施例中，導電部分380由與凸塊下金屬層112(如圖1A至圖1C中所述)相同的材料形成或與凸塊下金屬層112一起形成。
在一些實施例中，導電部分集合370的導電部分370a、370b、370c、370d、370e、及370f與導電部分集合372的導電部分是單獨的導電部分。在一些實施例中，導電部分集合370的導 電部分370a、370b、370c、370d、370e、及370f的以及導電部分集合372的導電部分的電性耦合安排與圖2A至圖2B所示導電部分集合270的及導電部分集合272的電性耦合相似，且因此省略相似的詳細說明。
在本揭露的預期範圍內，電感器350可具有其他配置、安排及材料。
圖4A及圖4B是根據一些實施例的積體電路400的至少一部分的圖示。根據一些實施例，圖4A是積體電路400的由平面A-A’橫切出的剖視圖，且圖4B是積體電路400的電感器部分的俯視圖。舉例而言，圖4B是根據一些實施例的積體電路400的電感器450的俯視圖。
積體電路400是積體電路100(圖1A至圖1C)或積體電路300(圖3A至圖3B)的變化形式。舉例而言，積體電路400包括電感器450，而非圖1A至圖1B所示積體電路100的電感器150。
與圖1A至圖1B所示積體電路100相較，積體電路400的基底穿孔432替換基底穿孔132，且積體電路400的電感器450替換電感器150。
基底穿孔432與圖1A至圖1B所示基底穿孔132相似，且因此省略相似的詳細說明。電感器450與圖1A至圖1C所示電感器150相似，且因此省略相似的詳細說明。在一些實施例中，電感器450由內連結構110的第一層及第二層的一或多個重佈線 層的一或多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。
電感器450包括第一端子434、第二端子436、導電部分452、導電部分458、通孔460、通孔462、導電部分470、導電部分集合480、及導電部分集合482。
第一端子434與圖1A至圖1B所示第一端子134相似，第二端子436與圖1A至圖1B所示第二端子136相似，導電部分452與圖1A至圖1B所示導電部分152相似，導電部分458與圖1A至圖1B所示導電部分158相似，且導電部分470與圖1A至圖1B所示導電部分170相似，且因此省略相似的詳細說明。
通孔460位於內連結構110的介於內連結構110的第一層與第二層之間的層。通孔460將導電部分452電性耦合至導電部分470。通孔460位於導電部分470上方及導電部分452下面。
通孔462位於內連結構110的介於內連結構110的第二層與第三層之間的層。通孔462將導電部分470電性耦合至導電部分集合480的導電部分480c。通孔462位於導電部分集合480的導電部分480c上方及導電部分470下面。
導電部分集合480包括導電部分480a、480b、480c、480d、480e、及480f中的一或多者。導電部分集合480的至少一個導電部分在第二方向Y上延伸。導電部分集合480的至少一個導電部分位於內連結構110的第三層。導電部分集合480的每一導電部分藉由絕緣材料140在至少第一方向X上與導電部分集合 480的另一導電部分分隔開。
導電部分集合482包括導電部分482a、482b、482c、482d、及482e中的一或多者。導電部分集合482的至少一個導電部分在第一方向X上延伸，且位於內連結構110的第三層。導電部分集合482的每一導電部分藉由絕緣材料140在至少第二方向Y上與導電部分集合482的另一導電部分分隔開。
在一些實施例中，導電部分470與至少導電部分480c、480d或480e交疊。在一些實施例中，導電部分集合480及482中的一或多個導電部分位於內連結構110的表面上。在一些實施例中，導電部分集合480及482中的一或多個導電部分是凸塊下金屬層112(如圖1A至圖1C中所述)的一部分。在一些實施例中，導電部分集合480及482中的一或多個導電部分由與凸塊下金屬層112(如圖1A至圖1C中所述)相同的材料形成或與凸塊下金屬層112一起形成。
在一些實施例中，導電部分集合480的導電部分與導電部分集合482的導電部分是單獨的導電部分。在一些實施例中，以螺旋安排直接耦合導電部分集合480的導電部分至導電部分集合482的對應導電部分。
在一些實施例中，導電部分480c電性耦合至並直接接觸導電部分482c。在一些實施例中，導電部分482c電性耦合至並直接接觸導電部分480d。在一些實施例中，導電部分480d電性耦合至並直接接觸導電部分482b。在一些實施例中，導電部分482b 電性耦合至並直接接觸導電部分480b。在一些實施例中，導電部分480b電性耦合至並直接接觸導電部分482d。在一些實施例中，導電部分482d電性耦合至並直接接觸導電部分480e。在一些實施例中，導電部分480e電性耦合至並直接接觸導電部分482a。在一些實施例中，導電部分482a電性耦合至並直接接觸導電部分480a。在一些實施例中，導電部分480a電性耦合至並直接接觸導電部分482e。在一些實施例中，導電部分482e電性耦合至並直接接觸導電部分480f。在一些實施例中，導電部分集合480的導電部分480f藉由通孔(圖中未示出)電性耦合至導電部分458。
在本揭露的預期範圍內，電感器450可具有其他配置、安排及材料。
圖5A及圖5B是根據一些實施例的積體電路500的至少一部分的圖示。根據一些實施例，圖5A是積體電路500的由平面A-A’橫切出的剖視圖，且圖5B是積體電路500的電感器部分的俯視圖。舉例而言，圖5B是根據一些實施例的積體電路500的電感器550的俯視圖。
積體電路500是積體電路100(圖1A至圖1C)的變化形式。與圖1A至圖1B所示積體電路100相較，積體電路500的電感器550替換電感器150。電感器550是電感器150(圖1A至圖1C)的變化形式，且因此省略相似的詳細說明。與圖1A至圖1B所示電感器150相較，積體電路500的電感器550更包括芯590。
對應的圖2A至圖2B、圖3A至圖3B及圖4A至圖4B 所示的積體電路200、300及400中的每一者可以與圖5A至圖5B所示者相似的方式被修改。舉例而言，在一些實施例中，對應的圖2A至圖2B、圖3A至圖3B及圖4A至圖4B所示的積體電路200、300及400中的每一者可以相似方式被修改成更包括與圖5A至圖5B所示芯590相似的一或多個芯。在一些實施例中，對應的圖1A至圖1C、圖2A至圖2B、圖3A至圖3B及圖4A至圖4B所示的電感器150、250、350及450中的每一者被稱為空氣芯電感器，乃因其中不包括包含鐵磁材料的磁芯。
對於電感器550，芯590是鐵磁材料。在一些實施例中，芯590用以增強電感器550的磁場，藉此使電感器550的電感增加。在一些實施例中，對於電感器550，芯590是鐵氧體(ferrite)材料。在一些實施例中，對於電感器550，芯590是鐵材料。在一些實施例中，芯590包括一或多個部分。芯590嵌置於絕緣材料140中。在一些實施例中，芯590是單個層。在一些實施例中，芯590是多個層。芯590環繞電感器550。在一些實施例中，芯590局部地包封電感器550。在一些實施例中，芯590是內連結構110的一部分。在一些實施例中，芯590是單個芯。在一些實施例中，芯590是多個芯。
芯590介於內連結構110的第一層與內連結構110的第二層之間。在一些實施例中，芯590可定位於內連結構110的其他層上。在一些實施例中，芯590介於內連結構110的第二層與內連結構110的第三層之間。在一些實施例中，芯590位於內連 結構110的第一層上方。在一些實施例中，電感器550由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵形成。
在一些實施例中，芯590是矩形的或類似形狀。在一些實施例中，芯590是圓形的或類似形狀。在一些實施例中，芯590是多邊形的或類似形狀。在一些實施例中，芯590具有環形狀或類似形狀。在一些實施例中，芯590是閉環或類似形狀。在一些實施例中，芯590是局部開口的環或類似形狀。在一些實施例中，芯590包括單個環。在一些實施例中，芯590包括多個環。
在一些實施例中，芯590包含鐵氧體材料或其他相似材料。在一些實施例中，鐵氧體材料包括鈷、鋯或鉭(Cobalt,Zirconium or Tantalum，CZT)中的一或多者。在一些實施例中，所述鐵氧體材料包括鈷(Co)、鋯(Zr)、鉭(Ta)、鋯化鈷(CoZr)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)、鏑(Dy)、Ni8OFe2O、Ni5OFe5O、CoFeCu、NiFeMo、鋅化鎳(NiZn)、其他聚合物鐵氧體材料、或其組合。
在本揭露的預期範圍內，芯590可具有其他數目、配置、材料、及安排。
圖6A及圖6B是根據一些實施例的積體電路600的至少一部分的圖示。根據一些實施例，圖6A是積體電路600的由平面A-A’橫切出的剖視圖，且圖6B是積體電路600的電感器部分的俯視圖。舉例而言，圖6B是根據一些實施例的積體電路600的電感 器650的俯視圖。根據一些實施例，圖6C是電感器650的一部分650a的俯視圖，圖6D是電感器650的一部分650b的俯視圖，且圖6E是電感器650的一部分650c的俯視圖。
積體電路600是積體電路100(圖1A至圖1C)的變化形式。舉例而言，積體電路600包括電感器650，而非圖1A至圖1B所示積體電路100的電感器150。在一些實施例中，電感器650是具有單匝或單個環圈的螺旋電感器。
與圖1A至圖1B所示積體電路100相較，積體電路600的基底穿孔632替換基底穿孔132，且積體電路600的電感器650替換電感器150。電感器650是圖1A至圖1B所示電感器150的變化形式，且因此省略相似的詳細說明。基底穿孔632與圖1A至圖1B所示基底穿孔132相似，且因此省略相似的詳細說明。
雖然圖6A示出單個基底穿孔(例如，基底穿孔632)，然而在圖6A至圖7A中，可形成穿過半導體晶圓102的多於一個基底穿孔。在一些實施例中，內連結構110藉由基底穿孔632電性連接至半導體晶圓102。在一些實施例中，電感器650藉由基底穿孔632電性連接至不止裝置130(例如，如圖1A中所示的裝置131)。
電感器650及電感器750(圖7A至圖7B)是具有單匝或單個環圈的螺旋電感器。在一些實施例中，電感器650或750是具有空氣芯的螺旋電感器。在一些實施例中，電感器650或750由內連結構110的第一層及第二層上的一或多個重佈線層的一或 多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。在一些實施例中，在本揭露的預期範圍內，存在其他類型的電感器。在一些實施例中，電感器650或750具有整數匝。在一些實施例中，在本揭露的預期範圍內，電感器650或750具有其他數目的匝。
在一些實施例中，電感器650或750是與內連結構110分開的結構，且因此並非是內連結構110的一部分。在一些實施例中，電感器650包括位於內連結構110的第一層、第二層及第三層(例如，凸塊下金屬層)上的導電部分。
電感器650包括第一端子634、第二端子636、導電部分652、導電部分658、導電部分集合654、導電部分集合656、導電部分集合670、導電部分集合672、導電部分集合680、導電部分集合682、通孔集合660、及通孔集合662。
第一端子634與圖1A至圖1B所示第一端子134相似，第二端子636與圖1A至圖1B所示第二端子136相似，導電部分652與圖1A至圖1B所示導電部分152相似，導電部分658與圖1A至圖1B所示導電部分158相似，且因此省略相似的詳細說明。
在一些實施例中，第一端子634是電感器650的輸入端子，且第二端子636是電感器650的輸出端子。在一些實施例中，第一端子634是電感器650的輸出端子，且第二端子636是電感器650的輸入端子。在一些實施例中，第一端子634電性耦合至基底穿孔632。在一些實施例中，第二端子636電性耦合至另一基 底穿孔(圖中未示出)。在一些實施例中，第一端子634對應於基底穿孔632的底部分。在一些實施例中，第二端子636對應於另一基底穿孔(圖中未示出)的底部分。在一些實施例中，第一端子634電性耦合至導電部分652。在一些實施例中，第二端子636電性耦合至導電部分658。在一些實施例中，第一端子634或第二端子636是導電部分。在一些實施例中，在本揭露的預期範圍內，可存在其他數目的端子。
在一些實施例中，電感器650基於內連結構110的層而被劃分成多個部分。舉例而言，電感器650包括位於內連結構110的第一層上的電感器部分650a(圖6C中所示)、位於內連結構110的第二層上的電感器部分650b(圖6D中所示)及位於內連結構110的第三層上的電感器部分650c(圖6E中所示)。
在一些實施例中，第一端子634、第二端子636、導電部分652、導電部分集合654、導電部分集合656、及導電部分658是內連結構110的第一層上的電感器部分650a(圖6C中所示)的一部分。
導電部分集合654包括導電部分654a、654b及654c中的一或多者。導電部分集合654的至少一個導電部分位於內連結構110的第一層上。在一些實施例中，導電部分集合654的至少一個導電部分在第二方向Y上延伸。在一些實施例中，導電部分集合654的至少一個導電部分在第一方向X上延伸。
導電部分654a、654b或654c中的至少一者在第二方向 Y上延伸。導電部分集合654的每一導電部分藉由絕緣材料140在至少第一方向X或第二方向Y上與導電部分集合654的另一導電部分分隔開。
導電部分654a在第一方向X上與導電部分654b或654c分隔開。導電部分654b在第二方向Y上與導電部分654c分隔開。導電部分654b在第一方向X上與導電部分652分隔開。在本揭露的預期範圍內，導電部分集合654可具有其他配置、安排及材料。
導電部分集合656包括導電部分656a及656b中的一或多者。導電部分集合656的至少一個導電部分位於內連結構110的第一層。在一些實施例中，導電部分集合656的至少一個導電部分在第一方向X上延伸。在一些實施例中，導電部分集合656的至少一個導電部分在第二方向Y上延伸。
導電部分656a或656b中的至少一者在第一方向X上延伸。導電部分集合656的每一導電部分藉由絕緣材料140在第二方向Y上與導電部分集合656的另一導電部分分隔開。導電部分656a在第二方向Y上與導電部分656b分隔開。
導電部分654b電性耦合至導電部分656a。導電部分656a電性耦合至導電部分654a。導電部分654a電性耦合至導電部分656b。導電部分656b電性耦合至導電部分654c。導電部分654c電性耦合至導電部分658。導電部分658電性耦合至第二端子636。在一些實施例中，導電部分集合654、導電部分集合656或導電部分658中的至少兩者是整體結構。在本揭露的預期範圍 內，導電部分集合656可具有其他配置、安排及材料。
在一些實施例中，導電部分集合670及導電部分集合672是圖6A所示內連結構110的第二層上的電感器部分650b(圖6D中所示)的一部分。
導電部分集合670包括導電部分670a、670b及670c中的一或多者。導電部分集合670的至少一個導電部分位於內連結構110的第二層。在一些實施例中，導電部分集合670的至少一個導電部分在第二方向Y上延伸。在一些實施例中，導電部分集合670的至少一個導電部分在第一方向X上延伸。
導電部分670a、670b或670c中的至少一者在第二方向Y上延伸。導電部分集合670的每一導電部分藉由絕緣材料140在至少第一方向X或第二方向Y上與導電部分集合670的另一導電部分分隔開。
導電部分670a在第一方向X上與導電部分670b或670c分隔開。導電部分670b在第二方向Y上與導電部分670c分隔開。在本揭露的預期範圍內，導電部分集合670可具有其他配置、安排及材料。
導電部分集合672包括導電部分672a、672b及672c中的一或多者。導電部分集合672的至少一個導電部分位於內連結構110的第二層。在一些實施例中，導電部分集合672的至少一個導電部分在第一方向X上延伸。在一些實施例中，導電部分集合672的至少一個導電部分在第二方向Y上延伸。
導電部分672a、672b或672c中的至少一者在第一方向X上延伸。在一些實施例中，導電部分集合672的每一導電部分藉由絕緣材料140在第一方向X或第二方向Y上與導電部分集合672的另一導電部分分隔開。導電部分672a在第二方向Y上與導電部分672b分隔開。導電部分672c在第一方向X及第二方向Y上與導電部分672a及672b分隔開。導電部分672c在第一方向X上與導電部分670b分隔開。
導電部分670b電性耦合至導電部分672a。導電部分672a電性耦合至導電部分670a。導電部分670a電性耦合至導電部分672b。導電部分672b電性耦合至導電部分670c。在一些實施例中，導電部分集合670的導電部分670a、670b及670c與導電部分集合672的導電部分672a及672b是整體結構。在本揭露的預期範圍內，導電部分集合672可具有其他配置、安排及材料。
通孔集合660位於內連結構110的第一通孔層上。在一些實施例中，內連結構110的第一通孔層介於內連結構110的第一層與第二層之間。通孔集合660包括通孔660a。通孔集合660介於導電部分集合654或656(位於內連結構110的第一層)與導電部分集合670或672(位於內連結構110的第二層)之間。通孔集合660位於導電部分集合654及656下面。通孔集合660位於導電部分集合670及672上方。
通孔集合660將導電部分集合654或656電性耦合至導電部分集合670或672。通孔集合660的通孔660a將導電部分652 的一端電性耦合至導電部分672c。在一些實施例中，通孔集合660包括除通孔660a之外的通孔(圖中未示出)將導電部分集合654及656電性耦合至導電部分集合670及672。在本揭露的預期範圍內，通孔集合660可具有其他配置、安排及材料。
在一些實施例中，導電部分集合680及導電部分集合682是圖6A所示內連結構110的第三層上的電感器部分650c(圖6E中所示)的一部分。
導電部分集合680包括導電部分680a、680b及680c中的一或多者。導電部分集合680的至少一個導電部分位於內連結構110的第三層。在一些實施例中，導電部分集合680的至少一個導電部分在第二方向Y上延伸。在一些實施例中，導電部分集合680的至少一個導電部分在第一方向X上延伸。
導電部分680a、680b或680c中的至少一者在第二方向Y上延伸。導電部分集合680的每一導電部分藉由絕緣材料140在至少第一方向X或第二方向Y上與導電部分集合680的另一導電部分分隔開。
導電部分680a在第一方向X上與導電部分680b或680c分隔開。導電部分680b在第二方向Y上與導電部分680c分隔開。在本揭露的預期範圍內，導電部分集合680具有其他配置、安排及材料。
導電部分集合682包括導電部分682a、682b及682c中的一或多者。導電部分集合682的至少一個導電部分位於內連結 構110的第三層。在一些實施例中，導電部分集合682的至少一個導電部分在第一方向X上延伸。在一些實施例中，導電部分集合682的至少一個導電部分在第二方向Y上延伸。
導電部分682a、682b或682c中的至少一者在第一方向X上延伸。在一些實施例中，導電部分集合682的每一導電部分藉由絕緣材料140在第一方向X或第二方向Y上與導電部分集合682的另一導電部分分隔開。導電部分682a在第二方向Y上與導電部分682b分隔開。導電部分682c在第二方向Y上與導電部分682b分隔開。
導電部分682c電性耦合至導電部分680b。導電部分680b電性耦合至導電部分682a。導電部分682a電性耦合至導電部分680a。導電部分680a電性耦合至導電部分682b。導電部分682b電性耦合至導電部分680c。在一些實施例中，導電部分集合680與導電部分集合682是整體結構。在本揭露的預期範圍內，導電部分集合682可具有其他配置、安排及材料。
在一些實施例中，導電部分集合680或682的一或多個導電部分位於圖6A所示內連結構110的表面上。在一些實施例中，導電部分集合680或682的一或多個導電部分是圖6A所示凸塊下金屬層112的一部分。在一些實施例中，導電部分集合680或682的一或多個導電部分由與圖6A所示凸塊下金屬層112相同的材料形成或與凸塊下金屬層112一起形成。在本揭露的預期範圍內，導電部分集合680或682具有其他配置、安排及材料。
通孔集合662位於內連結構110的第二通孔層上。在一些實施例中，內連結構110的第二通孔層介於內連結構110的第二層與第三層之間。通孔集合662包括通孔662a。通孔集合662介於導電部分集合670或672(位於內連結構110的第二層)與導電部分集合680或682(位於內連結構110的第三層)之間。通孔集合662位於導電部分集合670及672下面。通孔集合662位於導電部分集合680及682上方。
通孔集合662將導電部分集合670或672電性耦合至導電部分集合680或682。通孔集合662的通孔662a將導電部分672c電性耦合至導電部分682c。在一些實施例中，通孔集合662包括除通孔662a之外的通孔(圖中未示出)將導電部分集合670及672電性耦合至導電部分集合680及682。在本揭露的預期範圍內，通孔集合662可具有其他配置、安排及材料。
在一些實施例中，導電部分集合654或656的至少一個導電部分與導電部分集合670、672、680、或682的至少一個導電部分交疊。
在一些實施例中，導電部分集合670或672的至少一個導電部分與導電部分集合680或682的至少一個導電部分交疊。
在一些實施例中，導電部分652與導電部分672c交疊。在一些實施例中，導電部分658與導電部分670c及680c交疊。
在一些實施例中，導電部分集合654的導電部分654a、654b或654c的至少一側在第一方向X或第二方向Y上與導電部 分集合670的導電部分670a、670b或670c的對應至少一側或者導電部分集合680的導電部分680a、680b或680c的對應至少一側對準。
在一些實施例中，導電部分集合656的導電部分656a或656b的至少一側在第一方向X或第二方向Y上與導電部分集合672的導電部分672a或672b的對應至少一側或者導電部分集合682的導電部分682a或682b的對應至少一側對準。
在一些實施例中，導電部分集合670的導電部分670a、670b或670c的至少一側在第一方向X或第二方向Y上與導電部分集合680的導電部分680a、680b或680c的對應至少一側對準。
在一些實施例中，電導部分集合672的導電部分672a、672b或672c的至少一側在第一方向X或第二方向Y上與導電部分集合682的導電部分682a、682b或682c的對應至少一側對準。
在一些實施例中，導電部分652的至少一側在第一方向X或第二方向Y上與導電部分672c的至少一側或導電部分682c的至少一側對準。
在本揭露的預期範圍內，電感器可650具有其他配置、安排及材料。
圖7A及圖7B是根據一些實施例的積體電路700的至少一部分的圖示。根據一些實施例，圖7A是積體電路700的由平面A-A’橫切出的剖視圖，且圖7B是積體電路700的電感器部分的俯視圖。舉例而言，圖7B是根據一些實施例的積體電路700的電感 器750的俯視圖。
積體電路700是積體電路600(圖6A至圖6B)的變化形式。與圖6A至圖6B所示積體電路600相較，積體電路700更包括芯790及芯792。在一些實施例中，積體電路700的電感器750是具有單匝的電磁螺線管(solenoid)。
芯790或芯792與圖5A至圖5B所示芯590相似，且因此省略相似的詳細說明。
對於電感器750，芯790及芯792是鐵磁材料。在一些實施例中，對於電感器750，至少芯790或芯792是鐵氧體材料。在一些實施例中，至少芯790或芯792包括一或多個鐵氧體部分。芯790及芯792嵌置於絕緣材料140中。在一些實施例中，至少芯790或芯792是單個層。在一些實施例中，至少芯790或芯792包括多個層。在一些實施例中，至少芯790或芯792環繞電感器750。在一些實施例中，至少芯790或芯792局部地包封電感器750。在一些實施例中，至少芯790或芯792是內連結構110的一部分。在一些實施例中，電感器750是與內連結構110分開的結構，且因此並非是內連結構110的一部分。在一些實施例中，至少芯790或芯792是單個芯。在一些實施例中，至少芯790或芯792是多個芯。
芯790介於內連結構110的第一層與內連結構110的第二層之間。在一些實施例中，芯790位於內連結構110的第一通孔層上。在一些實施例中，芯790可定位於內連結構110的其他 層上。在一些實施例中，芯790介於內連結構110的第二層與內連結構110的第三層之間。在一些實施例中，芯790位於內連結構110的第一層上方。在一些實施例中，芯790位於內連結構110的第二層或第三層下面。
芯792介於內連結構110的第二層與內連結構110的第三層之間。在一些實施例中，芯792位於內連結構110的第二通孔層上。在一些實施例中，芯792可定位於內連結構110的其他層上。在一些實施例中，芯792介於內連結構110的第一層與內連結構110的第二層之間。在一些實施例中，芯792位於內連結構110的第一層上方。在一些實施例中，芯792位於內連結構110的第三層下面。在一些實施例中，至少芯790或792位於內連結構110的第一層、第二層或第三層。
在一些實施例中，至少芯790或芯792是矩形的或類似形狀。在一些實施例中，至少芯790或芯792是圓形的或類似形狀。在一些實施例中，至少芯790或芯792是多邊形的或類似形狀。在一些實施例中，至少芯790或芯792具有環形狀。在一些實施例中，至少芯790或芯792是閉環。在一些實施例中，至少芯790或芯792是局部開口的環。在一些實施例中，至少芯790或芯792包括單個環。在一些實施例中，至少芯790或芯792包括多個環。
在一些實施例中，至少芯790或芯792包含鐵氧體材料或其他相似材料。在一些實施例中，所述鐵氧體材料包括鈷、鋯 或鉭(CZT)中的一或多者。在一些實施例中，所述鐵氧體材料包括鈷(Co)、鋯(Zr)、鉭(Ta)、鋯化鈷(CoZr)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)、鏑(Dy)、Ni8OFe2O、Ni5OFe5O、CoFeCu、NiFeMo、鋅化鎳(NiZn)、其他聚合物鐵氧體材料、或其組合。
圖7A至圖7B所示積體電路700可被修改成包括單個芯。舉例而言，在一些實施例中，圖7A至圖7B所示積體電路700不包括芯790或792其中一者，進而得到單芯電感器。積體電路700可被修改成包括其他數目的芯。在本揭露的預期範圍內，芯790或芯792可具有其他數目、配置、材料、及安排。
在本揭露的預期範圍內，積體電路700可具有其他配置、安排及材料。
圖8A及圖8B是根據一些實施例的積體電路800的至少一部分的圖示。根據一些實施例，圖8A是積體電路800的由平面A-A’橫切出的剖視圖，且圖8B是積體電路800的電感器部分的俯視圖。舉例而言，圖8B是根據一些實施例的積體電路800的電感器850的俯視圖。
積體電路800是積體電路100(圖1A至圖1B)的變化形式。舉例而言，積體電路800包括電感器850，而非圖1A至圖1B所示積體電路100的電感器150。在一些實施例中，電感器850是電磁螺線管。
與圖1A至圖1B所示積體電路100相較，積體電路800的基底穿孔832替換基底穿孔132，且積體電路800的電感器850 替換電感器150。電感器850是圖1A至圖1B所示電感器150的變化形式，且因此省略相似的詳細說明。基底穿孔832與圖1A至圖1B所示基底穿孔132相似，且因此省略相似的詳細說明。在一些實施例中，電感器850由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。
電感器850、電感器950(圖9A至圖9B)、電感器1050(圖10A至圖10B)、及電感器1150(圖11A至圖11B)是電磁螺線管。在一些實施例中，在本揭露的預期範圍內，可存在其他類型的電感器。在一些實施例中，電感器850、950、1050、或1150具有整數匝。在一些實施例中，在本揭露的預期範圍內，電感器具有其他數目的匝。在一些實施例中，電感器850、950、1050、或1150是與內連結構110分開的結構，且因此並非是內連結構110的一部分。在一些實施例中，電感器850、950、1050、或1150是空氣芯電磁螺線管。在一些實施例中，電感器850是具有雙重鐵磁芯的電磁螺線管。在一些實施例中，電感器850包括位於內連結構110的第一層、第二層及第三層(例如，凸塊下金屬層)上的線圈(coil)部分(例如，導電部分)。
與圖1A至圖1B所示積體電路100相較，積體電路800更包括基底穿孔834、導電特徵806a及導電特徵806b。基底穿孔834與圖1A至圖1B所示基底穿孔132或基底穿孔832相似，且因此省略相似的詳細說明。導電特徵806a及導電特徵806b與圖 1A至圖1B所示對應導電特徵106a及導電特徵106b或者基底穿孔832相似，且因此省略相似的詳細說明。雖然圖8A示出兩個基底穿孔(例如，基底穿孔832及基底穿孔834)，然而在圖8A至圖11A中，可形成穿過半導體晶圓102的多於兩個基底穿孔。雖然圖8A示出兩個導電特徵(例如，導電特徵806a及導電特徵806b)，然而可在圖8A所示積體電路800中形成多於兩個導電特徵。在一些實施例中，導電特徵806a或806b中的一或多者是積體電路800的內連結構106的一部分。在一些實施例中，導電特徵806a或806b中的一或多者是積體電路800的內連結構108的一部分。在一些實施例中，導電特徵806a或806b中的一或多者的一部分是積體電路800的內連結構106的一部分。在一些實施例中，導電特徵806a或806b中的一或多者的一部分是積體電路800的內連結構108的一部分。在一些實施例中，導電結構806a是基底穿孔834的一部分。在一些實施例中，導電結構806a及806b是同一整體結構的一部分。在一些實施例中，導電特徵806a及806b將一或多個裝置130(以下所述)電性耦合至一或多個裝置131(以下所述)。
在一些實施例中，積體電路800的內連結構110經由基底穿孔832或基底穿孔834電性連接至半導體晶圓102。在一些實施例中，電感器850藉由基底穿孔832、基底穿孔834、導電特徵106a、導電特徵106b、導電特徵806a、及導電特徵806b電性連接至所述一或多個裝置130。在一些實施例中，電感器850藉由基 底穿孔832、基底穿孔834、導電特徵106a、導電特徵106b、導電特徵806a、及導電特徵806b電性連接至所述一或多個裝置131。在一些實施例中，所述一或多個裝置130藉由至少導電特徵106b或導電特徵806b電性連接至所述一或多個裝置131。
電感器850包括第一端子836、第二端子838、導電部分852、導電部分集合854、導電部分集合870、導電部分集合880、通孔集合860、通孔集合862、芯890、及芯892。
在一些實施例中，導電部分集合854的導電部分854b、854c、854d、及854e、導電部分集合870及導電部分集合880對應於電感器850的線圈部分。
第一端子836與圖1A至圖1B所示第一端子134相似，第二端子838與圖1A至圖1B所示第二端子136相似，導電部分852與圖1A至圖1B所示導電部分152相似，且因此省略相似的詳細說明。
在一些實施例中，第一端子836是電感器850的輸入端子，且第二端子838是電感器850的輸出端子。在一些實施例中，第一端子836是電感器850的輸出端子，且第二端子838是電感器850的輸入端子。在一些實施例中，第一端子836電性耦合至基底穿孔832。在一些實施例中，第二端子838電性耦合至基底穿孔834。在一些實施例中，第一端子836電性耦合至導電部分852。在一些實施例中，第一端子836對應於基底穿孔832的底部分。在一些實施例中，第二端子838對應於基底穿孔834的底部分。 在一些實施例中，第一端子836或第二端子838是導電部分。在一些實施例中，在本揭露的預期範圍內，可存在其他數目的端子。
導電部分集合854包括導電部分854a、854b、854c、854d、及854e中的一或多者。導電部分集合854的至少一個導電部分位於內連結構110的第一層上。導電部分集合854的至少一個導電部分在第二方向Y上延伸。在一些實施例中，至少導電部分854b、854c、854d、或854e在第二方向Y上延伸。導電部分集合854的至少一個導電部分在第一方向X上延伸。在一些實施例中，導電部分854a在第一方向X上延伸。導電部分集合854的每一導電部分藉由絕緣材料140在至少第一方向X或第二方向Y上與導電部分集合854的另一導電部分分隔開。在一些實施例中，導電部分集合854的導電部分854a電性耦合至第二端子838。在一些實施例中，導電部分集合854的導電部分854a與第二端子838是一體形成。導電部分集合854的導電部分854e的第一端電性耦合至導電部分852。在一些實施例中，導電部分集合854的導電部分854e與導電部分852是一體形成。在本揭露的預期範圍內，導電部分集合854可具有其他配置、安排及材料。
導電部分集合870包括導電部分870a、870b、870c、及870d中的一或多者。導電部分集合870的至少一個導電部分位於內連結構110的第二層上。導電部分集合870的至少一個導電部分在第二方向Y上延伸。在一些實施例中，至少導電部分870a、870b、870c或870d在第二方向Y上延伸。導電部分集合870的 至少一個導電部分在第一方向X上延伸。在一些實施例中，導電部分870a在第一方向X上延伸。導電部分集合870的每一導電部分藉由絕緣材料140在至少第一方向X上與導電部分集合870的另一導電部分分隔開。在一些實施例中，導電部分集合854的至少一個導電部分與導電部分集合870或880的至少一個導電部分交疊。在本揭露的預期範圍內，導電部分集合870可具有其他配置、安排及材料。
通孔集合860位於內連結構110的介於內連結構110的第一層與第二層之間的層。在一些實施例中，通孔集合860位於內連結構110的第一通孔層。通孔集合860包括通孔860a、860b、860c、及860d中的一或多者。通孔集合860介於導電部分集合854與導電部分集合870之間。通孔集合860位於導電部分集合854下面，且通孔集合860位於導電部分集合870上方。通孔集合860的通孔860a、860b、860c、及860d將導電部分集合854的導電部分854a、854b、854c、及854d的對應第一端電性耦合至導電部分集合870的導電部分870a、870b、870c、及870d的對應第一端。在本揭露的預期範圍內，通孔集合860可具有其他配置、安排及材料。
導電部分集合854的導電部分854b、854c、854d、及854e的第二端藉由第一通孔集合(圖中未示出)的對應通孔(圖中未示出)電性耦合至導電部分集合870的導電部分870a、870b、870c、及870d的對應第二端。
導電部分集合854的導電部分854b、854c、854d、及854e的第二端與導電部分集合854的導電部分854b、854c、854d、及854e的第一端相對。導電部分集合870的導電部分870a、870b、870c、及870d的第二端與導電部分集合870的導電部分870a、870b、870c、及870d的第一端相對。
導電部分集合880包括導電部分880a、880b、880c、及880d中的一或多者。導電部分集合880的至少一個導電部分位於內連結構110的第三層上。導電部分集合880的至少一個導電部分在與第一方向X及第二方向Y不同的第三方向S上延伸。在一些實施例中，導電部分集合880的每一導電部分藉由絕緣材料140在至少第一方向X或第二方向Y上與導電部分集合880的另一導電部分分隔開。
在一些實施例中，導電部分集合880中的一或多個導電部分位於內連結構110的表面上。在一些實施例中，導電部分集合880中的一或多個導電部分是凸塊下金屬層112(如圖1A至圖1C中所述)的一部分。在一些實施例中，導電部分集合880中的一或多個導電部分由與凸塊下金屬層112(如圖1A至圖1C中所述)相同的材料形成或與凸塊下金屬層112一起形成。在本揭露的預期範圍內，導電部分集合880可具有其他配置、安排及材料。
通孔集合862位於內連結構110介於內連結構110的第二層與第三層之間的層。在一些實施例中，通孔集合862位於內連結構110的第二通孔層上。通孔集合862包括通孔862a、862b、 862c、及862d中的一或多者。通孔集合862介於導電部分集合870與導電部分集合880之間。通孔集合862位於導電部分集合870下面，且通孔集合862位於導電部分集合880上方。通孔集合862的通孔862a、862b、862c、及862d將導電部分集合870的導電部分870a、870b、870c、及870d的對應第一端電性耦合至導電部分集合880的導電部分880a、880b、880c、及880d的對應第一端。在本揭露的預期範圍內，通孔集合862可具有其他配置、安排及材料。
導電部分集合870的導電部分870a、870b、870c、及870d的第二端藉由第二通孔集合(圖中未示出)的對應通孔(圖中未示出)電性耦合至導電部分集合880的導電部分880a、880b、880c、及880d的對應第二端。導電部分集合880的導電部分880a、880b、880c、及880d的第二端與導電部分集合880的導電部分880a、880b、880c、及880d的第一端相對。
在一些實施例中，導電部分集合854的導電部分、導電部分集合870的導電部分及導電部分集合880的導電部分是單獨的導電部分。
芯890或芯892與圖5A至圖5B所示芯590相似，且因此省略相似的詳細說明。雖然圖8A示出兩個芯(例如，芯890及芯892)，然而在圖8A至圖11A中，可在內連結構110中形成其他數目的芯。
芯890及芯892是電感器850的兩個芯。對於電感器 850，芯890或892是鐵磁材料。在一些實施例中，芯890或892用以增強電感器850的磁場，藉此使電感器850的電感增加。在一些實施例中，對於電感器850，至少芯890或芯892是鐵氧體材料。在一些實施例中，至少芯890或芯892包括一或多個鐵氧體部分。芯890及芯892嵌置於絕緣材料140中。在一些實施例中，至少芯890或芯892是單個層。在一些實施例中，至少芯890或芯892包括多個層。在一些實施例中，至少芯890或芯892環繞電感器850。在一些實施例中，至少芯890或芯892局部地包封電感器850。在一些實施例中，至少芯890或芯892是內連結構110的一部分。在一些實施例中，至少芯890或芯892是單個芯。在一些實施例中，至少芯890或芯892是多個芯。
芯890介於內連結構110的第一層與內連結構110的第二層之間。在一些實施例中，芯890位於內連結構110的第一通孔層。在一些實施例中，芯890可定位於內連結構110的其他層。在一些實施例中，芯890介於內連結構110的第二層與內連結構110的第三層之間。在一些實施例中，芯890位於內連結構110的第一層上方。在一些實施例中，芯890位於內連結構110的第三層下面。
芯892介於內連結構110的第二層與內連結構110的第三層之間。在一些實施例中，芯892位於內連結構110的第二通孔層。在一些實施例中，芯892可定位於內連結構110的其他層。在一些實施例中，芯892介於內連結構110的第一層與內連結構 110的第二層之間。在一些實施例中，芯892位於內連結構110的第一層上方。在一些實施例中，芯892位於內連結構110的第三層下面。
在一些實施例中，至少芯890或芯892是矩形的或類似形狀。在一些實施例中，至少芯890或芯892是圓形的或類似形狀。在一些實施例中，至少芯890或芯892是多邊形的或類似形狀。在一些實施例中，至少芯890或芯892具有環形狀。在一些實施例中，至少芯890或芯892是閉環。在一些實施例中，至少芯890或芯892是局部開口的環。在一些實施例中，至少芯890或芯892包括單個環。在一些實施例中，至少芯890或芯892包括多個環。
在一些實施例中，至少芯890或芯892包含鐵氧體材料或其他相似材料。在一些實施例中，所述鐵氧體材料包括鈷、鋯或鉭中的一或多者。在一些實施例中，所述鐵氧體材料包括鈷(Co)、鋯(Zr)、鉭(Ta)、鋯化鈷(CoZr)、鈮(Nb)、錸(Re)、釹(Nd)、鐠(Pr)、鎳(Ni)、鏑(Dy)、Ni8OFe2O、Ni5OFe5O、CoFeCu、NiFeMo、鋅化鎳(NiZn)、其他聚合物鐵氧體材料、或其組合。在本揭露的預期範圍內，芯890或芯892可具有其他數目、配置、材料、及安排。
在本揭露的預期範圍內，電感器850可具有其他配置、安排及材料。
圖9A及圖9B是根據一些實施例的積體電路900的至少 一部分的圖示。根據一些實施例，圖9A是積體電路900的由平面A-A’橫切出的剖視圖，且圖9B是積體電路900的電感器部分的俯視圖。舉例而言，圖9B是根據一些實施例的積體電路900的電感器950的俯視圖。
積體電路900是積體電路800(圖8A至圖8B)的變化形式。舉例而言，積體電路900包括電感器950，而非圖8A至圖8B所示積體電路800的電感器850。在一些實施例中，電感器950是電磁螺線管。
與圖8A至圖8B所示積體電路800相較，積體電路900的電感器950替換電感器850。在一些實施例中，電感器950是具有單個芯的電磁螺線管，且電磁螺線管定位於內連結構110的第一層、第二層及第一通孔層上。
與圖8A至圖8B所示電感器850相較起來，對電感器950的導電部分集合870的定位相對於圖8A至圖8B所示定位而移位。舉例而言，電感器950的導電部分集合870的導電部分870a、870b、870c、及870d中的每一者在第三方向S上延伸。
電感器950與圖8A至圖8B所示電感器850相似，且因此省略相似的詳細說明。與圖8A至圖8B所示電感器850相較，電感器950不包括通孔集合862、導電部分集合880及芯892。在一些實施例中，電感器950由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵形成。
在一些實施例中，因不包括圖8A至圖8B所示芯892， 電感器950是具有單個芯的電磁螺線管。
在一些實施例中，因不包括圖8A至圖8B所示導電部分集合880，電感器950不包括位於內連結構110的第三層或位於凸塊下金屬層的線圈部分(例如，導電部分)。
在一些實施例中，電感器950不包括介於內連結構110的第二層與第三層之間的通孔(例如，通孔集合862)。在本揭露的預期範圍內，電感器950可具有其他配置、安排及材料。
在本揭露的預期範圍內，積體電路900具有其他配置、安排及材料。
圖10A及圖10B是根據一些實施例的積體電路1000的至少一部分的圖示。根據一些實施例，圖10A是積體電路1000的由平面A-A’橫切出的剖視圖，且圖10B是積體電路1000的電感器部分的俯視圖。舉例而言，圖10B是根據一些實施例的積體電路1000的電感器1050的俯視圖。
積體電路1000是積體電路800(圖8A至圖8B)的變化形式。舉例而言，積體電路1000包括電感器1050，而非圖8A至圖8B所示積體電路800的電感器850。在一些實施例中，電感器1050是電磁螺線管。
與圖8A至圖8B所示積體電路800相較，積體電路1000的電感器1050替換電感器850。在一些實施例中，電感器1050是具有單個芯的電磁螺線管，且電磁螺線管定位於內連結構110的至少第二層、第三層及第二通孔層上。在一些實施例中，電感 器1050由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。
電感器1050與圖8A至圖8B所示電感器850相似，且因此省略相似的詳細說明。與圖8A至圖8B所示電感器850相較，電感器1050不包括芯890、導電部分集合854的導電部分854b、854c、854d、及854e中的每一者、以及通孔集合860的通孔860b、860c及860d中的每一者。
與圖8A至圖8B所示電感器850相較，電感器1050更包括通孔1060e及導電部分1070e。
通孔1060e及通孔860a是電感器1050的通孔集合860的一部分。通孔1060e與圖8A至圖8B所示通孔860a相似，且因此省略相似的詳細說明。
導電部分1070e與圖8A至圖8B所示導電部分870a相似，且因此省略相似的詳細說明。導電部分1070e以及導電部分870a、870b、870c、及870d是電感器1050的導電部分集合870的一部分。
導電部分1070e位於內連結構110的第二層上。導電部分1070e在第二方向Y上延伸。導電部分1070e藉由通孔1060e電性耦合至導電部分852。
通孔1060e位於內連結構110介於內連結構110的第一層與第二層之間的層。在一些實施例中，通孔1060e位於內連結 構110的第一通孔層。通孔1060e介於導電部分852與導電部分1070e之間。
在一些實施例中，因不包括圖8A至圖8B所示芯890，電感器1050是具有單個芯的電磁螺線管。在一些實施例中，因不包括圖8A至圖8B所示導電部分集合854的導電部分854b、854c、854d、及854e，電感器1050不包括位於內連結構110的第一層的線圈部分(例如，導電部分)。在本揭露的預期範圍內，電感器1050具有其他配置、安排及材料。
在本揭露的預期範圍內，積體電路1000可具有其他配置、安排及材料。
圖11A及圖11B是根據一些實施例的積體電路1100的至少一部分的圖示。根據一些實施例，圖11A是積體電路1100的由平面A-A’橫切出的剖視圖，且圖11B是積體電路1100的電感器部分的俯視圖。舉例而言，圖11B是根據一些實施例的積體電路1100的電感器1150的俯視圖。
積體電路1100是積體電路800(圖8A至圖8B)的變化形式。與圖8A至圖8B所示積體電路800相較，積體電路1100的電感器1150替換電感器850。電感器1150是電感器850(圖8A至圖8B)的變化形式，且因此省略相似的詳細說明。與圖8A至圖8B所示電感器850相較，積體電路1100的電感器1150不包括芯890及芯892。在一些實施例中，積體電路1100的電感器1150是空氣芯電感器。
對應的圖9A至圖9B及圖10A至圖10B的積體電路900及1000中的每一者可以與圖11A至圖11B所示者相似的方式被修改。舉例而言，在一些實施例中，圖9A至圖9B所示積體電路900可以相似方式被修改成不包括芯890，進而得到空氣芯電感器。舉例而言，在一些實施例中，圖10A至圖10B所示積體電路1000可以相似方式被修改成不包括芯892，而成為空氣芯電感器。
在一些實施例中，電感器1150由內連結構110的第一層及第二層上的一或多個重佈線層的一或多個導電特徵以及內連結構110的第三層上的凸塊下金屬的一或多個導電特徵形成。
在本揭露的預期範圍內，積體電路1100具有其他配置、安排及材料。
為簡潔起見，在一些實施例中，不闡述積體電路1100的不同元件的材料中的每一者。在一些實施例中，在本揭露的預期範圍內，可用參照不同圖(圖1A至圖1C、圖2A至圖2B、圖3A至圖3B、圖4A至圖4B、圖5A至圖5B、圖6A至圖6B、圖7A至圖7B、圖8A至圖8B、圖9A至圖9B、圖10A至圖10B、及圖11A至圖11B)中的每一者所述的材料來替代積體電路1100中的相似結構。
在一些實施例中，電感器250、350、450、550、650、750、850、950、1050、或1150位於半導體晶圓102的背側102b上。在一些實施例中，藉由將電感器250、350、450、550、650、750、850、950、1050、或1150定位於半導體晶圓102的背側102b 上，電感器250、350、450、550、650、750、850、950、1050、或1150與所述一或多個裝置130或131分隔開至少距離D2，進而在半導體晶圓102的前側102a上不會得到阻進區。在一些實施例中，藉由在半導體晶圓102的前側102a上不具有阻進區，在半導體晶圓102的前側102a上可存在額外的佈線資源，與其他方法製造的積體電路相比，進而增加積體電路200至1100的佈線面積。在一些實施例中，藉由不具有阻進區在半導體晶圓102的前側102a上，與其他方法相較，所述一或多個裝置130的面積可增加。在一些實施例中，藉由將電感器250、350、450、550、650、750、850、950、1050、或1150定位於半導體晶圓102的背側102b上，電感器250、350、450、550、650、750、850、950、1050、或1150與所述一或多個裝置130分隔開至少距離D2，進而在電感器250、350、450、550、650、750、850、950、1050、或1150與所述一或多個裝置130或131之間得到較少電磁干擾。在一些實施例中，藉由將電感器250、350、450、550、650、750、850、950、1050、或1150定位於半導體晶圓102的背側102b上，電感器250、350、450、550、650、750、850、950、1050、或1150具有與其他方法至少相似的電阻。
圖12是根據一些實施例形成積體電路的方法1200的流程圖。應理解，可在圖12所示方法1200之前、期間及/或之後執行附加操作，且本文中可僅簡要闡述一些其他製程。在一些實施例中，方法1200可用於形成積體電路，例如積體電路100、200、 300、400、500、600、700、800、900、1000、及1100。
在方法1200的操作1202中，在第一半導體晶圓(例如，半導體晶圓102)的前側102a上形成第一內連結構(例如，內連結構106)。在一些實施例中，第一半導體晶圓(例如，半導體晶圓102)的前側102a具有第一裝置130。
在一些實施例中，藉由一或多個單鑲嵌製程(damascene process)或雙重鑲嵌製程在第一半導體晶圓(例如，半導體晶圓102)的前側102a上形成第一內連結構(例如，內連結構106)。
在一些實施例中，操作1202包括：在第一半導體晶圓(例如，半導體晶圓102)的前側102a之上沈積絕緣材料(例如，與絕緣材料140相似)，執行一或多個蝕刻製程以在絕緣材料140中形成一或多個開口，以一或多種導電材料填充所述一或多個開口，以及移除自所述一或多個開口突出的所述一或多種導電材料。
在一些實施例中，第一內連結構(例如，內連結構106)包括形成於絕緣材料140中的導電特徵，例如導電線、通孔或導電接墊。
方法1200以操作1204繼續，在操作1204中，在第二半導體晶圓(例如，半導體晶圓104)的前側104a上形成第二內連結構(例如，內連結構108)。在一些實施例中，第二半導體晶圓(例如，半導體晶圓104)的前側104a具有第二裝置131。
在一些實施例中，藉由一或多個單鑲嵌製程或雙重鑲嵌製程在第二半導體晶圓(例如，半導體晶圓104)的前側104a上 形成第二內連結構(例如，內連結構108)。
在一些實施例中，操作1204包括：在第二半導體晶圓(例如，半導體晶圓104)的前側104a之上沈積絕緣材料(例如，與絕緣材料140相似)，執行一或多個蝕刻製程以在絕緣材料140中形成一或多個開口，以一或多種導電材料填充所述一或多個開口，以及移除自所述一或多個開口突出的所述一或多種導電材料。
在一些實施例中，第二內連結構(例如，內連結構108)包括形成於絕緣材料140中的導電特徵，例如導電線、通孔或導電接墊。
方法1200以操作1206繼續，在操作1206中，在第一半導體晶圓(例如，半導體晶圓102)的前側102a上形成第一結合層(例如，結合層122)。在一些實施例中，結合層122是藉由電漿增強化學氣相沈積(plasma enhanced chemical vapor deposition，PECVD)而形成。在一些其他實施例中，結合層122是藉由旋塗方法(spin-on method)而形成。
方法1200以操作1208繼續，在操作1208中，在第二半導體晶圓(例如，半導體晶圓104)的前側104a上形成第二結合層(例如，結合層124)。在一些實施例中，結合層124是藉由電漿增強化學氣相沈積而形成。在一些其他實施例中，結合層124是藉由旋塗方法而形成。
在一些實施例中，在操作1210之前，在將第一半導體晶圓與第二半導體晶圓(例如，半導體晶圓102及104)結合於一 起之前，對結合層122及124進行處理。
在一些實施例中，結合層122及124是藉由乾式處理或濕式處理而加以處理。在一些實施例中，乾式處理包括電漿處理。在一些實施例中，電漿處理是在惰性環境，例如在填充有惰性氣體(包括氮氣、氬氣、氦氣、或其組合)的環境中執行。也可使用其他類型的處理來替代。在一些實施例中，結合層122及124均由氧化矽製成，且在結合之前對結合層122及124執行電漿製程以在結合層122及124的表面上形成矽-氫氧基(Si-OH)鍵合。
方法1200以操作1210繼續，在操作1210中，將第一半導體晶圓(例如，半導體晶圓102)的前側102a結合至第二半導體晶圓(例如，半導體晶圓104)的前側104a。在一些實施例中，將第一半導體晶圓(例如，半導體晶圓102)結合至第二半導體晶圓(例如，半導體晶圓104)，以形成三維積體電路堆疊結構(例如，積體電路100至1100)。
在一些實施例中，操作1210是在壓力及熱量下執行。在一些實施例中，結合壓力處於約0.7巴(bar)至約10巴的範圍中。在一些實施例中，施加至第一半導體晶圓及第二半導體晶圓的熱能包括在約20℃至約1000℃的範圍中的溫度下進行退火操作。在一些實施例中，結合製程是在氮氣環境、氬氣環境、氦氣環境、惰性混合氣體環境、或其組合中執行。
在一些實施例中，在操作1210之前，將第一半導體晶圓與第二半導體晶圓(例如，半導體晶圓102及104)對準。
在一些實施例中，在操作1210之後，對第一半導體晶圓(例如，半導體晶圓102)的或第二半導體晶圓(例如，半導體晶圓104)的背側執行薄化製程。在一些實施例中，薄化製程包括研磨製程及拋光製程(例如化學機械拋光)。在一些實施例中，在薄化製程之後，執行濕式蝕刻操作，以移除在第一半導體晶圓(例如，半導體晶圓102)的或第二半導體晶圓(例如，半導體晶圓104)的背側上形成的缺陷。
方法1200以操作1212繼續，在操作1212中，形成延伸穿過第一半導體晶圓(例如，半導體晶圓102)的基底穿孔(TSV)132。在一些實施例中，所述方法的基底穿孔包括至少基底穿孔232、332、432、632、832、或834。
在一些實施例中，操作1212包括藉由一或多個蝕刻製程形成延伸穿過第一半導體晶圓(例如，晶圓102)的基底穿孔132開口。在一些實施例中，在形成基底穿孔開口之後，在基底穿孔132開口的側壁上形成襯裏以作為隔離層，使得基底穿孔132的導電材料與半導體晶圓102不彼此直接接觸。在一些實施例中，隨後，在襯裏上及在基底穿孔132開口的底部上均勻地形成擴散障壁層。在一些實施例中，擴散障壁層用於防止稍後將形成的導電材料遷移至裝置區域130及131。在一些實施例中，在形成擴散障壁層之後，在基底穿孔132開口中填充導電材料。在一些實施例中，隨後，藉由平坦化製程(例如化學機械拋光)來移除位於基底穿孔開口之外的過量的襯裏、擴散障壁層及導電材料，然而 可使用任何適合的移除製程。
在一些實施例中，襯裏由絕緣材料(例如氧化物或氮化物)製成。在一些實施例中，襯裏是藉由使用電漿增強化學氣相沈積製程或其他適用製程而形成。在一些實施例中，襯裏是單個層或多個層。
在一些實施例中，擴散障壁層由鉭、氮化鉭、鈦、氮化鈦、或鎢化鈷製成。在一些實施例中，擴散障壁層是藉由物理氣相沈積(physically vapor deposition，PVD)製程而形成。在一些實施例中，擴散障壁層是藉由鍍覆(plating)形成。在一些實施例中，導電材料由銅、銅合金、鋁、鋁合金、或其組合製成。另外，可使用其他適用材料。
方法1200以操作1214繼續，在操作1214中，在第一半導體晶圓(例如，半導體晶圓102)的背側102b上形成第三內連結構(例如，內連結構110)。在一些實施例中，藉由一或多個單鑲嵌製程或雙重鑲嵌製程在第一半導體晶圓(例如，半導體晶圓102)的背側102b上形成第三內連結構(例如，內連結構110)。
在一些實施例中，操作1214包括：在第一半導體晶圓(例如，半導體晶圓102)的背側102b之上沈積絕緣材料140，執行一或多個蝕刻製程以在絕緣材料140中形成一或多個開口，以一或多種導電材料填充所述一或多個開口，以及移除自所述一或多個開口突出的所述一或多種導電材料。
在一些實施例中，第三內連結構(例如，內連結構110) 包括形成於絕緣材料140中的導電特徵，例如導電線、通孔或導電接墊。
在一些實施例中，操作1214更包括操作1216。在一些實施例中，操作1216包括在第一半導體晶圓(例如，半導體晶圓102)的背側102b上形成電感器(例如，電感器350)的第一部分。
在一些實施例中，電感器(例如，電感器350)的第一部分包括位於第三內連結構(例如，內連結構110)的第一層的第一導電部分(例如，導電部分352)、位於第三內連結構(例如，內連結構110)與第三內連結構(例如，內連結構110)的第一層不同的第二層的第二導電部分(例如，導電部分集合370)、以及將第一導電部分(例如，導電部分352)電性耦合至第二導電部分(例如，導電部分集合370)的第一通孔集合(例如，通孔360)。
在一些實施例中，電感器(例如，電感器350)的第一部分的第一導電部分包括導電部分152、252、352、452或170中的一或多者、或者導電部分集合154、854、870、270、370或470中的一或多者。
在一些實施例中，電感器(例如，電感器350)的第一部分的第二導電部分包括導電部分152、252、352、452或170中的一或多者、或者導電部分集合154、854、870、270、370或470中的一或多者。
在一些實施例中，電感器(例如，電感器350)的第一部分的第一通孔集合包括通孔160、162、260、460中的一或多者、 或者通孔集合860的一或多個通孔。
在一些實施例中，方法1200的電感器包括電感器150、250、350、450、550、650、750、850、950、1050及1150中的一或多者，且因此省略對該些佈局圖案的詳細說明。
方法1200以操作1218繼續，在操作1218中，在第三內連結構(例如，內連結構110)的表面上形成凸塊下金屬(UBM)層112。
在一些實施例中，凸塊下金屬層112形成於內連結構110上。在一些實施例中，凸塊下金屬層112含有至少黏附層或潤濕層。在一些實施例中，凸塊下金屬層112由鈦、氮化鈦、氮化鉭、鉭等製成。在一些實施例中，凸塊下金屬層112更包括銅晶種層。
在一些實施例中，操作1218更包括操作1220。在一些實施例中，操作1220包括在第一半導體晶圓(例如，半導體晶圓102)的背側102b上形成電感器(例如，電感器350)的第二部分。
在一些實施例中，電感器(例如，電感器350)的第二部分包括位於第三內連結構(例如，內連結構110)的表面上的第三導電部分(例如，導電部分380)、以及將第二導電部分電性耦合至第三導電部分(例如，導電部分380)的第二通孔集合(例如，通孔362或364)。
在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分包括導電部分集合480、680或880中的一或多者。
在一些實施例中，電感器(例如，電感器350)的第二部分的第二通孔集合包括通孔362、364、462中的一或多者、或者通孔集合862的一或多個通孔。
在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分是凸塊下金屬層112的一部分。
在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分形成於內連結構110上。在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分含有至少黏附層或潤濕層。在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分由鈦、氮化鈦、氮化鉭、鉭等製成。在一些實施例中，電感器(例如，電感器350)的第二部分的第三導電部分包括銅晶種層。
方法1200以操作1222繼續，在操作1222中，在凸塊下金屬層112上形成焊料凸塊集合114。在一些實施例中，焊料凸塊集合114包括由具有低電阻率的一或多種導電材料(例如焊料或焊料合金)製成的導電元件。在一些實施例中，焊料凸塊集合114包含焊料合金，所述焊料合金包括錫、鉛、銀、銅、鎳、鉍、或其組合。在一些實施例中，焊料凸塊集合114不形成於電感器(例如，電感器350)的第三導電部分上。
在一些實施例中，不執行方法1200的操作1202、1204、1206、1208、1210、1212、1214、1216、1218、1220、或1222中的一或多者。
本說明的一個態樣是有關於一種積體電路。所述積體電路包括第一半導體晶圓、第二半導體晶圓、第一內連結構、第二內連結構、電感器、及基底穿孔。所述第一半導體晶圓具有位於所述第一半導體晶圓的前側中的第一裝置。所述第二半導體晶圓結合至所述第一半導體晶圓。所述第一內連結構位於所述第一半導體晶圓的背側下面。所述電感器位於所述第一半導體晶圓下面，且所述電感器的至少一部分位於所述第一內連結構內。所述第二內連結構位於所述第一半導體晶圓的所述前側上。所述基底穿孔延伸穿過所述第一半導體晶圓。所述電感器藉由所述第二內連結構及所述基底穿孔耦合至至少所述第一裝置。在一些實施例中，所述積體電路更包括位於所述第一內連結構的表面上的凸塊下金屬層。在一些實施例中，所述積體電路更包括位於所述凸塊下金屬層上的焊料凸塊集合。在一些實施例中，所述電感器包括：第一導電部分，位於所述第一內連結構的第一層上；第二導電部分，位於所述第一內連結構與所述第一內連結構的所述第一層不同的第二層上；以及第一通孔，將所述第一導電部分電性耦合至所述第二導電部分。在一些實施例中，所述電感器更包括：第三導電部分，位於所述第一內連結構的所述表面上；第二通孔，將所述第二導電部分電性耦合至所述第三導電部分，所述第三導電部分是所述凸塊下金屬層的一部分。在一些實施例中，所述電感器更包括位於所述第一內連結構的第三層中的鐵氧體芯。在一些實施例中，所述第一內連結構的所述第三層介於至少以下之間： 所述第一內連結構的所述第一層與所述第一內連結構的所述第二層，或所述第一內連結構的所述第二層與所述第一內連結構的所述表面。在一些實施例中，所述電感器包括螺旋電感器、環形電感器、或電磁螺線管。在一些實施例中，所述電感器是鐵氧體芯。在一些實施例中，所述電感器位於所述第一裝置下面。在一些實施例中，所述積體電路更包括：第二內連結構，位於所述第一半導體晶圓的所述前側上；以及第三內連結構，位於所述第二半導體晶圓的前側上。在一些實施例中，所述積體電路更包括：第一結合層，位於所述第二內連結構上；以及第二結合層，位於所述第三內連結構上，所述第一結合層結合至所述第二結合層。
本揭露的另一態樣是有關於一種半導體裝置。所述半導體裝置包括第一半導體晶圓、第二半導體晶圓、第一內連結構、電感器、基底穿孔、及凸塊下金屬層。所述第一半導體晶圓具有位於所述第一半導體晶圓的前側中的第一裝置。所述第二半導體晶圓具有位於所述第二半導體晶圓的前側中的第二裝置，所述第二半導體晶圓的所述前側結合至所述第一半導體晶圓的所述前側。所述第一內連結構位於所述第一半導體晶圓的背側上。所述電感器位於所述第一半導體晶圓的所述背側上。所述電感器包括位於所述第一內連結構內的第一部分。所述基底穿孔延伸穿過所述第一半導體晶圓且將所述電感器耦合至至少所述第一裝置。所述凸塊下金屬層位於所述第一內連結構的表面上。在一些實施例中，所述半導體裝置更包括位於所述凸塊下金屬層上的焊料凸塊 集合。在一些實施例中，所述電感器的所述第一部分包括：第一導電部分，位於所述第一內連結構的第一層上；第二導電部分，位於所述第一內連結構的與所述第一內連結構的所述第一層不同的第二層上；以及第一通孔集合，將所述第一導電部分電性耦合至所述第二導電部分。在一些實施例中，所述電感器更包括：鐵氧體芯，位於所述第一內連結構的第三層中，所述第一內連結構的所述第三層介於所述第一內連結構的所述第一層與所述第一內連結構的所述第二層之間。在一些實施例中，所述電感器更包括第二部分，所述第二部分具有：第三導電部分，位於所述第一內連結構的所述表面上；第二通孔集合，將所述第二導電部分電性耦合至所述第三導電部分，所述第三導電部分是所述凸塊下金屬層的一部分。在一些實施例中，所述電感器更包括位於所述第一內連結構的第三層中的鐵氧體芯，所述第一內連結構的所述第三層介於所述第一內連結構的所述第二層與所述第一內連結構的所述表面之間。在一些實施例中，所述第一半導體晶圓具有介於約10微米至約200微米的範圍內的厚度。在一些實施例中，所述電感器是螺旋電感器、環形電感器、或電磁螺線管。
本說明的又一態樣是有關於一種形成積體電路的方法。所述方法包括：將第一半導體晶圓的前側結合至第二半導體晶圓的前側；形成延伸穿過所述第一半導體晶圓的基底穿孔；在所述第一半導體晶圓的背側上形成第一內連結構；在所述第一內連結構的表面上形成凸塊下金屬層；以及在所述凸塊下金屬層上 形成焊料凸塊集合。在一些實施例中，所述第一半導體晶圓的所述前側具有第一裝置。在一些實施例中，所述形成所述第一內連結構包括在所述第一半導體晶圓的所述背側上形成電感器的第一部分。在一些實施例中，所述形成所述凸塊下金屬層包括在所述第一半導體晶圓的所述背側上形成所述電感器的第二部分。
以上內容概述了若干實施例的特徵以使熟習此項技術者可更好地理解本揭露的各態樣。熟習此項技術者應瞭解，他們可易於使用本揭露作為基礎來設計或修改其他製程及結構以施行本文所介紹實施例的相同目的及/或達成本文所介紹實施例的相同優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，且在不背離本揭露的精神及範圍的條件下，他們可對本文作出各種改變、替代及變更。

Claims (10)

  1. 一種積體電路，包括：第一半導體晶圓，具有位於所述第一半導體晶圓的前側中的第一裝置；第二半導體晶圓，結合至所述第一半導體晶圓；第一內連結構，位於所述第一半導體晶圓的背側下面；電感器，位於所述第一半導體晶圓下面，且所述電感器的至少一部分位於所述第一內連結構內；第二內連結構，位於所述第一半導體晶圓的所述前側上；以及基底穿孔，延伸穿過所述第一半導體晶圓，且所述電感器藉由所述第二內連結構及所述基底穿孔耦合至至少所述第一裝置。
  2. 如申請專利範圍第1項所述的積體電路，更包括：凸塊下金屬層，位於所述第一內連結構的表面上。
  3. 如申請專利範圍第1項所述的積體電路，其中所述電感器包括：第一導電部分，位於所述第一內連結構的第一層上；第二導電部分，位於所述第一內連結構與所述第一內連結構的所述第一層不同的第二層上；以及第一通孔，將所述第一導電部分電性耦合至所述第二導電部分。
  4. 如申請專利範圍第2項所述的積體電路，其中所述電感器包括：第一導電部分，位於所述第一內連結構的第一層上；第二導電部分，位於所述第一內連結構的與所述第一內連結構的所述第一層不同的第二層上；第一通孔，將所述第一導電部分電性耦合至所述第二導電部分；第三導電部分，位於所述第一內連結構的所述表面上；以及第二通孔，將所述第二導電部分電性耦合至所述第三導電部分，所述第三導電部分是所述凸塊下金屬層的一部分。
  5. 如申請專利範圍第1項所述的積體電路，其中所述電感器更包括鐵氧體芯。
  6. 如申請專利範圍第1項所述的積體電路，更包括：第三內連結構，位於所述第二半導體晶圓的前側上。
  7. 一種半導體裝置，包括：第一半導體晶圓，具有位於所述第一半導體晶圓的前側中的第一裝置；第二半導體晶圓，具有位於所述第二半導體晶圓的前側中的第二裝置，所述第二半導體晶圓的所述前側結合至所述第一半導體晶圓的所述前側；第一內連結構，位於所述第一半導體晶圓的背側上；電感器，位於所述第一半導體晶圓的所述背側上，所述電感器包括：第一部分，位於所述第一內連結構內；基底穿孔，延伸穿過所述第一半導體晶圓且耦合至至少所述電感器；以及凸塊下金屬層，位於所述第一內連結構的表面上。
  8. 如申請專利範圍第7項所述的半導體裝置，其中所述電感器的所述第一部分包括：第一導電部分，位於所述第一內連結構的第一層上；第二導電部分，位於所述第一內連結構的與所述第一內連結構的所述第一層不同的第二層上；以及第一通孔集合，將所述第一導電部分電性耦合至所述第二導電部分。
  9. 如申請專利範圍第7項所述的半導體裝置，其中所述電感器更包括鐵氧體芯。
  10. 一種形成積體電路的方法，所述方法包括：將第一半導體晶圓的前側結合至第二半導體晶圓的前側，所述第一半導體晶圓的所述前側具有第一裝置；形成延伸穿過所述第一半導體晶圓的基底穿孔；在所述第一半導體晶圓的背側上形成第一內連結構；其中所述形成所述第一內連結構包括：在所述第一半導體晶圓的所述背側上形成電感器的第一部分；在所述第一內連結構的表面上形成凸塊下金屬層，其中所述形成所述凸塊下金屬層包括：在所述第一半導體晶圓的所述背側上形成所述電感器的第二部分；以及在所述凸塊下金屬層上形成焊料凸塊集合。
TW107129274A 2018-06-15 2018-08-22 積體電路、半導體裝置及形成積體電路的方法 TWI679743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,579 US10535635B2 (en) 2018-06-15 2018-06-15 Second semiconductor wafer attached to a first semiconductor wafer with a through hole connected to an inductor
US16/009,579 2018-06-15

Publications (2)

Publication Number Publication Date
TWI679743B true TWI679743B (zh) 2019-12-11
TW202002220A TW202002220A (zh) 2020-01-01

Family

ID=68724912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129274A TWI679743B (zh) 2018-06-15 2018-08-22 積體電路、半導體裝置及形成積體電路的方法

Country Status (5)

Country Link
US (4) US10535635B2 (zh)
KR (1) KR102254860B1 (zh)
CN (1) CN110610921B (zh)
DE (1) DE102019116355A1 (zh)
TW (1) TWI679743B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084032B2 (en) * 2017-01-13 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US10535635B2 (en) * 2018-06-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Second semiconductor wafer attached to a first semiconductor wafer with a through hole connected to an inductor
US11581398B2 (en) * 2018-09-07 2023-02-14 Lfoundry S.R.L Method of fabrication of an integrated spiral inductor having low substrate loss
CN114628370A (zh) 2020-12-11 2022-06-14 联华电子股份有限公司 半导体结构
TWI825906B (zh) * 2022-06-02 2023-12-11 南亞科技股份有限公司 具有重佈線插塞的半導體元件
WO2024044438A1 (en) * 2022-08-25 2024-02-29 Qualcomm Incorporated Wafer level packaging process for thin film inductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330228A (zh) * 2003-08-22 2013-07-16 Agere Systems Inc 用於形成電感器的方法
TW201405775A (zh) * 2012-07-31 2014-02-01 Taiwan Semiconductor Mfg 堆疊半導體裝置及其製造方法
TW201721807A (zh) * 2015-09-24 2017-06-16 英特爾股份有限公司 多層矽／鎵氮化物半導體

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881244A (en) * 1972-06-02 1975-05-06 Texas Instruments Inc Method of making a solid state inductor
JP3674780B2 (ja) * 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
KR100574957B1 (ko) * 2003-11-21 2006-04-28 삼성전자주식회사 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법
JP2006173525A (ja) * 2004-12-20 2006-06-29 Sanyo Electric Co Ltd 半導体装置
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
JP2007250924A (ja) * 2006-03-17 2007-09-27 Sony Corp インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール
TWI296845B (en) * 2006-05-17 2008-05-11 Via Tech Inc Multilayer winding inductor
US7924131B2 (en) * 2006-05-19 2011-04-12 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation
US20090307646A1 (en) * 2008-06-06 2009-12-10 Winter Bradley J Systems, devices, and methods for semiconductor device temperature management
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US9000876B2 (en) 2012-03-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor for post passivation interconnect
US8896094B2 (en) * 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
CN203055912U (zh) * 2013-01-25 2013-07-10 京东方科技集团股份有限公司 显示装置
US9726689B1 (en) * 2013-03-15 2017-08-08 Hanking Electronics Ltd. Wafer level micro-electro-mechanical systems package with accelerometer and gyroscope
US9355892B2 (en) * 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
CN105470153B (zh) * 2014-09-03 2018-03-06 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
US9716056B2 (en) * 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
US10510592B2 (en) * 2016-07-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit (IC) structure for high performance and functional density
US10535635B2 (en) * 2018-06-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Second semiconductor wafer attached to a first semiconductor wafer with a through hole connected to an inductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330228A (zh) * 2003-08-22 2013-07-16 Agere Systems Inc 用於形成電感器的方法
TW201405775A (zh) * 2012-07-31 2014-02-01 Taiwan Semiconductor Mfg 堆疊半導體裝置及其製造方法
TW201721807A (zh) * 2015-09-24 2017-06-16 英特爾股份有限公司 多層矽／鎵氮化物半導體

Also Published As

Publication number Publication date
US20210305213A1 (en) 2021-09-30
US11658157B2 (en) 2023-05-23
TW202002220A (zh) 2020-01-01
CN110610921B (zh) 2022-03-22
US20230299052A1 (en) 2023-09-21
CN110610921A (zh) 2019-12-24
US20200126952A1 (en) 2020-04-23
US10535635B2 (en) 2020-01-14
KR20190142271A (ko) 2019-12-26
KR102254860B1 (ko) 2021-05-26
DE102019116355A1 (de) 2019-12-19
US11043473B2 (en) 2021-06-22
US20190385980A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
TWI679743B (zh) 積體電路、半導體裝置及形成積體電路的方法
US11664349B2 (en) Stacked chip package and methods of manufacture thereof
TWI681466B (zh) 半導體結構及積體電路封裝的形成方法
US9111870B2 (en) Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US8692362B2 (en) Semiconductor structure having conductive vias and method for manufacturing the same
TWI529873B (zh) 層疊封裝結構、封裝結構及其形成方法
TW201725659A (zh) 使用熱與機械強化層的裝置及其製造方法
TWI553802B (zh) 矽中介板結構、封裝體結構以及矽中介板結構的製造方法
TW202105663A (zh) 積體電路封裝
KR20150091932A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI751470B (zh) 半導體封裝及其製造方法
TW202010084A (zh) 半導體封裝及其製造方法
CN108155166A (zh) 集成电路封装的重布线层结构
US11855030B2 (en) Package structure and method of manufacturing the same
US10529693B2 (en) 3D stacked dies with disparate interconnect footprints
TWI761117B (zh) 電感器、半導體元件及其製造方法
US20230275030A1 (en) Method of fabricating semiconductor structure
US20240113077A1 (en) Semiconductor package
TW202240823A (zh) 半導體裝置