JP3904767B2

JP3904767B2 - 多層回路基板

Info

Publication number: JP3904767B2
Application number: JP21499999A
Authority: JP
Inventors: 晃井本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-07-29
Filing date: 1999-07-29
Publication date: 2007-04-11
Anticipated expiration: 2019-07-29
Also published as: JP2001044645A

Description

【０００１】
【発明の属する技術分野】
本発明は、多層回路基板に関し、特に携帯電話等の高周波回路無線機に利用する共振回路や高周波フイルタ等に使用される積層型ストリップライン共振器を内蔵した多層回路基板に関する。
【０００２】
【従来技術】
従来、電圧制御発信器（ＶＣＯ）やフイルタ用の共振器として、ストリップライン共振器が用いられている。このようなストリップライン共振器は、アース電極間に誘電体層を介してストリップライン（導体線路）が存在し、その特性は、同軸ケーブルを平面的に展開したものと等価であり、特性インピーダンスはストリップラインの幅及び厚さ、誘電体層の誘電率及び厚さによって決定される。
【０００３】
このような積層型ストリップライン共振器は、従来、例えば、ドクターブレード法等によりグリーンシートを作製し、アース電極用のペーストを塗布したグリーンシートとストリップライン用のペーストを塗布したグリーンシートを作製し、アース電極用のグリーンシート間に、ストリップライン用のグリーンシートを介装し、この後焼成することにより得られていた。
【０００４】
このような積層型ストリップライン共振器において、ストリップライン中をマイクロ波が伝搬する場合、電流は表皮効果の為に導体中心部にはあまり流れず、導体の表面、特にエッジ部分に集中する。周波数が高くなる程、その傾向は強くなり、準マイクロ波帯域になると表皮の深さは数μｍになって、ほとんどストリップラインの表面部分だけを流れるようになる。
【０００５】
しかしながら、従来のグリーンシート方式では、ストリップラインの厚みは２０μｍ程度と薄く、更に印刷で形成している為にエッジ部が薄くなる所謂凸レンズ状もしくはドーム状の形状になる。この構造の為に、端部に電流集中し、ストリップラインの導体損が増加し、結果として積層型ストリップライン共振器のＱ値が劣化するという問題があった。
【０００６】
該問題に解決したものとして、本出願人は、先に特願平９−３５６９３４号に、一対のアース電極の間に誘電体を介装するとともに、該誘電体内にストリップラインを設けてなる積層型ストリップライン共振器において、前記ストリップラインの厚みが４０μｍ以上であるストリップライン共振器を出願した。
【０００７】
この特願平９−３５６９３４号には、ストリップライン共振器の製法として以下のような製法が開示されている。
【０００８】
まずスリップ材を準備する。このスリップ材は、セラミック原料粉末、光硬化可能なモノマー、有機溶剤からなり、ボールミルで混練して作製される。そのスリップ材を支持台板上にキャスティングし、乾燥することにより絶縁層成形体を形成する。
【０００９】
次に該絶縁層成形体に露光処理を施して硬化させ、その後、現像を行ってビアホールに相当する貫通孔を穿孔する。該貫通孔に導電性ペーストを充填した後に表面に同じく導電性ペーストでパターンニングし、配線パターンを形成する。
【００１０】
上記のようなスリップ材のキャスティングからパターンニングを繰り返すことにより未焼成の多層回路基板を得ることができるが、その過程において、ストリップラインが必要な場合は、ビアホールに相当する貫通孔の穿孔と同時にストリップラインに相当する貫通溝を形成し、この貫通溝にも導電性ペーストを充填すれば厚い膜のストリップラインが得られる。
【００１１】
【発明が解決しようとする課題】
本工法により厚みが４０μｍ以上のストリップラインを有する積層型ストリップライン共振器が得られるが、該工法には以下の問題がある。
【００１２】
例えば、焼成後４０μｍ厚みのストリップラインを得ようとした場合、厚み方向の収縮率が８０％ならば、未焼成の段階で５０μｍ厚みのストリップラインを形成しなければならない。即ち、露光、現像工程にてストリップライン形成の為に５０μｍ厚みの絶縁層成形体に貫通溝を形成しなければならない。
【００１３】
一方、この絶縁層成形体はストリップライン用貫通溝以外にビアホール用貫通孔も穿孔する必要があるが、ビアホール導体には通常ランド及び配線等の導体層が接続される。そのため、絶縁層成形体上にランド及び配線等の導体パターンを形成した後、この導体パターン上にスリップ材をキャスティングして絶縁層成形体を形成し、これにビアホール用貫通孔を形成する必要がある。
【００１４】
このようなランド及び配線等の導体パターンの乾燥膜厚は２０μｍ程度であり、その上にキャスティングされた絶縁層成形体の厚みは、５０μｍから導体パターンの乾燥膜厚２０μｍを引いた３０μｍとなる。
【００１５】
即ち、異なった形状の貫通孔及び貫通溝を、絶縁層成形体の厚みが３０μｍと、５０μｍと異なった絶縁層成形体に対して穿孔する必要がある。
【００１６】
これは現像能力を越えたものであり、導体パターン上の３０μｍの絶縁層成形体に最適な条件で現像し、ビアホール用貫通孔を形成すると、導体パターンが形成されていない厚み５０μｍの絶縁層成形体では現像不足となり、所定深さのストリップライン用貫通溝を形成できなかったり、貫通溝の断面形状が不良となるという問題があった。
【００１７】
また、ストリップライン用貫通溝を形成する厚み５０μｍの絶縁層成形体の現像条件を合わせると、導体パターン上の３０μｍの絶縁層成形体は過現像となり、穿孔断面が下方にいく程拡径し（逆テーパ状）、ビアホール用貫通孔の形状が確保できず、導通等の信頼性が低下するという問題があった。
【００１８】
本発明は、ストリップライン、およびこのストリップラインと同一平面上に形成された導体層の断面形状が良好である多層回路基板を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の多層回路基板は、セラミックまたはガラスセラミックからなる複数の絶縁層を積層してなる基体に、アース電極を設けるとともに、前記基体に複数の金属層を積層してなるストリップラインを設け、該ストリップラインと同一絶縁層上に導体層を有し、該導体層の厚みと、前記ストリップラインを構成する最下層の金属層の厚みが同一厚みであり、かつ、前記ストリップラインの最下層の金属層と前記導体層とを同一材料で形成し、前記ストリップラインの最下層の金属層と、この最下層の金属層よりも上層の金属層とを異種材料で形成し、さらに前記絶縁層、前記ストリップラインおよび前記導体層が同時焼成されている。
【００２０】
このような構成を採用することにより、同じ厚みの絶縁層成形体に、ストリップラインを構成する最下層の金属層を形成するための最下層用貫通溝と、ストリップラインと同一平面に形成された導体層を形成するための導体層用貫通孔とを形成することができ、これにより、異なる厚みの絶縁層成形体に現像を施すことがなく、現像不足や過現像がなくなり、ストリップラインと、このストリップラインと同一平面上に形成された導体層の断面形状を良好とできるとともに、ストリップラインの厚みを厚く形成することができ、かつ、ストリップラインの断面形状を矩形状とでき、表皮効果にもかかわらず導体損が増加することがなく、ストリップライン共振器のＱ値を向上できる。
【００２１】
ここで、基体には、一対のアース電極が対向して設けられるとともに、該一対のアース電極間にストリップラインが設けられていることが望ましい。このような構成を採用することにより、ストリップラインの厚みが厚いストリップライン共振器を内蔵することができ、表皮効果にもかかわらず導体損が増加することがなく、ストリップライン共振器のＱ値を向上できる。
【００２２】
また、本発明の多層回路基板では、ストリップラインの最下層の金属層と、導体層とが同一材料で形成されるとともに、前記ストリップラインの最下層の金属層と、この最下層の金属層よりも上層の金属層とが異種材料で形成されている。最下層の金属層と、上層の金属層を異なる材料で形成することにより、例えば、最下層の金属層を、ランドや配線に用いる導電性ペーストと同一材料で形成し、上層の金属層を有効体積が増大することによって生じる熱膨張の歪を緩和するためのビアホール導体のペーストと同一材料で形成することにより、脱バインダー及び焼成段階でのクラック等が生じない構造とすることができる。
【００２３】
さらに、ストリップラインの積層方向の厚みを４０μｍ以上とすることにより、ストリップライン共振器のＱ値を向上できる。
【００２５】
【発明の実施の形態】
本発明の多層回路基板を図１を基に説明する。本発明の多層回路基板では、複数の絶縁層１ａ〜１ｇを積層して基体１が構成されており、基体１の下面にはアース電極３が形成され、絶縁層１ｂの上面にはストリップライン５が形成されるとともに、配線層７ａおよびランド７ｂからなる導体層７が形成され、さらに、絶縁層１ｆ上にはアース電極１１が形成されている。ランド７ｂには、ビアホール導体９が接続されている。
【００２６】
即ち、一対のアース電極３、１１が対向して設けられるとともに、該一対のアース電極３、１１間にストリップライン５が設けられている。
【００２７】
そして、本発明の多層回路基板では、ストリップライン５が金属層５ａ、５ｂを２層積層して構成されており、ストリップライン５と同一絶縁層１ｂ上（同一平面上）に設けられた導体層７の厚みと、ストリップライン５を構成する最下層の金属層５ａの厚みが同一厚みとされている。
【００２８】
また、本発明の多層回路基板では、ストリップライン５と導体層７は同一材料により構成されている。尚、ストリップライン５の最下層の金属層５ａと、導体層７とを同一材料で形成し、ストリップライン５の最下層の金属層５ａと、この最下層の金属層５ａよりも上層の金属層５ｂとを異種材料、例えば、最下層の金属層５ａを銀と硼珪酸アルカリ土類ガラスで、上層の金属層５ｂを銀と石英ガラスで形成することも可能であり、このように、ストリップライン５の上下の金属層５ａ、５ｂを異種材料で構成することにより、焼成段階におけるクラック等の発生を防止でき、温度サイクル等の熱ストレス試験に対する信頼性を向上できる。
【００２９】
さらに、本発明の多層回路基板では、ストリップライン５の厚みが４０μｍ以上とされている。このようにストリップライン５の厚みを４０μｍ以上とすることにより、Ｑ値を向上することができる。ストリップライン５の厚みは、積層型ストリップライン共振器のＱ値を向上するという点から、１００〜１５０μｍであることが望ましい。
【００３０】
このような多層回路基板は、ストリップライン５の厚みが４０μｍ以上であるため、従来のグリーンシート積層方式では作製できないため、セラミックからなる絶縁層材料と光硬化可能な樹脂、有機バインダからなるスリップを用い、フォトリソ技術を応用して形成する。このような方法で作製することにより、ストリップライン５の厚みを４０μｍ以上に任意に変更でき、しかもビアホール径の大きさや、導体層７の厚み等が容易に変更可能となる。
【００３１】
本発明の多層回路基板の製法について説明する。先ず、絶縁層１ａ〜１ｇとなるスリップ材を作製する。
【００３２】
スリップ材は、例えば、セラミック原料粉末と、光硬化可能なモノマーまたはオリゴマー、例えばポリオキシエチル化トリメチロールプロパントリアクリレートと、有機バインダ、例えばアルキルメタクリレートと、可塑剤とを有機溶剤、例えばエチルカルビトールアセテートに混合し、ボールミルで混練して作製される。
【００３３】
セラミック原料粉末としては、例えば、金属元素として少なくともＭｇ、Ｔｉ、Ｃａを含有する複合酸化物であって、その金属元素酸化物による組成式を（１−ｘ）ＭｇＴｉＯ₃−ｘＣａＴｉＯ₃（但し、式中ｘは重量比を表し、０．０１≦ｘ≦０．１５）で表される主成分１００重量部に対して、硼素含有化合物をＢ₂Ｏ₃換算で３〜３０重量部、アルカリ金属含有化合物をアルカリ金属炭酸塩換算で１〜２５重量部添加含有してなるものが用いられる。
【００３４】
尚、上述の実施例では溶剤系スリップ材を作製しているが、上述のように親水性の官能基を付加した光硬化可能なモノマーまたはオリゴマー、例えば多官能基メタクリレートモノマー、有機バインダ、例えばカルボキシル変性アルキルメタクリレートを用いてイオン交換水で混練した水系スリップ材であっても良い。
【００３５】
セラミック原料粉末としては、例えば、ガラス材料であるＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、ＭｇＯ、Ｂ₂Ｏ₃を主成分とする結晶化ガラス粉末７０重量％とセラミック材料であるアルミナ粉末３０重量％とからなるものも用いられる。セラミック原料粉末は、特に限定されるものではない。
【００３６】
また、アース電極３、１１、ストリップライン５、導体層７、ビアホール導体９等となる導電性ペーストを作製する。導電性ペーストは、低融点で且つ低抵抗の金属材料である例えば銀粉末と、硼珪酸系低融点ガラス、例えばＢ₂Ｏ₃−ＳｉＯ₂−ＢａＯガラス、ＣａＯ−Ｂ₂Ｏ₃−ＳｉＯ₂ガラス、ＣａＯ−Ａｌ₂Ｏ₃−Ｂ₂Ｏ₃−ＳｉＯ₂ガラスと、有機バインダ、例えばエチルセルロースとを、有機溶剤、例えば２，２，４−トリメチル−１，３−ペンタジオ−ルモノイソブチレ−トに混合し、３本ローラーにより均質混練して作製される。
【００３７】
まず、図２（ａ）に示すように、ガラスやセラミック等の支持台板３０の上に、上記導電性ペーストを塗布し、アース電極パターン３１を形成する。この後、アース電極パターン３１上に、絶縁層成形体３３ａを形成する。この絶縁層成形体３３ａは、上記したスリップ材を乾燥後の膜厚が４０〜２００μｍとなるように塗布し、乾燥して形成する。
【００３８】
次に、絶縁層成形体３３ａに、下記に示すような露光処理、現像処理を施して、ビアホール用貫通孔３５ａを形成し、このビアホール用貫通孔３５ａ内に、上記した導電性ペーストを充填し、導電部材３６ａを形成する。
【００３９】
露光処理は、絶縁層成形体３３ａの上に、ビアホール用貫通孔３５ａが形成されるような領域にフォトターゲットを載置して、超高圧水銀灯（１０ｍＷ／ｃｍ²）を光源として用いて露光を行う。スリップ材に含まれる光硬化性モノマーは、ネガ型である為、これによりビアホール用貫通孔３５ａが形成される領域の絶縁層成形体３３ａにおいては光重合が起こらず、ビアホール用貫通孔３５ａが形成される領域以外の絶縁層成形体３３ａにおいては光重合が起る。ここで、光重合反応が起こった部位を不溶部、光重合反応が起こらない部分を溶化部という。なお、厚み１００μｍ程度の絶縁層成形体３３ａは、超高圧水銀灯（１０ｍＷ／ｃｍ²）を１０〜１５秒程度照射すれば露光を行うことができる。
【００４０】
現像処理は、絶縁層成形体３３ａの溶化部を現像液で除去するもので、具体的には、１，１，１−トリエタノールアミンを用いてスプレー法で現像を行う。その後、現像によって生じる不要なカスを洗浄、乾燥工程により、完全に除去し、絶縁層成形体３３ａにビアホール用貫通孔３５ａを形成する。
【００４１】
この後、図２（ｃ）に示すように、絶縁層成形体３３ａの導電部材３６ａに接続するように、絶縁層成形体３３ａ上に配線パターン３７ａを形成し、この配線パターン３７ａが形成された絶縁層成形体３３ａ上に、スリップ材を塗布し乾燥して絶縁層成形体３３ｂを形成し、露光処理して硬化する。この後、絶縁層成形体３３ｂ上に、スリップ材を塗布し乾燥して絶縁層成形体３３ｃを形成する。
【００４２】
そして、絶縁層成形体３３ｃに、露光、現像処理を施してストリップライン形成用の最下層用貫通溝４１、および配線層７ａおよびランド７ｂ用となる導体層用貫通孔４３を形成し、最下層用貫通溝４１、導体層用貫通孔４３に導電性ペーストを充填し、最下層パターン４４および導体層用パターン４５を形成する。
【００４３】
この後、最下層パターン４４および導体層用パターン４５が形成された絶縁層成形体３３ｃ上に、スリップ材を塗布し乾燥して絶縁層成形体３３ｄを形成し、露光、現像処理を施してストリップライン形成用の上層用貫通溝４７を形成し、この上層用貫通溝４７に導電性ペーストを充填して、最下層パターン４４上に上層パターン４９を積層する。
【００４４】
この後、スリップ材の塗布から露光、現像処理の工程を繰り返して図２（ｅ）に示すような積層成形体５０を作製する。
【００４５】
次に、支持基板３０を取り外す。そして必要応じて、積層成形体５０をプレスで形状を整えたり、分割溝を形成したりする。
【００４６】
次に焼成を行う。焼成は、脱バインダ工程と本焼成工程からなる。脱バインダ工程は、積層成形体５０及び導電性ペーストに含まれる有機バインダ、光硬化可能な樹脂を飛散させる工程であり、本焼成工程は、ピーク温度８５０〜１０５０℃、例えば９００℃３０分キープの焼成課程である。このような焼成により、本発明の多層回路基板を得ることができる。
【００４７】
尚、ストリップライン５の厚みは、絶縁層成形体３３ｄの厚みを変更することにより容易に変更できる。絶縁層成形体３３ｃの厚みを変更することによってもストリップライン５の厚みを変更することができるが、導体層７の厚みとの関係上、絶縁層成形体３３ｄの厚みを変更することが望ましい。
【００４８】
また、絶縁層成形体３３ｂ形成後に、最下層パターン４４および導体層用パターン４５を形成し、その上に、絶縁層成形体３３ｃと絶縁層成形体３３ｄに相当する絶縁層成形体を一括で形成しても良い。この場合には工数削減に伴うコスト低減が可能となる。
【００４９】
また、ストリップライン５は２層の金属層５ａと５ｂにより構成した例について説明したが、３層以上であっても良いことは勿論である。この場合には、さらに、金属層を形成するための絶縁層成形体を作製、ストリップライン用貫通溝の作製、この貫通溝への導電性ペーストの充填を行う必要がある。
【００５０】
さらに、導電性ペーストは、金、銀、銅もしくはその合金の少なくとも１つの金属材料の粉末と低融点ガラス粉末と有機バインダーと有機溶剤を均質混練したものが使用される。尚、上記したように、最下層パターン４４および導体層用パターン４５に用いる導電性ペーストと同一材料、例えば、銀と硼珪酸アルカリ土類ガラスで形成し、上層パターン４９を熱膨張の歪を緩和するためのビアホール導体の導電性ペーストと同一材料、例えば、銀と石英ガラスで形成することにより、焼成段階におけるクラック等の発生を防止でき、温度サイクル等の熱ストレス試験に対する信頼性を向上できる。
【００５１】
本発明の多層回路基板では、上記製法を採用し、絶縁層成形体３３ｄの厚みを変更することにより、ストリップラインの厚みを４０μｍ以上の任意の厚みに容易に設定することができ、ストリップラインの導体損を減少でき、その結果、積層型ストリップライン共振器のＱ値を向上できる。しかも、ストリップラインの厚みを４０μｍ以上とした場合であっても、ストリップライン上の絶縁層成形体に凹凸が生じることがなく、デラミネーションが発生することがない。
【００５２】
さらに、同じ絶縁層成形体３３ｃに、ストリップライン５を構成する最下層の金属層５ａを形成するための最下層用貫通溝４１と、ストリップライン５と同一絶縁層３３ｂ上に形成された導体層７を形成するための導体層用貫通孔４３とを形成することができ、これにより、異なる厚みの絶縁層成形体に現像を施すことがなく、現像不足や過現像がなくなり、ストリップライン５と、このストリップライン５と同一平面に形成された導体層７の断面形状を矩形状に確実に形成できる。
【００５３】
本発明者等は、図３に示すように、アース電極５１とストリップライン５２との間隔、ストリップライン５２とアース電極５３との間隔Ｈ１を０．５ｍｍ、ストリップライン５２の幅Ｗ１を０．５ｍｍ、ストリップライン５２の厚みＴ１を５〜１６０μｍに設定し、共振周波数１ＧＨｚの１／４波長型共振器を構成した。絶縁層５５、５６、５７の比誘電率を１９、Ｑｆを１６０００とし、回路Ｑを有限要素法を用いて解析した。この結果を図４に記載した。この図４より、ストリップラインの導体膜厚が厚くなるほど回路Ｑが向上することが判る。
【００５４】
【発明の効果】
本発明の多層回路基板では、基体に複数の金属層を積層してなるストリップラインを設け、該ストリップラインと同一絶縁層上に設けられた導体層の厚みと、ストリップラインを構成する最下層の金属層の厚みを同一厚みとしたので、同じ厚みの絶縁層成形体に、ストリップラインを構成する最下層の金属層を形成するための最下層用貫通溝と、ストリップラインと同一平面に形成された導体層を形成するための導体層用貫通孔とを形成することができ、これにより、異なる厚みの絶縁層成形体に現像を施すことがなく最下層用貫通溝と導体層用貫通孔を形成することができ、現像不足や過現像がなくなり、ストリップラインと、このストリップラインと同一平面に形成された導体層の断面形状を良好にできるとともに、ストリップラインの厚みを厚く形成することができ、表皮効果にもかかわらず導体損が増加することがなく、ストリップライン共振器のＱ値を向上できる。
【図面の簡単な説明】
【図１】本発明の多層回路基板の断面図である。
【図２】本発明の多層回路基板の製法を説明するための工程図である。
【図３】解析した積層型ストリップライン共振器を示す断面図である。
【図４】ストリップラインの厚みと電場シュミレーションによる回路Ｑとの関係を示すグラフである。
【符号の説明】
１・・・基体
１ａ〜１ｇ・・・絶縁層
３、１１・・・アース電極
５・・・ストリップライン
５ａ・・・最下層の金属層
５ｂ・・・上層の金属層
７・・・導体層
７ａ・・・配線層
７ｂ・・・ランド
３３ａ〜ｇ・・・絶縁層成形体

Claims

セラミックまたはガラスセラミックからなる複数の絶縁層を積層してなる基体に、アース電極を設けるとともに、前記基体に複数の金属層を積層してなるストリップラインを設け、該ストリップラインと同一絶縁層上に導体層を有し、該導体層の厚みと、前記ストリップラインを構成する最下層の金属層の厚みが同一厚みであり、かつ、前記ストリップラインの最下層の金属層と前記導体層とを同一材料で形成し、前記ストリップラインの最下層の金属層と、この最下層の金属層よりも上層の金属層とを異種材料で形成し、さらに前記絶縁層、前記ストリップラインおよび前記導体層が同時焼成されていることを特徴とする多層回路基板。
前記基体には、一対の前記アース電極が対向して設けられるとともに、該一対のアース電極間に前記ストリップラインが設けられていることを特徴とする請求項１記載の多層回路基板。
前記ストリップラインの積層方向の厚みが４０μｍ以上であることを特徴とする請求項１または２記載の多層回路基板。