JP3591805B2 - 高周波回路基板 - Google Patents
高周波回路基板 Download PDFInfo
- Publication number
- JP3591805B2 JP3591805B2 JP04398098A JP4398098A JP3591805B2 JP 3591805 B2 JP3591805 B2 JP 3591805B2 JP 04398098 A JP04398098 A JP 04398098A JP 4398098 A JP4398098 A JP 4398098A JP 3591805 B2 JP3591805 B2 JP 3591805B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- strip line
- plate
- circuit board
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は高周波回路基板に関し、例えば電圧制御発振器(VCO)、ミキサ部、フィルター素子、発振子、コイル、コンデンサ等の回路機能が内部に複数形成された高周波回路基板に関するものである。
【0002】
【従来技術】
近年、電子機器は小型軽量化が進んでおり、それに用いられる回路基板もその動向に呼応する形で、小型軽量化、薄型化、表面実装化、複合化が押し進められている。特に携帯通信等の高周波を利用した通信機器においては、セラミックスの優れた誘電特性等と多層化技術からセラミック回路基板が従来より多用されており、近年では、高機能化が進められている。
【0003】
従来、高周波回路基板内に1/4波長ストリップライン型共振器を形成したものが知られている。このような高周波回路基板では、例えば、絶縁層を複数積層してなる絶縁基体内に一対のアース電極を平行に設け、該一対のアース電極間にストリップラインを設け、一対のアース電極とストリップラインとを絶縁層の積層方向に形成されたビアホール導体により接続し、1/4波長ストリップライン型共振器を形成していた。図7には、一対のアース電極(図示せず)とストリップライン2とを、円柱状のビアホール導体3で接続した状態を示した。
【0004】
このような共振器では、ストリップライン2に入射した高周波信号がビアホール導体3を介してアース電極に伝送され、再度ビアホール導体を介してストリップライン2に入射され、このストリップライン2から外部に伝送される。
【0005】
上記のような共振器を有する高周波回路基板は、従来、セラミックやガラスセラミックなどの原料を含有するグリーンシートを作製して、このグリーンシートにビアホールとなる位置にNCパンチや金型などでビアホール用貫通孔を形成し、次に内部配線パターンに応じて導電性ペーストを印刷すると共に、ビアホールに導電性ペーストを充填し、次にこれらグリーンシートを複数積層して、この積層成形体と導電性ペーストを一括して同時に焼成する、いわゆるグリーンシート積層方式によって形成されていた。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のような高周波回路基板では、ストリップライン2とアース電極を、絶縁層の積層方向に形成されたビアホール導体3により接続していたため、ビアホール導体3の抵抗が高く、回路Qが悪化するという問題が生じていた。
【0007】
即ち、高周波信号は、主に円柱状のビアホール導体3の表皮を伝送し、また、一般に、ビアホール導体3はストリップライン2の幅よりも十分小さい直径を有するものしか製造できなかったため、ストリップライン2を伝送してきた高周波信号はアース電極に十分に伝送されずに、ビアホール導体3に入射する段階で損失を生じ、一方、アース電極に伝送された高周波信号がストリップライン2に伝送される際に、ビアホール導体3に入射する段階で損失を生じ、回路Qが低下するという問題が生じていた。
【0008】
本発明はこのような問題を解決するためになされたものであり、その目的は、ストリップラインとアース電極とを接続する導体の高周波信号の伝送性を向上して、回路Qを向上できる高周波回路基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明の高周波回路基板は、絶縁層を複数積層してなる絶縁基体内に、平行に設けられた一対のアース電極と、該一対のアース電極間に設けられたストリップラインと、前記一対のアース電極と前記ストリップラインとを接続する板状電極とからなるストリップライン型共振器を形成するとともに、前記板状電極の幅が、前記ストリップラインと接続される部分は該ストリップラインの幅と同一幅であり、前記アース電極に向けて幅広になることを特徴とする。
【0010】
ここで、板状電極の幅が、アース電極と接続される部分は該アース電極の幅と同一幅であることが望ましい。
【0011】
【作用】
本発明の高周波回路基板は、一対のアース電極とストリップラインとを板状電極により接続したので、ストリップラインを伝送してきた高周波信号は、板状電極を介してアース電極に十分に伝送され、また、アース電極に伝送された高周波信号は、板状電極を介してストリップラインに十分に伝送され、板状電極で生じる損失を最小限に抑制できる。さらに、板状電極の幅が、ストリップラインと接続される部分は該ストリップラインの幅と同一幅であり、アース電極に向けて幅広になるため、高周波信号の伝送性を向上できる。
【0012】
また、板状電極の幅を、アース電極と接続される部分は該アース電極の幅と同一幅とすることにより、高周波信号の板状電極への伝送性をさらに向上でき、板状電極で生じる損失を最小限に抑制できる。
【0013】
【発明の実施の形態】
図1および図2は本発明の高周波回路基板を示すもので、この高周波回路基板内には、図2に示すように、ストリップラインとアース電極を板状電極で接続した1/4波長ストリップライン型共振器部Xとミキサ部Yの2つの回路機能を有するブロックが複合化されている。図において、符号1は絶縁基体を示している。この絶縁基体1は誘電体としての機能を有するものである。
【0014】
絶縁基体1には、図1に示すように、入出力端子、電源端子、グランド端子等の端面電極2が形成されている。この端面電極2はリード端子として形成しても良い。この絶縁基体1の表面には表面電極3が形成されており、この表面電極3には厚膜抵抗体4、抵抗器、コンデンサ等のチップ部品6が接続されている。さらに、絶縁基体1にはキャビティ部が形成され、このキャビティ部には半導体ベアチップ7が配置され、この半導体ベアチップ7はワイヤWを介して表面電極3に接続されている。
【0015】
絶縁基体1は、図2に示したように、絶縁層10a〜10hを複数積層して構成され、また、内部配線11やビアホール導体13、半導体ベアチップ7等により2つの回路機能X、Yが形成されている。
【0016】
回路機能Xは1/4波長ストリップライン型共振器であり、この1/4波長ストリップライン型共振器は、絶縁層10hと10g間、および絶縁層10bと10a間にアース電極17aが形成され、これらの一対のアース電極17a間である絶縁層10eと10d間にストリップライン17bが形成され、ストリップライン17bと上下のアース電極17aが板状電極17cにより接続されて構成されている。1/4波長ストリップライン型共振器の電極構造を図3に示し、板状電極17c近傍を拡大したものを図4に示す。
【0017】
板状電極17cは、図3に示すように、ストリップライン17bの一端と、上下のアース電極17aの一端を接続している。また、上側のアース電極17aには挿通孔18が形成されており、この挿通孔18を板状入出力電極19が挿通し、ストリップライン17bに接続されている。板状入出力電極19は、高周波信号をストリップライン17bに入出力するためのものである。
【0018】
また、板状電極17cの厚みは、抵抗を低くするという点から厚い方が望ましい。さらに、板状電極17cの幅は、高周波信号の伝送性の点から、ストリップライン17bと接続される部分はストリップライン17bの幅と同一幅であり、アース電極17aに向けて次第に幅広に形成されている。特に、アース電極17aと接続される部分はアース電極17aの幅と同一幅であることが望ましい。
【0019】
絶縁層10a〜10hはガラスセラミックスまたはセラミックスからなるものである。絶縁層10a〜10hの厚みは40〜150μmとされている。このような複数の絶縁層10a〜10h間に形成されている内部配線11は、金系、銀系、銅系の金属材料からなるものである。
【0020】
また、絶縁層10a〜10h間の内部配線11は、絶縁層10a〜10hの厚み方向に形成されたビアホール導体13によって接続されているものもあれば、容量結合等で分布定数的に接続されるものもある。このビアホール導体13も内部配線11と同様に金系、銀系、銅系の金属材料からなるものである。また、アース電極17a、ストリップライン17b、板状電極17cも、金系、銀系、銅系の金属材料からなるものである。
【0021】
以上のように構成された高周波回路基板では、一対のアース電極17aとストリップライン17bとを板状電極17cにより接続したので、ストリップライン17bを伝送してきた高周波信号が、図4に示すように、板状電極17cで大きな損失を生じることなく、アース電極17aに十分に伝送され、また、アース電極17aに伝送された高周波信号はストリップライン17bに十分に伝送され、板状電極17cで生じる損失を最小限に抑制でき、回路Qの高い1/4波長ストリップライン型共振器を内蔵することができる。
【0022】
尚、図2では、絶縁層10hと10g間、および絶縁層10bと10a間にアース電極17aを形成し、絶縁層10eと10d間にストリップライン17bを形成した例について説明したが、本発明では、絶縁層の積層方向にアース電極およびストリップラインを形成しても良いことは勿論である。この場合でも、板状電極17cは絶縁層の積層方向に形成されることになる。
【0023】
次に、本発明の高周波回路基板の製造方法について説明する。先ず、絶縁層10a〜10hとなるスリップ材を作製する。スリップ材は、例えば、セラミック原料粉末と、光硬化可能なモノマー、例えばポリオキシエチル化トリメチロールプロパントリアクリレートと、有機バインダ、例えばアルキルメタクリレートと、可塑剤とを、有機溶剤、例えばエチルカルビトールアセテートに混合し、ボールミルで約48時間混練して作製される。
【0024】
セラミック原料粉末としては、金属元素として少なくともMg、Ti、Caを含有する複合酸化物であって、その金属元素酸化物による組成式を(1−x)MgTiO3 −xCaTiO3 (但し、式中xは重量比を表し、0.01≦x≦0.15)で表される主成分100重量部に対して、硼素をB2 O3 換算で3〜30重量部、アルカリ金属をアルカリ金属炭酸塩換算で1〜25重量部含有するものが用いられる。
【0025】
尚、上述の実施例では溶剤系スリップ材を作製しているが、上述のように親水性の官能基を付加した光硬化可能なモノマー、例えば多官能基メタクリレートモノマー、有機バインダ、例えばカルボキシル変性アルキルメタクリレートを用いて、イオン交換水で混練した水系スリップ材を作製しても構わない。
【0026】
また、ビアホール導体13、内部配線11およびストリップライン型共振器の電極17となる導電性ペーストを作製する。導電性ペーストは、低融点で且つ低抵抗の金属材料である例えば銀粉末と、硼珪酸系低融点ガラス、例えばB2 O3 −SiO2 −BaOガラス、CaO−B2 O3 −SiO2 ガラス、CaO−Al2 O3 −B2 O3 −SiO2 ガラスと、有機バインダ、例えばエチルセルロースとを、有機溶剤、例えば2,2,4−トリメチル−1,3−ペンタジオ−ルモノイソブチレ−トに混合し、3本ローラーにより均質混練して作製される。
【0027】
次に、図5(a)に示すように、まず、絶縁層用スリップ材を、支持基板33上に、上述のスリップをドクターブレード法によって塗布し、乾燥して、絶縁層10hとなる絶縁層成形体35hを形成する。支持基板33としてマイラーフイルムを用い、この支持基板33は焼成工程前に取り外される。薄層化・乾燥された絶縁層成形体35hの厚みは40μmである。この絶縁層成形体35hについて、後述する露光処理を施し、硬化させる。
【0028】
この絶縁層成形体35hにはビアホール導体等が形成されないため、直ちに、図2中の内部配線11となる内部配線パターン、およびアース電極17aとなるアース電極パターンの印刷・乾燥を行う。具体的には、図5(b)に示すように上述の導電性ペーストを所定パターンに形成可能なスクリーン(図示せず)を介して、印刷・乾燥することにより、内部配線パターン36a、アース電極パターン37aが形成される。
【0029】
次に、図5(c)に示すように、絶縁層10gとなる絶縁層成形体35gを、絶縁層成形体35h上の内部配線パターン36a、アース電極パターン37aを全て被覆するように絶縁層成形体35hと同様に塗布・乾燥により形成する。
【0030】
この後、絶縁層成形体35gに板状電極17cを形成するための板状電極用貫通溝を形成する。板状電極用貫通溝は、露光処理、現像処理、洗浄・乾燥処理により形成される。
【0031】
露光処理は、具体的には、絶縁層成形体35g上に板状電極17cが形成される領域が遮光されるようなフォトターゲットを載置して、超高圧水銀灯(10mW/cm2 )を光源として用いて露光を行なう。
【0032】
露光処理は、例えば、フォトターゲットを絶縁基板上に近接または載置して、板状電極用貫通溝以外の領域に、低圧、高圧、超高圧の水銀灯系の露光光を照射する。これにより、板状電極用貫通溝以外の領域では、光硬化可能なモノマーが光重合反応を起こす。従って、板状電極用貫通溝部分のみが現像処理によって除去可能な溶化部となる。
【0033】
尚、実際には、フォトターゲットを絶縁層成形体に接触させて露光した方が露光精度は向上する。また、最適露光時間は絶縁層成形体の厚み、板状電極用貫通溝の幅などで決まる。露光装置は所謂写真製版技術に用いられる一般的なものでよい。これにより、板状電極用貫通溝が形成される領域の絶縁層成形体35gにおいては、光硬化可能なモノマの光重合反応がおこらず、板状電極用貫通溝が形成される領域以外の絶縁層成形体35gにおいては、光重合反応が起こる。ここで光重合反応が起こった部位を不溶化部といい、光重合反応が起こらない部位を溶化部という。尚、40μm程度の絶縁層成形体35gは、超高圧水銀灯(10mW/cm2 )を5〜10秒程度照射すれば露光を行うことができる。
【0034】
現像処理は、フォトターゲットを除去した後、絶縁層成形体35gの溶化部をスプレー現像法やパドル現像法によって、現像液で除去するもので、具体的には1,1,1−トリクロロエタンを用いてスプレー法で現像を行う。その後、必要に応じて洗浄及び乾燥を行ない、図5(d)に示すように、板状電極用貫通溝37cを形成する。
【0035】
次に、板状電極となる導体部材47を、絶縁層成形体35gに形成された板状電極用貫通溝37cに導電性ペーストを充填し、乾燥することにより形成する。
【0036】
充填方法は、例えばスクリーン印刷方法で行なう。
【0037】
そして、上記のような工程を繰り返して、図6に示すような8層の絶縁層成形体35a〜35hを有する積層成形体41を形成する。
【0038】
この後、表面電極3となる導体膜39を最上層の絶縁層成形体35aの表面に形成する。これは、配線パターン36、36a、ビアホール導体13およびストリップライン17bとアース電極17a、板状電極17cとなるアース電極パターン37a、導体部材47の一括焼成時に、表面電極3となる導体膜39をも一括的に焼成しようとするものである。
【0039】
次に、必要に応じて、積層成形体41の形状をプレスで整えたり、分割溝を形成したり、また、支持基板33を取り外す。
【0040】
次に、焼成を行う。焼成は、脱バインダー工程と、本焼成工程からなる。脱バインダー工程は、概ね600℃以下の温度領域であり、絶縁層成形体35a〜35h及び内部配線パターン36、36a、アース電極パターン37a、導体部材47に含まれている有機バインダ、光硬化可能なモノマを消失する過程であり、本焼成工程は、ピーク温度850〜1050℃、例えば、ピーク温度900℃で焼成する。
【0041】
これにより、図2に示したように、8層の絶縁層10a〜10hからなる高周波回路基板を作製できる。
【0042】
その後、表面処理として、さらに、厚膜抵抗体4や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらに半導体ベアチップ7やチップ部品6の接合を行う。
【0043】
尚、表面電極3は、絶縁層10a〜10hの焼成された積層体の表面に、印刷・乾燥し、所定雰囲気で焼きつけを行っても構わない。例えば、内部配線11にAg系導体を用い、表面電極3としてCu系導体を用いる場合、絶縁層成形体35a〜35hと内部配線11の配線パターンからなる積層成形体を、酸化性雰囲気又は中性雰囲気で焼成し、焼成された積層体の表面に、Cu系導体の印刷・乾燥を行い、中性雰囲気又は還元性雰囲気において780℃(AgとCuの共晶点)以下の温度で焼成する。
【0044】
また、支持基板33がアルミナセラミック基板を用いた場合には、焼成前に取り外すことなく、多層セラミック回路基板の下部層としてそのまま残存させても構わない。この場合、支持基板33であるアルミナセラミック基板にビアホール導体や内部配線パターンを予め形成しても良い。
【0045】
このような方法によれば、光硬化可能なモノマーを含有するスリップ材で絶縁層成形体を作製し、露光・現像処理を施し、積層していくため、アース電極17aとストリップライン17bを接続する板状電極17cの層間での不連続が起こりにくく、回路Qの悪化が起こりにくい高周波回路基板を得ることができる。
【0046】
また、板状電極用貫通溝37cが、フォトターゲットを用いて、露光・現像処理によって作製されるために任意の幅や断面積の板状電極17cを形成することができ、板状電極17cの抵抗を小さくでき、回路Qを高くできる。即ち、従来、いわゆるグリーンシート積層法により作製していたため、グリーンシートの積層工程においてビアホールにズレが生じ、絶縁層間でビアホール導体の不連続が起こり易く、ビアホール導体の抵抗が高くなり、回路Qが悪化しやすかったが、上記のような方法を採用することにより、板状電極17cの層間での連続性を向上して、回路Qを向上できる。
【0047】
また、従来のグリーンシート積層法では、大断面のビアーホールを作製できなかったため、ビアホール導体としても大断面が得られなかったが、上記方法によれば、板状電極17cの幅、厚みを任意に容易に大きくすることができる。
【0048】
さらに、絶縁層となるスリップ材の塗布により絶縁層成形体が形成されるため、絶縁層成形体の表面が、内部配線の配線パターンの積層状態にかかわらず、常に平面状態が維持でき、絶縁層成形体上に配線パターンを形成するにあたって、非常に精度が高くなる。
【0049】
【参考例】上記方法にて、図3に示すような1/4波長ストリップライン型共振器を作製した。ここで、アース電極の幅を3.5mm、長さを16.5mm、ストリップラインの幅を0.5mm、長さを15.5mm、アース電極とストリップラインの間隔を0.5mm、絶縁層に用いる誘電体の比誘電率を19、測定周波数1GHzにおけるQ値を8000とし、アース電極とストリップラインを接続する板状電極の幅を0.5mm、厚みを0.02mm(断面積0.01mm2)とした。
【0050】
比較例として、アース電極とストリップラインを直径0.16mmのビアホール導体(断面積0.02mm2 )により接続した共振器も作製した。電極材料としてはAgを用いた。
【0051】
作製した共振器のQ値を測定したところ、板状電極を用いた参考例の共振器では135、比較例では110であった。
【0052】
尚、上記条件にて、電磁場シミュレーションによりQ値を求めたところ、板状電極を用いた場合には145であり、ビアホール導体を用いた場合には130であった。これより、電磁場シミュレーションからも板状電極を用いた方がQ値を向上できることが判る。
【0053】
また、実際作製したビアホール導体を用いた共振器のQ値は、理論的なQ値よりも大きく低下しているが、これはビアホール導体の層間の不連続によりQ値が悪化していると考えられる。一方、板状電極の場合には実際作製した共振器のQ値と理論的なQ値はあまり差がなく、層間の連続性が良好であることが判る。
【0054】
さらに、ビアホール導体の断面積の方が板状電極の断面積よりも大きいにもかかわらずQ値が低いことより、Q値を向上するには板状電極の幅を大きくすることが効果的であることが判る。
【0055】
【発明の効果】
本発明の高周波回路基板によれば、ストリップラインとアース電極の接続に板状電極を使用することにより、ストリップラインを伝送してきた高周波信号はアース電極に十分に伝送され、また、アース電極に伝送された高周波信号はストリップラインに十分に伝送され、板状電極で生じる損失を最小限に抑制でき、高い回路Qを得ることができる。
【図面の簡単な説明】
【図1】本発明に係る高周波回路基板の斜視図である。
【図2】図1のA−A線における断面図である。
【図3】図2の1/4波長ストリップライン型共振器の電極構造を示す斜視図である。
【図4】図3の板状電極近傍を拡大して示す斜視図である。
【図5】本発明の高周波回路基板の製造方法を説明するための工程図である。
【図6】本発明の高周波回路基板の製造方法により得られた積層成形体を示す断面図である。
【図7】ストリップラインとアース電極との接続をビアホール導体で接続した状態を示す斜視図である。
【符号の説明】
1・・・絶縁基体
10a〜10h・・・絶縁層
17a・・・アース電極
17b・・・ストリップライン
17c・・・板状電極
Claims (2)
- 絶縁層を複数積層してなる絶縁基体内に、平行に設けられた一対のアース電極と、該一対のアース電極間に設けられたストリップラインと、前記一対のアース電極と前記ストリップラインとを接続する板状電極とからなるストリップライン型共振器を形成するとともに、前記板状電極の幅が、前記ストリップラインと接続される部分は該ストリップラインの幅と同一幅であり、前記アース電極に向けて幅広になることを特徴とする高周波回路基板。
- 板状電極の幅が、アース電極と接続される部分は該アース電極の幅と同一幅であることを特徴とする請求項1記載の高周波回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04398098A JP3591805B2 (ja) | 1998-02-25 | 1998-02-25 | 高周波回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04398098A JP3591805B2 (ja) | 1998-02-25 | 1998-02-25 | 高周波回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243281A JPH11243281A (ja) | 1999-09-07 |
JP3591805B2 true JP3591805B2 (ja) | 2004-11-24 |
Family
ID=12678877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04398098A Expired - Fee Related JP3591805B2 (ja) | 1998-02-25 | 1998-02-25 | 高周波回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591805B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6222747B2 (ja) * | 2015-08-26 | 2017-11-01 | Necスペーステクノロジー株式会社 | 回路構造体 |
-
1998
- 1998-02-25 JP JP04398098A patent/JP3591805B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11243281A (ja) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
JP2003101225A (ja) | セラミック基板及び分割回路基板 | |
JP3591805B2 (ja) | 高周波回路基板 | |
US20040134875A1 (en) | Circuit-parts sheet and method of producing a multi-layer circuit board | |
JP2004186395A (ja) | セラミック基板の製造方法 | |
JP3563580B2 (ja) | 高周波複合回路基板およびその製造方法 | |
JPH10275979A (ja) | セラミック基板および分割回路基板 | |
JP3774336B2 (ja) | 高周波用配線基板およびその製造方法 | |
JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
JP3667948B2 (ja) | 高周波複合回路ブロック | |
JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
JP3550283B2 (ja) | 高周波複合回路基板 | |
JP4641826B2 (ja) | コンデンサ内蔵セラミック配線基板およびその製造方法 | |
JP3389383B2 (ja) | 高周波複合回路ブロックおよびその製造方法 | |
JP2004202831A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
JPH11312855A (ja) | コンデンサ内蔵基板 | |
JPH11186733A (ja) | 高周波複合回路ブロック | |
JP4416346B2 (ja) | 回路基板の製造方法 | |
JP3323083B2 (ja) | セラミック積層体の製造方法 | |
JP4610113B2 (ja) | セラミック多層基板の製法 | |
JPH11103170A (ja) | 抵抗体内蔵多層セラミック回路基板 | |
JP2003204161A (ja) | 配線基板の製造方法 | |
JP4423025B2 (ja) | 多層基板及びその製造方法 | |
JP4475786B2 (ja) | セラミック複合部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |