JP3323083B2 - セラミック積層体の製造方法 - Google Patents

セラミック積層体の製造方法

Info

Publication number
JP3323083B2
JP3323083B2 JP25811396A JP25811396A JP3323083B2 JP 3323083 B2 JP3323083 B2 JP 3323083B2 JP 25811396 A JP25811396 A JP 25811396A JP 25811396 A JP25811396 A JP 25811396A JP 3323083 B2 JP3323083 B2 JP 3323083B2
Authority
JP
Japan
Prior art keywords
ceramic
ceramic layer
molded body
different
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25811396A
Other languages
English (en)
Other versions
JPH10107441A (ja
Inventor
晃 井本
譲 松本
則光 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25811396A priority Critical patent/JP3323083B2/ja
Publication of JPH10107441A publication Critical patent/JPH10107441A/ja
Application granted granted Critical
Publication of JP3323083B2 publication Critical patent/JP3323083B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はセラミック積層体の
製造方法に関するものであり、特に、電子機器等に利用
される表面実装用のセラミック積層電子部品や多層セラ
ミック回路基板に用いられるセラミック積層体の製造方
法に関するものである。
【0002】
【従来の技術】近年電子機器は小型軽量化が進んでお
り、それに用いられるセラミック積層電子部品もその動
向に呼応する形で、小型軽量薄型化、表面実装化が押し
進められている。特にセラミックスの優れた誘電特性を
活かす電子部品は、高周波フィルタ等で実用化されてき
た。
【0003】ところが、電子機器の更なる小型軽量薄型
化の要求から基体となる誘電体セラミックスの中に、異
なる誘電特性を有する誘電体を内蔵化する動きがでてき
ている。特に、高誘電率を有するセラミックスは回路の
容量結合を強めるためには有利な反面、内部電極間に不
要な容量を形成する欠点をもつ為に、部分的に基体とな
る誘電体セラミックスよりも高誘電率 異種誘電体セラ
ミックスを回路的に必要充分な部分にのみ内蔵化するこ
とは非常に有効である。
【0004】また、多層セラミック回路基板において
も、近年の小型化要求に伴い、単なる配線基板ではな
く、素子の内蔵化が求められている。例えば、ロジック
回路において、ノイズ除去の目的から、ICのI/Oを
つなぐ線路はデカップリングコンデンサの挿入が要求さ
れている。
【0005】このような電子部品や回路基板の製造方法
は3つに大別できる。その1つが、セラミック層となる
セラミック層原料粉末(ガラスセラミックも含む)を含
有するスリップ材を形成し、ドクターブレード法などに
よってグリーンシートを作成し、次に、グリーンシート
のビアホール導体となる位置にNCパンチや金型などで
貫通穴を形成し、次に内部配線のパターン及びビアホー
ル導体に応じてグリーンシートに導電性ペーストを印刷
・充填し、次に、これらのシートを複数積層して、この
積層体を一括同時焼成するグリーンシート積層方式であ
る。誘電特性の異なるセラミックスを内蔵する場合は、
セラミック層自体を所望の誘電特性を有するグリーンシ
ートに交換すればよい。
【0006】2つめが、セラミック層となるセラミック
層用ペーストと内部配線となる導電性ペーストを交互に
印刷し、印刷積層体を形成し、この積層体を一括同時焼
成する印刷積層方式である。尚、この印刷積層方式で、
内部電極に接続するビアホール導体は、例えば、スリッ
プ材を印刷する際に、下部に位置する内部電極が露出す
るように印刷パターンを制御することにより形成されて
いた。誘電特性の異なるセラミックスを内蔵する場合
は、セラミック層自体を所望の誘電特性を有するセラミ
ック層用ペーストに交換すればよい。
【0007】3つめが、グリーンシート積層方式と印刷
積層方式を組み合わせた方法である。即ち、グリーンシ
ート上に異なる誘電体特性を有するセラミックスペース
トを印刷にて形成する方法である。
【0008】
【発明が解決しようとする課題】しかしながら、グリー
ンシート積層方式による製造方法は、セラミック層とな
るグリーンシートを作成するためのテープ成形工程が必
要であり、セラミック層の厚みを複数必要とする場合
は、その種類だけ準備しておく必要となる。従って、誘
電特性の異なる異種セラミック層により所定の容量を得
るためには所定の厚みが要求されるが、その厚みに相当
するだけの厚みのグリーンシートが要求されることにな
る。
【0009】また、グリーンシート積層方式では、誘電
特性の異なるセラミック層が全域に亘って形成されるこ
とになるため、例えば、異種セラミック層の対向面に内
部電極を形成して容量を得る構造においては、小型軽量
薄型化のため、異種セラミック層の面に容量確保を目的
としない内部配線を形成せざるを得ない場合があり、こ
の場合には、内部電極と内部配線間で不要な容量が形成
され、高周波の信号等がクロストーク等で切れる等の誤
動作を発生する虞があった。本現象を避けるためには、
内部電極と内部配線間の距離を広げ、不要な容量値を低
下させることが有効であるが、本回避方法は電子部品や
基板の形状を大きくするために小型化に反する。
【0010】さらに、この方法では、グリーンシートの
厚みはせいぜい15μm程度であり、高容量とするため
の薄層化には限界があり、小型化に支障を来していた。
また、グリーンシート積層法によれば、グリーンシート
にパンチ等により孔をあけ、この孔に異種セラミック材
料を埋め込むことも考えられるが、この方法によれば、
例え、50μm程度の厚みのグリーンシートであって
も、プレス等で500μm×500μm程度の開口部を
形成することは困難であり、またハンバリング性等の関
係上不可能であり、広い面積の異種セラミック層を形成
することができず、しかも薄型化できないため高容量を
得ることができない。
【0011】一方、印刷積層方式による製造方法は、上
述のテープ成形工程及びビアホール導体となる貫通孔の
形成工程が不要となる為、製造工程は簡略化され、前述
の内部電極と内部配線間の容量も問題とならない。しか
しながら、異なる誘電特性を有する異種セラミックス層
部分が厚みを有するため、その上に電極を形成する際、
印刷面が平坦にならず、安定な膜形成ができないという
問題があった。
【0012】また、異種セラミック層上に形成される内
部電極を接続する方法として、セラミック層となるセラ
ミック層用ペースト材料の印刷塗布のパターンを制御し
て、下部に位置する内部電極パターンの接続部分のみが
露出するようにするが、露出部分の開口径は150μm
以上にしなくては、セラミック層用ペースト材料のダレ
等によって導通不良が発生する可能性があり、微細加工
に限界があった。
【0013】さらに、セラミック層用ペーストを、異種
セラミック層用の開口部を形成するために塗布する場
合、設計通りに塗布したとしても、ペーストのダレ等に
よりペーストが開口部内に流れ込み(例えば50μmの
厚みのセラミック層である場合100μm以上)、セラ
ミック層のスロープ(角度60度以上)を形成するた
め、開口部に異種セラミック層用ペーストを塗布したと
しても、設計通りの寸法の異種セラミック層が得られ
ず、このため誘電特性が安定しないという問題があっ
た。
【0014】グリーンシート積層方式と印刷積層方式の
組み合わせ方法も、印刷積層方法と同様に安定な膜形成
の点では問題があった。
【0015】本発明は、上述の問題を一挙に解決するも
のであり、その目的は、主に小型軽量化できるととも
に、簡単に製造でき、かつ、所定箇所に一部の範囲限定
して所定の厚みで異種セラミック部を形成でき、不要な
容量発生を防ぐことができるセラミック積層体の製造方
法を提供することにある。
【0016】
【課題を解決するための手段】複数のセラミック層を積
層してなる基体の内部に、前記セラミック層と誘電特性
の異なる異種セラミック部を有するセラミック積層体の
製造方法であって、下記(a)〜(e)の工程を具備
し、且つ異種セラミック層を形成するためのセラミック
層成形体が他のセラミック層成形体よりも薄いことを特
徴とするセラミック積層体の製造方法。
【0017】(a)少なくともセラミック層原料および
光硬化可能なモノマーを含有するセラミック層用スリッ
プと、少なくとも異種セラミック部原料を含有する異種
セラミック部用スリップを作製する工程 (b)前記セラミック層用スリップを薄層化し、乾燥し
てセラミック層成形体を形成する工程 (c)前記セラミック層成形体に露光処理を施し、該セ
ラミック層成形体を硬化させる工程 (d)前記(c)工程で得られたセラミック層成形体に
対し、(b)、(c)の工程を順次繰り返して前記セラ
ミック層成形体が複数積層された積層成形体を作製する
とともに、少なくとも一つのセラミック層成形体に異種
セラミック部用貫通孔を形成し、該異種セラミック部用
貫通孔に異種セラミック部用スリップを充填して異種セ
ラミック部成形体を形成する工程 (e)前記積層成形体を焼成する工程 異種セラミック部の誘電率はセラミック層よりも高いこ
とが望ましい。本発明に関わるセラミック積層体は、例
えば、電子部品や回路基板として有効に用いられるもの
である。
【0018】
【作用】本発明のセラミック積層体の製造方法によれ
ば、任意の場所に基体と異なった誘電特性を有する異種
セラミック部を内蔵する場合に、従来のように、グリー
ンシートを形成する必要がないため、製造が極めて簡略
化される。また、本発明の方法によれば、異種セラミッ
ク部を任意の厚み、形状、大きさで任意の範囲に形成で
きるため、容量の調整が容易であり、しかも異種セラミ
ック部の厚みを薄く、かつ面積を大きくできるため、高
容量を得ることができ、さらに、内部電極と内部配線間
に不要な容量発生を防止できる。
【0019】即ち、異種セラミック部の形成範囲を限定
できるため、容量を得るための内部電極と、容量用では
ない内部配線とを同一層(セラミック層と異種セラミッ
ク部)に形成する場合でも不要な容量の発生を防止でき
る。また、異なる誘電特性を有する異種セラミック部を
収容する異種セラミック部用貫通孔(キャビティ)や、
ビアホール形成が露光・現像による一括処理により達成
でき、例えば厚み50μmのセラミック層成形体に直径
50μmや直径500μmのビアホールや、種々の形状
や大きさ、深さの異種セラミック部用貫通孔を作製で
き、小型化を促進できるとともに種々の機能性を付与で
きる。
【0020】さらに、セラミック層成形体が露光・現像
により部分的に除去されて異種セラミック部用貫通孔が
形成されるため、この異種セラミック部用貫通孔に異種
セラミック部を形成することにより、上部に積層される
セラミック層成形体表面が平坦となり、このセラミック
層成形体表面に形成される内部電極の形成が安定する。
【0021】また、従来厚み50μmといった薄いグリ
ーンシートはその取り扱いが難しく、積層が困難であっ
たが、本発明においてはグリーンシートを用いることな
く、直接スラリーを用いて積層するため、積層および厚
みの調製が容易である。また、グリーンシートを積層す
る場合に比べて薄いセラミック層を形成することができ
るため、より薄層化を図ることができる。
【0022】さらに、従来のグリーンシート積層法によ
れば、グリーンシートにパンチ等により孔をあけ、この
孔に異種セラミック材料を埋め込むことも考えられる
が、この方法によれば大面積(例えば、厚み50μmの
グリーンシートに500μm×500μmの矩形状)の
孔をあけ、これに異種セラミック材料を埋め込むこと
は、ハンドリング性等の関係上不可能であったが、本発
明の製法によれば、グリーンシートを用いることなく、
直接スラリーを用いてセラミック層を形成し、露光・現
像によりキャビティーを形成するため、どのような大き
さでも容易に形成できる。
【0023】また、従来の印刷積層方式では、セラミッ
ク層となるセラミック層用ペースト材料の印刷塗布のパ
ターンを制御して、異種セラミック部用のキャビティを
形成するが、このキャビティはセラミック層用ペースト
材料のダレにより予定以外の部分までセラミック層用ペ
ースト材料が不規則に侵入し(100μm程度)、キャ
ビティの隅部にセラミック層用ペーストのスロープ(角
度60度以上)が形成され、キャビティ内に異種セラミ
ック部用ペーストを充填したとしても、異種セラミック
部の端部が設計通りの形状とならず、誘電特性が不安定
となっていたが、本発明では、露光・現像によりキャビ
ティーを形成するため、セラミック層用ペーストのダレ
等は生じることがなく、設計通りの厚み、形状の異種セ
ラミック部が得られ、設計が容易である。
【0024】
【発明の実施の形態】本発明は、基体に、この基体と誘
電特性の異なる異種セラミック部を内蔵するセラミック
積層体の製造方法に関するもので、先ず、支持基板上
に、基体となるセラミック層のスリップ材料を薄層化
(以下、単に塗布という)・乾燥してセラミック層とな
るセラミック層成形体を形成する。
【0025】このセラミック層成形体は、少なくともセ
ラミック層原料および光硬化可能なモノマーを含有する
セラミック層用スリップを支持基板に薄層化し、乾燥す
ることによって形成する。
【0026】セラミック層用スリップは、基体を形成す
るためのセラミック層原料(ガラスセラミックを含
む)、光硬化可能なモノマー、及び有機溶剤または水を
均質混練して得られた溶剤系または水系のスリップ材で
あり、いずれも有機バインダが必要に応じて添加され
る。
【0027】同時焼成する内部電極や内部配線の導体損
失等を考えると、内部導体材料は金、銀、銅及びそれら
の合金が好ましく、そのためには基体は850〜105
0℃程度の低温で焼成できるものが好ましい。
【0028】低温焼成可能な基体は3種類の材料系に大
別される。
【0029】第1はセラミック粉末に焼結助剤を添加す
る系であり、たとえば高Qが実現できるため高周波用電
子部品等に適している。たとえば、チタン酸塩、ジルコ
ン酸塩等が例示される。特に、セラミック原料粉末は、
金属元素として少なくともMg,Ti,Caを含有する
複合酸化物であって、その金属元素酸化物による組成式
を(1−x)MgTiO3 −xCaTiO3 (但し、式
中xは重量比を表し、0.01≦x≦0.15)で表さ
れる主成分100重量部に対して、硼素含有化合物をB
2 3 換算で3〜20重量部、アルカリ金属含有化合物
をアルカリ金属炭酸塩換算で1〜10重量部添加含有し
てなるものが望ましい。セラミック粉末は、主に(1−
x)MgTiO3 −xCaTiO3 で表されるものであ
り、焼結助剤は硼素含有化合物およびアルカリ金属含有
化合物である。
【0030】第2はセラミック材料とガラス材料の複合
系であり、各々の材料の特性により広範囲に応用でき
る。第3は結晶化ガラス系であり、たとえば低εrが実
現できるため、高速ロジック回路等に有用である。本発
明のセラミック層は、上記した3種の材料のいずれかに
より形成されている。
【0031】本発明のセラミック層原料、異種セラミッ
ク部原料のセラミック粉末は、平均粒径0.5〜6μm
が望ましいが、これは、セラミック粉末の平均粒径が
0.5μm未満の場合はスリップ化することが困難であ
り、後述の露光時に露光光が乱反射して充分な露光がで
きなくなり、逆に平均粒径が6.0μmを超えると緻密
なセラミック層、異種セラミック部が得にくいからであ
る。
【0032】スリップ材の構成材料としては、上述のセ
ラミック材料の他に、焼成によって消失される光硬化可
能なモノマー、さらに有機溶剤または水を含んでいる。
有機溶剤を含むスリップ材は溶剤系スリップ材といい、
水を含むスリップ材は水系スリップ材という。溶剤系ス
リップ材と水系スリップ材とでは、光硬化可能なモノマ
ーが異なる場合がある。
【0033】光硬化可能なモノマーは、低温短時間の焼
成工程に対応するために、重合後に熱分解性に優れたも
のでなくてはならない。光硬化可能なモノマーとして
は、スリップ材の塗布・乾燥後の露光によって、光重合
される必要があり、遊離ラジカルの形成、連鎖生長付加
重合が可能で、重合後に2級もしくは3級炭素を有した
モノマーが好ましく、例えば少なくとも1つの重合可能
なエチレン系基を有するブチルアクリレート等のアルキ
ルアクリレートおよびそれらに対応するアルキルメタク
リレートが有効である。また、テトラエチレングリコー
ルジアクリレート等のポリエチレングリコールジアクリ
レートおよびそれらに対応するメタクリレートも有効で
ある。光硬化可能なモノマーは、露光で硬化され、現像
で露光以外部分が容易に除去できるような範囲で添加さ
れ、例えば、固形分(セラミック材料)100重量部に
対して5〜15重量部以下である。
【0034】また、スリップ材として、有機バインダ、
増感剤、光開始系材料等を必要に応じて添加しても構わ
ない。例えば、光開始系材料としては、ベンゾフェノン
類、アシロインエステル類化合物などが挙げられる。
【0035】上述のように、ガラスセラミックを含むセ
ラミック材料、光硬化可能なモノマー、有機バインダ、
有機溶剤または水を混合、混練して、基体のセラミック
層となる溶剤系スリップ材または水系スリップ材が構成
される。混合・混練方法は従来より用いられている方
法、例えばボールミルによる方法を用いればよい。
【0036】溶剤系スリップは、例えば、ガラス材料で
あるSiO2 、B2 3 を主成分とするガラス粉末20
重量%とセラミック材料であるチタン酸マグネシウム粉
末80重量%とからなるガラス−セラミック粉末と、光
硬化可能なモノマー、例えばポリオキシエチル化トリメ
チロールプロパントリアクリレートと、有機バインダ、
例えばアルキルメタクリレートと、可塑剤とを、有機溶
剤、例えばエチルカルビトールアセテートに混合し、ボ
ールミルで混練して作製される。
【0037】また、水系スリップは、上述のように親水
性の官能基を付加した光硬化可能なモノマー、例えば多
官能基メタクリレートモノマー、有機バインダ、例えば
カルボキシル変性アルキルメタクリレートを用いて、イ
オン交換水で混練して作製される。
【0038】このようなセラミック層用スリップを支持
基板に塗布し、乾燥し、セラミック層成形体を作製す
る。塗布方法は、例えば、ドクターブレード法(ナイフ
コート法)、ロールコート法、印刷法等により形成さ
れ、特に塗布後のセラミック層成形体の表面が平坦化す
ることが容易なドクターブレード法などが好適である。
尚、薄層化の方法に応じて所定粘度に調整される。
【0039】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉等が用いて行われ、乾燥条件は120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生させる可能性があるため、避けることが重要であ
る。
【0040】ここで、支持基板としては、ガラス基板、
有機基板(フイルム状のものを含む)、アルミナセラミ
ックス、マイクロ波誘電体セラミックス等が例示でき
る。この支持基板は、焼成工程前で取り外されるが、特
にアルミナセラミックスやマイクロ波誘電体セラミック
ス等の場合には、同時焼成を行い、完成品のセラミック
積層電子部品の一部を構成するようにしても構わない。
【0041】次に、セラミック層成形体を後述する露光
処理を行い、硬化させる。ビアホール導体を、構造上形
成したいときには、ビアホール導体に相当するビアホー
ル用貫通穴を露光、現像処理により同時に形成してもよ
い。
【0042】この後、異種セラミック部を形成する位置
付近に内部電極となる導電性ペーストを塗布し、乾燥さ
せる。
【0043】この後、この導電性ペーストが塗布された
セラミック層成形体の表面に、上記したセラミック層用
スリップを塗布し、乾燥し、セラミック層成形体を作製
する。このセラミック層成形体に、異なった誘電特性を
有する異種セラミック部を内蔵するためのキャビティと
なる異種セラミック部用貫通穴を形成する。尚、実際に
は、異種セラミック部用貫通穴の下部は、支持基板等に
よって閉塞されているが、便宜上貫通穴という。
【0044】異種セラミック部用貫通穴の形成方法は、
露光・現像を用いて行う。尚、キャビティの不要な誘電
体層については、この異種セラミック部用貫通穴の形成
を省略する。尚、セラミック層間に形成されたキャビテ
ィの形成と同時に内部電極を接続するためのビアホール
導体を、構造上形成したいときには、ビアホール導体に
相当するビアホール用貫通穴を同時に形成してもよい。
【0045】露光処理は、例えば、フォトターゲットを
支持基板上に形成されたセラミック層成形体に近接また
は載置して、貫通穴以外の領域に、低圧、高圧、超高圧
の水銀灯系の露光光を照射する。これにより、貫通穴以
外の領域では光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通穴部分のみが現像処理によって除去可
能な溶化部となる。
【0046】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通穴である
露光溶化部に接触させ、現像を行う。その後、必要に応
じて洗浄及び乾燥を行なう。
【0047】次に、異種セラミック部成形体を、異種セ
ラミック部用貫通孔に、異種セラミック部用原料を含有
する異種セラミック部用スリップを充填し、乾燥して形
成する。充填方法は、例えばスクリーン印刷方法で行な
う。本工程と前後して、必要に応じて、ビアホール導体
となる導電性ペーストをビアホール用貫通穴に充填す
る。この異種セラミック部用スリップには、光硬化可能
なモノマーを含有せしめ、光硬化させても良い。
【0048】この後、異種セラミック部成形体の表面に
内部電極となるパターンを導電性ペーストを用いて膜形
成する。膜形成方法は、例えばスクリーン印刷方法で行
なう。尚、内部電極の不要な場合は膜形成工程を省略す
る。異種セラミック部の上下面には必ずしも内部電極を
形成する必要はない。
【0049】導電性ペーストは、低融点で且つ低抵抗の
金属材料である例えば銀粉末と、硼珪酸系低融点ガラ
ス、例えばB2 3 −SiO2 −BaOガラス、CaO
−B23 −SiO2 ガラス、CaO−Al2 3 −B
2 3 −SiO2 ガラスの少なくとも一種と、有機バイ
ンダ、例えばエチルセルロースとを、有機溶剤、例えば
2,2,4−トリメチル−1,3−ペンタジオ−ルモノ
イソブチレ−トに混合して作製される。
【0050】尚、必要に応じてビアホール導体用の貫通
穴を作製し、導電性ペーストを充填する工程、内部電
極、配線用のパターンの作製工程が追加される。
【0051】以上、スリップ材の塗布・乾燥によるセラ
ミック層成形体の形成、露光・現像による貫通穴の形
成、導電性ペーストの印刷形成による内部電極となるパ
ターンの形成で、セラミック層成形体の上面に、両面に
内部電極が形成された異種セラミック部成形体を有する
セラミック層成形体が形成される。そして、必要に応じ
て、この積層成形体の上面にセラミック層成形体を形成
し、露光することにより積層成形体が作製されたり、必
要に応じてビアホール導体用の貫通穴を作製し、貫通穴
に導電性ペーストを充填する工程が付加されたり、ま
た、露光されたセラミック層成形体に内部電極、配線用
のパターンの作製工程が追加され、積層成形体が作製さ
れる。
【0052】その後、必要に応じてプレス等を行ない形
状を整えたり、また、セラミック積層体を分割して多数
の分割基板を作製する場合には、分割用のスリットを形
成する。例えば、必要に応じて、セラミック層成形体の
間に異種セラミック部成形体を有するブロック毎に、積
層成形体を分割する工程が追加される。
【0053】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)でセラミック層成形体、異種セラミック部成形体、
内部電極、配線パターン及びビアホール導体の導体部材
の有機成分を消失する。その後、所定雰囲気、所定温度
でセラミック層となるセラミック層成形体、異種セラミ
ック部となる異種セラミック部成形体、および内部電
極、配線パターン、ビアホール導体となる導体部材を一
括的に焼成する。
【0054】焼成後、端面等に端子電極が必要な場合
は、例えば端子電極ペーストを所望のパターンで印刷、
乾燥、焼成することによって形成する。
【0055】尚、異種セラミック部は、最上段または最
下段のセラミック層に形成しても良い。また、異種セラ
ミック部成形体には、光硬化性のモノマーを含有させ、
光硬化させても良い。
【0056】
【実施例】以下、本発明の実施例を説明する。図1は、
本発明に係るセラミック積層体の断面図である。
【0057】本発明に係るセラミック積層体は、基体1
となるセラミック層1a〜1f、内部配線2、ビアホー
ル導体3、セラミック層1a〜1fと誘電特性の異なる
異種セラミック部4、この異種セラミック部4を挟持す
る内部電極5とからなり、基体1の下面には表面導体
6、両側面には端子電極7が形成されている。
【0058】セラミック層1a〜1fはガラスセラミッ
ク材料からなり、その厚みは40〜200μmである。
このような複数のセラミック層1a〜1f間には、内部
配線2、内部電極5が配置されている。内部配線2、内
部電極5は、金系、銀系、銅系の金属材料からなるもの
で、本実施例では銀系導体により形成されている。ま
た、異なるセラミック層1a〜1f間の内部配線2、内
部電極5は、セラミック層1a〜1fの厚みを貫くビア
ホール導体3によって接続されているものもあれば、容
量結合等で分布定数的に接続されるものもある。このビ
アホール導体3も内部配線2や内部電極5と同様に金
系、銀系、銅系の金属材料からなり、本実施例では銀系
導体から形成されている。
【0059】基体1の裏面には、表面導体6が形成され
ており、この表面導体6上には、必要に応じて厚膜保護
膜が形成されたり、メッキ処理される。
【0060】誘電体層1aと1bの間にある内部配線2
と接続されている端子電極7も同様に、必要に応じてメ
ッキ処理等が施される。このようなセラミック多層電子
部品は、図2に示される中間構造を経て製造される。
【0061】まず、セラミック層成形体11a〜11f
となる溶剤系のセラミック層用スリップを作製する。こ
のセラミック層用スリップは、SiO2 、B2 3 を主
成分とするガラス粉末20重量%と、セラミック材料で
あるチタン酸マグネシウム粉末80重量%とからなるガ
ラス−セラミック粉末(固形分)と、光硬化可能なモノ
マーであるポリオキシエチル化トリメチロールプロパン
トリアクリレートと、有機バインダであるアルキルメタ
クリレートと、可塑剤とを、有機溶剤であるエチルカル
ビトールアセテートに混合し、ボールミルで約48時間
混練して作製した。
【0062】導電性ペーストは、低融点で且つ低抵抗の
金属材料である銀粉末と、B2 3−SiO2 −BaO
ガラスからなる硼珪酸系低融点ガラスと、エチルセルロ
ースからなる有機バインダとを、2,2,4−トリメチ
ル−1,3−ペンタジオ−ルモノイソブチレ−トからな
る有機溶剤に混合しボールミルにより均質に混練して作
製した。
【0063】上述のセラミック層用スリップを、用意さ
れた支持基板33上に塗布・乾燥を行い、最下層となる
セラミック層成形体11fを作製する。
【0064】具体的には、図2(a)に示すように、ま
ず、支持基板33上に、上述のセラミック層用スリップ
をドクターブレード法によって塗布・乾燥して、セラミ
ック層1a〜1fの最下層であるセラミック層1fとな
るセラミック層成形体11fを形成する。ここで、支持
基板33としては、マイラーフイルムを用い、焼成工程
前に取り外される。塗布後の乾燥条件は、60〜80℃
で20分乾燥であり、薄層化・乾燥されたセラミック層
成形体11fの厚みは250μmである。
【0065】このセラミック層成形体11fにはビアホ
ール導体が形成されないため、セラミック層成形体11
fを露光処理し、該セラミック層成形体を硬化させる。
この後、図2中の内部配線パターン21の印刷・乾燥を
行う。
【0066】具体的には、図2(b)に示すように、上
述の導電性ペーストを所定の配線パターンが形成可能な
スクリーンにより、印刷・乾燥して形成する。
【0067】次に、下から2層目となるセラミック層成
形体を形成する。
【0068】具体的には、図2(c)に示すように、セ
ラミック層1eとなるセラミック層成形体11eを、セ
ラミック層成形体11fの上の内部配線パターン21を
すべて被覆するように、セラミック層成形体11fと同
様に塗布、乾燥により形成する。
【0069】次に、セラミック層成形体11eに貫通穴
の形成を行う。貫通穴の形成は、セラミック層成形体1
1eを露光処理、現像処理、洗浄・乾燥処理して形成す
る。
【0070】具体的には、露光処理は、セラミック層成
形体11e上に貫通穴が形成される領域が遮光されるよ
うなフォトターゲットを載置して、超高圧水銀灯(10
mJ/cm2 )を光源として用いて露光を行なう。
【0071】これにより、貫通穴が形成される領域のセ
ラミック層成形体11eにおいて、光硬化可能なモノマ
の光重合反応がおこらず、貫通穴が形成される領域以外
のセラミック層成形体11eにおいては、光重合反応が
起こる。ここで光重合反応が起こった部位を不溶化部x
といい、光重合反応が起こらない部位を溶化部yとい
う。各部位を図2(c)に示す。尚、250μm程度の
セラミック層成形体11eは、超高圧水銀灯(60mJ
/cm2 )を20〜40秒程度照射すれば露光を行うこ
とができる。
【0072】現像処理は、セラミック層成形体11eの
溶化部yを現像液で除去するもので、具体的には1,
1,1−トリクロロエタンをスプレー法で現像を行う。
この現像処理により、図2(d)に示すようにセラミッ
ク層成形体11eに直径200μmの貫通穴32を形成
することができる。その後セラミック層成形体11eを
現像によって生じる不要なカスなどを洗浄、乾燥工程に
より完全に除去する。
【0073】次に、貫通穴32へ導電性ペーストを充填
し、乾燥して導体部材を形成する。
【0074】具体的には、上述の工程で形成した貫通穴
32に上述の導電性ペーストを充填し、乾燥する。貫通
穴32に相当する部位のみに印刷可能なスクリーンを用
いて印刷によって、図2(e)に示すように、ビアホー
ル導体3となる導体部材31を形成し、その後、50℃
で10分間乾燥する。
【0075】次に、内部電極5となる電極パターンを印
刷し、乾燥させる。具体的には、セラミック層1eとセ
ラミック層1dとの間に配置される内部電極5の導電部
材51をスクリーン印刷法にて形成し、乾燥を行う。
【0076】次に、再度、セラミック層用ペーストを塗
布し、乾燥することにより、下から3層目のセラミック
層成形体11dを形成する。即ち、セラミック層1dと
なるセラミック層成形体11dを形成する。
【0077】セラミック層1cと1dとの間には、基体
1とは誘電特性の異なる異種セラミック部4が形成され
ているために、その場所に相当する異種セラミック部用
貫通穴(キャビティ)34と、ビアホール導体に相当す
る貫通穴32を形成する必要がある。セラミック層成形
体11dは50μm程度の厚みであるため、上記露光条
件で15秒程度露光し、現像処理を行うことにより、図
2(e)に示すように、貫通穴32、異種セラミック部
用貫通穴34が形成される。
【0078】次に異種セラミック部用貫通穴34に誘電
特性の異なる異種セラミック部用ペーストをスクリーン
印刷方法で充填し、異種セラミック部成形体41を作製
する。スクリーン印刷を可能にするための異種セラミッ
ク部用ペーストは、ガラス材料であるSiO2 、B2
3 を主成分とするガラス粉末20重量%と、セラミック
材料であるジルコン酸カルシウム粉末80重量%とから
なるガラス−セラミック粉末と、有機バインダであるア
ルキルメタクリレートとを、有機溶剤であるターピネオ
ールに混合し、3本ロールミルで作製する。
【0079】異種セラミック部用ペーストを充填後、乾
燥する。乾燥後、ビアホール導体となる導体部材31を
上記方法で充填・乾燥すると図2(f)が得られる。
【0080】この後、ビアホール導体3に接続する内部
電極5を異種セラミック部4の上面に形成する。具体的
には、図2(g)に示すように、上記した導電性ペース
トを異種セラミック部成形体41上に塗布し、乾燥する
ことにより、導電部材51を形成する。
【0081】そして、上記した工程を繰り返し、最上層
のセラミック層成形体11aを形成し、6層の積層成形
体を形成する。具体的には、図示しないが、導電部材5
1の上面にセラミック層成形体11c、内部配線パター
ン、セラミック層成形体11b、内部配線パターン、セ
ラミック層成形体11aを作製し、本発明の積層成形体
を得る。
【0082】次に、積層成形体をプレスで形状を整え、
さらに、ブロック毎に分割し、支持基板33を取り外
す。
【0083】続いて、表面導体6及び端子電極7となる
導体膜を印刷・乾燥により形成する。これは、各セラミ
ック層成形体11a〜11f及び異種セラミック部成形
体41、内部電極5や内部配線2となるパターン、ビア
ホール導体3となる導体部材31との一括焼成時に、表
面導体6となる導体膜をも一括的に焼成しようとするも
のである。
【0084】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、セラミック層成形体
11a〜11f及び異種セラミック部成形体41、導電
部材51、内部配線パターン21及びビアホール導体3
の導体部材31に含まれている有機バインダ、光硬化可
能なモノマを消失する過程であり、本焼成工程は、ピー
ク温度が930℃で30分間の焼成過程である。
【0085】これにより、6層のセラミック層1a〜1
f間に異なった誘電特性を有する異種セラミック部4、
内部電極5、ビアホール導体3、内部配線2が形成さ
れ、さらに、表面導体6及び端子電極7が形成されたセ
ラミック多層電子部品が達成される。
【0086】
【発明の効果】以上のように、本発明によれば、任意の
場所に基体と異なった誘電特性を有する異種セラミック
部を内蔵する場合に、従来のように、グリーンシートを
形成する必要がないため、製造を極めて簡略化できる。
また、積層および厚みの調製が容易である。さらに、グ
リーンシートを積層する場合に比べて薄い誘電体層を形
成することができるためより薄層化を図ることができ
る。
【0087】また、異種セラミック部を収容するキャビ
ティや、ビアホール工程が露光・現像による一括処理が
でき、種々の形状や大きさ、深さのキャビティを作製で
き、小型化を促進できるとともに種々の機能性を付与で
きる。
【0088】さらに、セラミック層成形体が露光・現像
により部分的に除去されてキャビティが形成されるた
め、このキャビティに異種セラミック部を形成したとし
ても、積層されるセラミック層成形体表面が平坦とな
り、セラミック層成形体表面に内部電極を安定して形成
できる。
【0089】また、異種セラミック部の形成範囲を限定
できるため、容量を得るための内部電極と、容量用では
ない内部配線とを同一層(セラミック層と異種セラミッ
ク部)に形成する場合でも不要な容量の発生を防止でき
る。
【図面の簡単な説明】
【図1】本発明に係るセラミック多層電子部品の断面図
である。
【図2】(a)〜(g)は、それぞれ製造の重要工程に
おける工程図である。
【符号の説明】
1・・・基体 1a〜1f・・・セラミック層 11a〜11f・・・セラミック層成形体 2・・・内部配線 21・・内部配線パターン 3・・・ビアホール導体 31・・ビアホール導体となる導体部材 32・・貫通穴 34・・異種セラミック部用貫通穴 4・・・異種セラミック部 41・・・異種セラミック部成形体 5・・・内部電極 51・・・内部電極となる導体部材 6・・・・・・・表面導体 7・・・・・・・端子電極 33・・・・・・支持基板 x・・・・不溶化部 y・・・・・溶化部
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 B32B 18/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のセラミック層を積層してなる基体の
    内部に、前記セラミック層と誘電特性の異なる異種セラ
    ミック部を有するセラミック積層体の製造方法であっ
    て、下記(a)〜(e)の工程を具備し、且つ異種セラ
    ミック層を形成するためのセラミック層成形体が他のセ
    ラミック層成形体よりも薄いことを特徴とするセラミッ
    ク積層体の製造方法。 (a)少なくともセラミック層原料および光硬化可能な
    モノマーを含有するセラミック層用スリップと、少なく
    とも異種セラミック部原料を含有する異種セラミック部
    用スリップを作製する工程 (b)前記セラミック層用スリップを薄層化し、乾燥し
    てセラミック層成形体を形成する工程 (c)前記セラミック層成形体に露光処理を施し、該セ
    ラミック層成形体を硬化させる工程 (d)前記(c)工程で得られたセラミック層成形体に
    対し、(b)、(c)の工程を順次繰り返して前記セラ
    ミック層成形体が複数積層された積層成形体を作製する
    とともに、少なくとも一つのセラミック層成形体に異種
    セラミック部用貫通孔を形成し、該異種セラミック部用
    貫通孔に異種セラミック部用スリップを充填して異種セ
    ラミック部成形体を形成する工程 (e)前記積層成形体を焼成する工程
  2. 【請求項2】異種セラミック部の誘電率はセラミック層
    よりも高いことを特徴とする請求項1記載のセラミック
    積層体の製造方法。
JP25811396A 1996-09-30 1996-09-30 セラミック積層体の製造方法 Expired - Lifetime JP3323083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25811396A JP3323083B2 (ja) 1996-09-30 1996-09-30 セラミック積層体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25811396A JP3323083B2 (ja) 1996-09-30 1996-09-30 セラミック積層体の製造方法

Publications (2)

Publication Number Publication Date
JPH10107441A JPH10107441A (ja) 1998-04-24
JP3323083B2 true JP3323083B2 (ja) 2002-09-09

Family

ID=17315691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25811396A Expired - Lifetime JP3323083B2 (ja) 1996-09-30 1996-09-30 セラミック積層体の製造方法

Country Status (1)

Country Link
JP (1) JP3323083B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002248732A (ja) * 2001-02-23 2002-09-03 Kyocera Corp スクリーン印刷機およびスクリーン印刷法

Also Published As

Publication number Publication date
JPH10107441A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
JP2001216839A (ja) 導電性ペースト及び多層基板の製法
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3323083B2 (ja) セラミック積層体の製造方法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP4061188B2 (ja) 複合シートの製造方法および積層体の製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP3236769B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3550283B2 (ja) 高周波複合回路基板
JP2001243837A (ja) 誘電体ペースト及びこれを用いたセラミック回路基板の製法
JPH10275979A (ja) セラミック基板および分割回路基板
JPH11312855A (ja) コンデンサ内蔵基板
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP4423025B2 (ja) 多層基板及びその製造方法
JP2004031699A (ja) セラミック回路基板及びその製造方法
JPH10189869A (ja) 高周波モジュール基板およびその製造方法
JP3297532B2 (ja) 積層コンデンサ基板
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3667948B2 (ja) 高周波複合回路ブロック
JP3591805B2 (ja) 高周波回路基板
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP3500244B2 (ja) セラミック基板の製造方法
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP2001185851A (ja) 多層基板の製法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8