JPH11312855A - コンデンサ内蔵基板 - Google Patents

コンデンサ内蔵基板

Info

Publication number
JPH11312855A
JPH11312855A JP10118211A JP11821198A JPH11312855A JP H11312855 A JPH11312855 A JP H11312855A JP 10118211 A JP10118211 A JP 10118211A JP 11821198 A JP11821198 A JP 11821198A JP H11312855 A JPH11312855 A JP H11312855A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
cylindrical
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10118211A
Other languages
English (en)
Inventor
Norimitsu Fukamizu
則光 深水
Yuzuru Matsumoto
譲 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10118211A priority Critical patent/JPH11312855A/ja
Publication of JPH11312855A publication Critical patent/JPH11312855A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】コンデンサの占める投影面積の極小化を図るこ
とができるとともに、大容量を得ることができ、さらに
コンデンサからの不要なノイズの漏洩を抑制できるコン
デンサ内蔵基板を提供する。 【解決手段】絶縁層7を複数積層してなる絶縁基体9内
に、絶縁層7の積層方向に形成された第1電極11と、
該第1電極11の外周に同心状に形成された筒状第2電
極13とを具備するコンデンサCを形成したもので、第
1電極11は柱状または筒状であることが望ましい。ま
た、筒状第2電極13の外周に、第1電極11と電気的
に接続される筒状第1電極15を同心状に形成してなる
ことが望ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンデンサ内蔵基
板に関し、特に携帯通信用電話機等の高周波回路無線機
に使用される高周波モジュール基板等のコンデンサ内蔵
基板に関する。
【0002】
【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、更には複
合モジュール化が押し進められている。
【0003】このような動向の中で、セラミックを用い
た高周波モジュール基板が、素子内蔵による小型化や、
低誘電損失性等の特徴から多用されている。
【0004】このセラミック高周波モジュール基板は次
のような特徴を有している。低損失高誘電率誘電体材
料を用いて、基板内部に共振器等を内蔵し小型化を図
る。パワーアンプブロックやシンセサイザブロック等
の各機能ブロックをモジュールとして構成し、それぞれ
の機能ブロックは必要に応じてブロック毎もしくはまと
まってその投影面積の極小化を図ると同時に、キャビテ
ィ構造を用いて搭載される部品を含めた総高さを押さ
え、低背化を図る。
【0005】このような高周波モジュール基板は、一般
に絶縁層を形成するグリーンシートを複数積層するとと
もに、コンデンサを形成する部分ではグリーンシートの
両面に対向電極を形成することにより、作製されてい
た。その為に、絶縁層の積層数が増え、工程が複雑にな
り、最悪の場合基板の高さを大きくする必要が生じた
り、対向電極の存在ゆえ、モジュールの配置に制約を受
けモジュールの実投影面積が大きくなってしまうといっ
た問題があった。
【0006】また、より大きい容量を得るためには、対
向電極間の絶縁層の比誘電率がその他の絶縁層より高い
絶縁層材料を用いる必要があり、この場合には、同一平
面は同一材料で構成されるため、比誘電率の高い絶縁層
の上下に形成された配線間で不要な容量が発生したり、
回路上の干渉が生じる虞があった。
【0007】このような問題を解決するために、特開平
8−148368号公報には、基板の厚み方向に形成さ
れた電源用ビアと、この電源用ビアと同心円状に複数形
成されたGND用ビアとから構成され、電源用ビアとG
ND用ビアとの間に静電容量を持たせたコンデンサを有
する基板が開示されている。
【0008】このようなコンデンサを有する基板では、
コンデンサ実装スペースを低減し、コンデンサの占める
投影面積の極小化を図ることができる。
【0009】
【発明が解決しようとする課題】しかしながら、上記コ
ンデンサ内蔵基板では、電源用ビアとGND用ビアとの
間に静電容量を発生させていたため、大きな静電容量を
発生させることはできないという問題があった。
【0010】また、高周波用途においては、例えば、コ
ンデンサに隣接してフィルタに設けた場合、コンデンサ
を構成するビアの間より不要なノイズが漏れだし、フィ
ルタにノイズとして入り込むという問題があった。
【0011】一方、従来のグリーンシートを積層して基
板を作製する方法では、グリーンシートの厚み方向に電
極を形成するには、ビアにより形成する手段しか存在し
なかった。
【0012】本発明は、コンデンサの占める投影面積の
極小化を図ることができるとともに、大容量を得ること
ができ、さらにコンデンサからの不要なノイズの漏洩を
抑制できるコンデンサ内蔵基板を提供することを目的と
する。
【0013】
【課題を解決するための手段】本発明のコンデンサ内蔵
基板は、絶縁層を複数積層してなる絶縁基体内に、前記
絶縁層の積層方向に形成された第1電極と、該第1電極
の外周に同心状に形成された筒状第2電極とを具備する
コンデンサを形成したものである。ここで、第1電極は
柱状または筒状であることが望ましい。また、筒状第2
電極の外周に、第1電極と電気的に接続される筒状第1
電極を同心状に形成してなることが望ましい。さらに、
第1電極と筒状第2電極との間、および前記筒状第2電
極と筒状第1電極との間の絶縁層は、その他の絶縁層よ
りも比誘電率を高することが望ましい。
【0014】本発明のコンデンサ内蔵基板は、例えば、
(a)あらかじめ準備した支持基板上に導電性ペースト
を塗布する工程と、(b)少なくともセラミックまたは
ガラスセラミックからなる絶縁性材料と、光硬化可能な
樹脂とを含有するスリップを、前記支持基板の上面およ
び前記導電性ペーストの上面に塗布し、乾燥して絶縁層
成形体を形成する工程と、(c)該絶縁層成形体を露光
現像して電極用貫通孔を形成し、該電極用貫通孔に導電
性ぺーストを充填する工程と、(d)前記(b)工程か
ら前記(c)工程を繰り返して積層成形体を作製する工
程と、(e)該積層成形体を所定温度で焼成する工程を
具備する製造方法により作製される。
【0015】このような製造方法では、従来のグリーン
シートを積層するグリーンシート積層法では作製が困難
であった、絶縁層の積層方向に形成される第1電極や第
2電極のような電極の作製が可能となる。つまり、従来
のグリーンシート積層法では、グリーンシートにリング
状の貫通孔を形成し、この貫通孔に導電性ペーストを充
填したものを積層することは理論的に不可能であった
が、上記方法によれば容易に作製できる。また、上記方
法によれば電極間の絶縁層材料の変更も容易であり、コ
ンデンサ内の絶縁層材料と、コンデンサ外の絶縁層材料
とが異なるコンデンサ内蔵基板も容易に作製できる。
【0016】
【作用】本発明のコンデンサ内蔵基板は、コンデンサの
実投影面積の縮小を図ることができ、大容量のコンデン
サを内蔵できるとともに、コンデンサからの不要なノイ
ズの漏洩を抑制でき、さらにコンデンサの任意の位置へ
の配置が可能となり、コンデンサを内蔵しかつ高密度な
実装を可能とする高周波モジュール基板を構成すること
ができる。
【0017】即ち、絶縁層の積層方向に第1電極と、こ
の第1電極のまわりに形成された筒状第2電極とからコ
ンデンサを形成したので、従来のグリーンシートを積層
して基板を作製する方法では不可能な筒状電極を有する
ため、より大きな静電容量が得られる。また、筒状の電
極によりコンデンサが包囲された形状となるため、コン
デンサからの不要なノイズの漏洩を抑制できる。さら
に、従来のグリーンシート間に電極を形成する場合と比
較して、コンデンサの電極を基板の厚み方向に形成でき
るため、コンデンサの実投影面積を縮小することがで
き、また、基板の任意の位置にコンデンサを形成するこ
とができ、その他の基板の部分を有効に利用することが
でき、高密度実装が可能となる。
【0018】また、筒状第2電極の外周に、第1電極と
電気的に接続される筒状第1電極を同心状に形成するこ
とにより、さらに大容量を得ることができる。また、複
数の筒状第2電極と複数の筒状第1電極を交互に形成
し、第1電極同士および第2電極同士を接続することに
より、さらに大容量を得ることができる。
【0019】また、第1電極と筒状第2電極との間、お
よび筒状第2電極と筒状第1電極との間の絶縁層は、そ
の他の絶縁層よりも比誘電率を高くすることにより、さ
らなる大容量化を図ることができる。
【0020】第1電極同士および第2電極同士がそれぞ
れ電気的に接続されており、絶縁基体の同一主面に延設
することにより、他の電子部品との接続が容易となる。
【0021】本発明のコンデンサ内蔵基板は、例えば、
携帯通信用電話機等の高周波回路無線機に利用する高周
波回路基板等に使用される高周波モジュール基板として
用いられる。
【0022】
【発明の実施の形態】図1は、本発明のコンデンサ内蔵
基板の斜視図である。このようなコンデンサ内蔵基板
は、多数個を一体化して製作し、焼成後に分割溝に沿っ
て分割して作製される。図1において、コンデンサ内蔵
基板の表面には、表面電極(配線)1が形成され、抵抗
器やコンデンサ等のチップ部品2が接続されている。表
面には、電極の他に、電子部品を収納するキャビティ
3、及び側面には入出力端子、電源端子、グランド端子
等の端子が端面電極4として形成されている。
【0023】そして、コンデンサ内蔵基板の一角には、
図1および図2に示すようにコンデンサCが作製されて
いる。
【0024】本発明のコンデンサ内蔵基板は、図3に示
すように、絶縁層7a〜7eを複数積層してなる絶縁基
体9内に、絶縁層7の積層方向に形成された柱状第1電
極11と、該柱状第1電極11の外周に形成された筒状
第2電極13とを具備するコンデンサCが形成されてい
る。筒状第2電極13の外周に、該筒状第2電極13と
同心状に筒状第1電極15が形成され、該筒状第1電極
15が柱状第1電極11と電気的に接続されている。こ
の筒状第1電極15の外周には、同様にして筒状第2電
極17が形成されている。
【0025】筒状第2電極13、17、および筒状第1
電極15は、図4に示すように、断面四角枠形に形成さ
れている。これらの筒状第2電極13、17、および筒
状第1電極15は円筒状であっても良い。
【0026】柱状第1電極11および筒状第1電極15
は絶縁基体9の上面(主面)に延設され、電源用電極1
9により導通されている。一方、筒状第2電極13、1
7は、絶縁基体9の下面(主面)に延設され、グランド
用電極21により導通されている。このグランド用電極
21は、端面電極4により絶縁基体9の側面を介して絶
縁基体9の上面に延設されている。尚、グランド用電極
21を、端面電極4により絶縁基体9の側面を介して絶
縁基体9の上面に延設したが、内部配線やビアホール導
体を介して絶縁基体9の上面に延設しても良い。また、
電源用電極19やグランド用電極21を、ビアホール導
体や配線基板等により絶縁基体9の内部に延設し、絶縁
基体9内部で容量を取り出すようにしても良い。
【0027】また、第1電極11、15と第2電極1
3、17との間の絶縁層7は、コンデンサC外の絶縁層
7と同一材料により形成されている。第1電極11、1
5と第2電極13、17との間の絶縁層7を、コンデン
サC外の絶縁層7よりも比誘電率の大きい材料により形
成しても良く、この場合には静電容量を大きくすること
ができる。
【0028】本発明のコンデンサ内蔵基板の具体的な製
造方法について説明する。先ず、絶縁層7となるスリッ
プ材を作成する。
【0029】スリップ材は、例えば、セラミック原料粉
末と、光硬化可能なモノマー、例えばポリオキシエチル
化トリメチロールプロパントリアクリレートと、有機バ
インダ、例えばアルキルメタクリレートと、可塑剤と
を、有機溶剤、例えばエチルカルビトールアセテートに
混合し、ボールミルで混練して作製される。
【0030】セラミック原料粉末としては、例えば、金
属元素として少なくともMg、Ti、Caを含有する複
合酸化物であって、その金属元素酸化物による組成式を
(1−x)MgTiO3 −xCaTiO3 (但し、式中
xは重量比を表し、0.01≦x≦0.15)で表され
る主成分100重量部に対して、硼素含有化合物をB2
3 換算で3〜30重量部、アルカリ金属含有化合物を
アルカリ金属炭酸塩換算で1〜25重量部添加含有して
なるものが用いられる。
【0031】尚、上述の実施例では溶剤系スリップ材を
作製しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材であっても良い。
【0032】セラミック原料粉末としては、例えば、ガ
ラス材料であるSiO2 、Al2 3 、ZnO、Mg
O、B2 3 を主成分とする結晶化ガラス粉末70重量
%とセラミック材料であるアルミナ粉末30重量%とか
らなるものも用いられる。セラミック原料粉末は、特に
限定されるものではない。
【0033】また、第1電極11、15、第2電極1
3、17、電源用電極19、グランド用電極21、ビア
ホール導体、内部配線および表層導体等となる導電性ペ
ーストを作製する。導電性ペーストは、低融点で且つ低
抵抗の金属材料である例えば銀粉末と、硼珪酸系低融点
ガラス、例えばB2 3 −SiO2 −BaOガラス、C
aO−B2 3 −SiO2 ガラス、CaO−Al2 3
−B2 3 −SiO2 ガラスと、有機バインダ、例えば
エチルセルロースとを、有機溶剤、例えば2,2,4−
トリメチル−1,3−ペンタジオ−ルモノイソブチレ−
トに混合し、3本ローラーにより均質混練して作製され
る。
【0034】そして、まず、支持基板上に、導電性ペー
ストを塗布してグランド用電極21となる導電部材を形
成する。この導電部材の上面および支持基板の上面に、
上述のスリップ材をドクターブレード法によって塗布・
乾燥して、絶縁層7aとなる絶縁層成形体を形成する。
ここで、支持基板としては、マイラーフイルムを用い、
焼成工程前に取り外される。
【0035】次に、絶縁層成形体に電極用の貫通孔の形
成を行う。貫通孔の形成は、露光処理、現像処理、洗浄
・乾燥処理により行う。露光処理は、絶縁層成形体上に
貫通孔が形成される領域が遮光されるようなフォトター
ゲットを載置して、超高圧水銀灯(10mW/cm2
を光源として用いて露光を行なう。
【0036】これにより、貫通孔が形成される領域の絶
縁層成形体においては、光硬化可能なモノマの光重合反
応がおこらず、貫通孔が形成される領域以外の絶縁層成
形体においては、光重合反応が起こる。ここで光重合反
応が起こった部位を不溶化部といい、光重合反応が起こ
らない部位を溶化部という。
【0037】現像処理は、絶縁層成形体の溶化部を現像
液で除去するもので、具体的にはトリエタノールアミン
水溶液を現像液として用いてスプレー現像を行う。この
現像処理により、絶縁層成形体に80〜100μm径の
貫通孔を形成することができる。その後、絶縁層成形体
を現像により生じる不要なカスなどを洗浄、乾燥工程に
より完全に除去する。
【0038】次に、貫通孔へ導体ペーストの充填・乾燥
して、第2電極13、17の一部となる導体部材を形成
する。具体的には、上述の工程で形成した貫通孔内に上
述の導電性ペーストを充填し、乾燥する。貫通孔に相当
する部位のみに印刷可能なスクリーンを用いて印刷によ
って導体部材を形成し、その後、80℃で10分乾燥す
る。尚、絶縁層成形体には、必要に応じてその厚み方向
に露光現像によりビアホールを形成し、導体ペーストを
充填し、ビアホール導体を形成しても良い。
【0039】次に、所望により、絶縁層成形体上に上述
の導電性ペーストを塗布し、内部配線パターンを形成す
る。尚、膜厚の厚い内部配線パターンを形成するには、
スリップ材をドクターブレード法によって塗布・乾燥し
て、内部配線パターンの厚みに相当する絶縁層成形体を
作製し、この絶縁層成形体に露光現像により内部配線パ
ターンの形状に貫通孔を形成し、この貫通孔に導電性ペ
ーストを充填することにより作製できる。
【0040】また、コンデンサC内部の絶縁層材料を比
誘電率の高い材料とするためには、上記して作製された
絶縁層成形体の第2電極17の内部となる領域を露光現
像により除去し、この凹部に、比誘電率が高いセラミッ
ク原料と、光硬化可能なモノマーを含むスリップ材を充
填して高誘電率絶縁層成形体を形成し、露光現像によ
り、第2電極13、17が形成される部分の高誘電率絶
縁層成形体を除去して貫通孔を形成し、この貫通孔に上
記したように導電性ペーストを充填することにより形成
できる。
【0041】次に、上記したようにして絶縁層7bとな
る絶縁層成形体を形成し、第1電極11、15と第2電
極13、17となる部分に、貫通孔を形成し、この貫通
孔に導電性ペーストを充填する。
【0042】上記のような工程を繰り返して、絶縁層7
eとなる絶縁層成形体を形成し、この絶縁層成形体に第
1電極11、15となる貫通孔を形成し、この貫通孔に
導電性ペーストを充填し、さらに、絶縁層7eとなる絶
縁層成形体の上面に、導電性ペーストを塗布して、電源
用電極19となる導電部材を形成する。所望により導電
性ペーストを塗布して表層導体を形成する。
【0043】このようにして作製された積層成形体を、
必要に応じて、プレスで形状を整えたり、分割溝を形成
したり、また支持基板を取り外す。次に、脱バインダー
工程と、本焼成工程からなる焼成を行ない、脱バインダ
ー工程において、含まれている有機バインダ、光硬化可
能なモノマを消失し、本焼成工程により焼結する。
【0044】その後、必要に応じて、表面処理として、
厚膜抵抗体膜や絶縁膜の印刷・焼きつけを行ない、メッ
キ処理、さらにICチップを含む電子部品の接合を行う
ことにより、本発明のコンデンサ内蔵基板が作製され
る。
【0045】以上のように構成されたコンデンサ内蔵基
板では、絶縁層7の積層方向に柱状第1電極11と、こ
の柱状第1電極11のまわりに形成された筒状第2電極
13、筒状第1電極15、筒状第2電極17とからコン
デンサCを形成したので、従来のグリーンシートを積層
して基板を作製する方法では不可能な筒状電極を有する
ため、より大きな静電容量が得られる。
【0046】また、従来のグリーンシート間に電極を形
成する場合と比較して、コンデンサの電極を基板の厚み
方向に形成できるため、コンデンサの占める実投影面積
を縮小することができ、また、基板の任意の位置にコン
デンサを形成することができ、その他の基板の部分を有
効利用でき、高密度実装が可能となる。
【0047】さらに、コンデンサCが筒状の電極により
包囲された形状となるため、この筒状の電極がノイズの
シールドとなり、コンデンサで発生するノイズが外部に
漏出することがなく、例えば、隣接して設けられたフィ
ルタに悪影響を与えることがない。
【0048】また、筒状第2電極と筒状第1電極を交互
に形成し、第1電極同士および第2電極同士を接続する
ことにより、さらに大容量を得ることができる。
【0049】また、柱状第1電極11と筒状第2電極1
3との間、筒状第2電極13と筒状第1電極15との
間、筒状第1電極15と筒状第2電極17との間に、そ
れ以外の絶縁層よりも比誘電率の高い絶縁層を形成する
ことにより、さらなる大容量化を図ることができる。
【0050】第1電極11、15同士および第2電極1
3、17同士がそれぞれ電気的に接続されており、絶縁
基体9の同一主面に延設することにより、他の電子部品
との接続が容易となる。
【0051】尚、上記した柱状第1電極11を形成せ
ず、筒状第1電極と筒状第2電極のみでコンデンサCを
作製しても良い。
【0052】
【発明の効果】本発明のコンデンサ内蔵基板は、コンデ
ンサの実投影面積の縮小を図ることができるとともに、
大容量のコンデンサを内蔵でき、さらにコンデンサの基
板の任意の位置への配置が可能となり、さらにまた、コ
ンデンサが筒状の電極により包囲された形状となるた
め、コンデンサから発生するノイズの外部への漏出を防
止することができ、コンデンサを内蔵しかつ高密度な実
装を可能とする高周波モジュール基板を構成することが
できる。
【図面の簡単な説明】
【図1】本発明のコンデンサ内蔵基板を示す斜視図であ
る。
【図2】図1のコンデンサ部分を拡大して示す斜視図で
ある。
【図3】図2の断面図である。
【図4】図3のコンデンサの電極のみを示す平面図であ
る。
【符号の説明】
7・・・絶縁層 9・・・絶縁基体 11・・・柱状第1電極 13、17・・・筒状第2電極 15・・・筒状第1電極 19・・・電源用電極 21・・・グランド用電極 C・・・コンデンサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を複数積層してなる絶縁基体内に、
    前記絶縁層の積層方向に形成された第1電極と、該第1
    電極の外周に同心状に形成された筒状第2電極とを具備
    するコンデンサを形成したことを特徴とするコンデンサ
    内蔵基板。
  2. 【請求項2】第1電極は柱状または筒状であることを特
    徴とする請求項1記載のコンデンサ内蔵基板。
  3. 【請求項3】筒状第2電極の外周に、第1電極と電気的
    に接続される筒状第1電極を同心状に形成してなること
    を特徴とする請求項1または2記載のコンデンサ内蔵基
    板。
  4. 【請求項4】第1電極と筒状第2電極との間、および前
    記筒状第2電極と筒状第1電極との間の絶縁層は、その
    他の絶縁層よりも比誘電率が高いことを特徴とする請求
    項1乃至3のいずれかに記載のコンデンサ内蔵基板。
JP10118211A 1998-04-28 1998-04-28 コンデンサ内蔵基板 Pending JPH11312855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10118211A JPH11312855A (ja) 1998-04-28 1998-04-28 コンデンサ内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10118211A JPH11312855A (ja) 1998-04-28 1998-04-28 コンデンサ内蔵基板

Publications (1)

Publication Number Publication Date
JPH11312855A true JPH11312855A (ja) 1999-11-09

Family

ID=14730967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10118211A Pending JPH11312855A (ja) 1998-04-28 1998-04-28 コンデンサ内蔵基板

Country Status (1)

Country Link
JP (1) JPH11312855A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
JP2001352004A (ja) * 2000-06-09 2001-12-21 Fujitsu Ltd 回路基板及びその製造方法並びに半導体装置
WO2001099163A3 (en) * 2000-06-19 2002-05-16 Koninkl Philips Electronics Nv Multiplayer pillar arry capacitor structure for deep -sub-micron cmos
DE10217567A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
JP2007531326A (ja) * 2004-04-02 2007-11-01 ハリス コーポレイション 導電体充填ビアを用いた内蔵キャパシタ
JP2010027976A (ja) * 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd 積層コンデンサ及びそれを内蔵した半導体パッケージ並びにそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
JP2001352004A (ja) * 2000-06-09 2001-12-21 Fujitsu Ltd 回路基板及びその製造方法並びに半導体装置
JP4545889B2 (ja) * 2000-06-09 2010-09-15 富士通株式会社 回路基板及びその製造方法並びに半導体装置
WO2001099163A3 (en) * 2000-06-19 2002-05-16 Koninkl Philips Electronics Nv Multiplayer pillar arry capacitor structure for deep -sub-micron cmos
DE10217567A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
US7768054B2 (en) 2002-04-19 2010-08-03 Infineon Technologies, Ag Semiconductor component with integrated capacitance structure and method for fabrication thereof
JP2007531326A (ja) * 2004-04-02 2007-11-01 ハリス コーポレイション 導電体充填ビアを用いた内蔵キャパシタ
JP2010027976A (ja) * 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd 積層コンデンサ及びそれを内蔵した半導体パッケージ並びにそれらの製造方法

Similar Documents

Publication Publication Date Title
JPH11312855A (ja) コンデンサ内蔵基板
JPWO2006090827A1 (ja) 電子装置及びその製造方法
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3762095B2 (ja) 多層回路基板
JP4061188B2 (ja) 複合シートの製造方法および積層体の製造方法
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP2001044644A (ja) 多層回路基板およびその製法
JP3550283B2 (ja) 高周波複合回路基板
JP3563577B2 (ja) 電子部品表面実装用基板
JPH11273997A (ja) 電子部品及びその製造方法
JP2005217580A (ja) 高周波モジュール
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JPH06302760A (ja) 半導体装置
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JPH11186733A (ja) 高周波複合回路ブロック
JP3323083B2 (ja) セラミック積層体の製造方法
JP2003078061A (ja) コンデンサ内蔵配線基板
JP3998079B2 (ja) 電子部品及びその製造方法
JPH11329842A (ja) 電子部品及びその製造方法
JP2001185851A (ja) 多層基板の製法
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JPH1174670A (ja) 高周波複合回路ブロック
JP2005159039A (ja) 回路形成用積層体および回路基板
KR100547168B1 (ko) 적층형 발룬 트랜스포머의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040819