KR100547168B1 - 적층형 발룬 트랜스포머의 제조 방법 - Google Patents
적층형 발룬 트랜스포머의 제조 방법 Download PDFInfo
- Publication number
- KR100547168B1 KR100547168B1 KR1020040044047A KR20040044047A KR100547168B1 KR 100547168 B1 KR100547168 B1 KR 100547168B1 KR 1020040044047 A KR1020040044047 A KR 1020040044047A KR 20040044047 A KR20040044047 A KR 20040044047A KR 100547168 B1 KR100547168 B1 KR 100547168B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- green
- stacked
- inductor
- balun transformer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000000206 photolithography Methods 0.000 claims abstract description 11
- 239000000919 ceramic Substances 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract description 4
- 239000007921 spray Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000006072 paste Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 효과가 있다.
또한, 인덕터 패턴이 형성된 그린시트를 캐패시터가 형성된 그린시트들 사이에 개재해서 적층하여 소자를 형성함으로써, 외부로부터 차폐 효율이 우수해 소자의 성능을 우수히 할 수 있는 효과가 있다.
발룬, 트랜스포머, 사진식각, 인덕터, 패턴
Description
도 1은 일반적인 발룬 트랜스포머의 등가회로도
도 2a와 2b는 종래 기술에 따른 발룬 트랜스포머가 적층 기술을 이용하여 적층되는 상태를 도시한 개략적인 사시도
도 3은 본 발명에 따른 적층형 발룬 트랜스포머가 적층되는 상태를 도시한 사시도
도 4는 본 발명에 따른 적층형 발룬 트랜스포머 제조 공정의 플로우챠트
도 5a 내지 5d는 본 발명에 따라 그린시트에 인덕터 코일을 형성하는 공정 단면도
도 6a 내지 6c는 본 발명에 따라 사진 식각공정으로 형성되는 인덕터 패턴의 형상을 도시한 도면
<도면의 주요부분에 대한 부호의 설명>
100,110,120,130,140,150,160,200,320 : 그린시트
111,141 : 하부전극 121,151 : 상부전극
131,132,315,325 : 인덕터 패턴 210 : 전도성 페이스트막
220 : 포토마스크 230 : 스프레이 현상기
350 : 비아홀
본 발명은 적층형 발룬 트랜스포머의 제조 방법에 관한 것으로, 보다 상세하게는 본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 적층형 발룬 트랜스포머의 제조 방법에 관한 것이다.
일반적으로, 발룬 트랜스포머는 단말기 등의 통신기기 송수신단에서 RF(Radio Frequency) 필터와 LNA(Low Noise Amplifier) 또는 Mixer(혼합기)를 연결시킬 때, 각 구성부품간의 임피던스 매칭용으로 사용되는 핵심부품으로 사용되고 있다.
이러한, 발룬 트랜스포머의 기존 제조 방법은 코어에 코일을 권선하여 제조하는 것으로, 크기의 소형화 및 권선 기술에 따른 생산가격의 문제 및 정밀용량 제어의 어려움 등이 문제로 작용하여 소형화 추세에 대응하기 어려웠다.
이에 대한 대응방안으로, 저온동시소성 세라믹 적층공정을 이용하여 소형 적 층형 칩 발룬 트랜스포머를 제조하는 방법이 개발되어 상용화되었다.
이러한 방법은 저온동시소성 세라믹 분말을 얇은 그린시트 상태로 성형하고, 그 상부에 은, 구리 등이 포함된 전도성 페이스트로 회로를 인쇄하여 각 층에 해당하는 회로패턴을 형성한 후, 적층하여 3차원 다층구조를 만들고, 개별 칩 사이즈로 절단한 후, 소성하여 제작하는 것이다.
도 1은 일반적인 발룬 트랜스포머의 등가회로도로서, 발룬 트랜스포머는 2개의 인덕터(L)와 2개의 캐패시터(C)의 조합으로 구성되며, 인덕터와 캐패시터의 역할에 의해 하나의 입력포트로 들어온 신호는 두개의 제 1과 2 출력포트로 균등 분배되고, 양 출력포트에서의 출력 신호 위상차는 180도가 된다.
도 2a와 2b는 종래 기술에 따른 발룬 트랜스포머가 적층 기술을 이용하여 적층되는 상태를 도시한 개략적인 사시도로서, 먼저, 도 2a의 발룬 트랜스포머는 제 1 그린시트(10)와; 상기 제 1 그린시트(10) 상부에 적층되며, 상호 이격된 한 쌍의 하부전극(20a,20b)이 상면에 형성된 제 2 그린시트(20)와; 상기 제 2 그린시트(20) 상부에 적층되며, 제 2 그린시트(20)의 한 쌍의 하부전극(20a,20b)과 대향되는 한 쌍의 상부전극(30a,30b)이 상면에 형성된 제 3 그린시트(30)와; 상기 제 3 그린시트(30) 상부에 순차적으로 적층되며, 각각 인덕터 패턴(40a,50a,60a,70a)이 상면에 형성된 제 4 내지 7 그린시트(40,50,60,70)와; 상기 제 7 그린시트(70) 상부에 적층된 제 8 그린시트(80)로 구성된다.
여기서, 하부전극과 상부전극이 형성된 제 2와 3 그린시트(20,30)는 최종적으로 캐패시터 구조를 형성하게 된다.
그리고, 상기 캐패시터의 상부전극과 인덕터는 그린시트를 관통하며 도전성 페이스트가 충진된 비아홀에 의해 전기적으로 연결된다.
한편, 도 2b의 발룬 트랜스포머는 제 1 그린시트(15)와; 상기 제 1 그린시트(15) 상부에 순차적으로 적층되며, 각각 인덕터 패턴(25a,35a)이 상면에 형성된 제 2와 3 그린시트(25,35)와; 상기 제 3 그린시트(35) 상부에 적층되며, 하부전극(45a)이 상면에 형성된 제 4 그린시트(45)와; 상기 제 4 그린시트(45) 상부에 적층되며, 상기 제 4 그린시트(45)의 하부전극(45a)에 대향되는 상부전극(55a)이 상면에 형성된 제 5 그린시트(55)와; 상기 제 5 그린시트(55) 상부에 순차적으로 적층되며, 각각 인덕터 패턴(65a,75a)이 상면에 형성된 제 6과 7 그린시트(65,75)와; 상기 제 7 그린시트(75) 상부에 적층되며, 하부전극(85a)이 상면에 형성된 제 8 그린시트(85)와; 상기 제 8 그린시트(85) 상부에 적층되며, 상기 제 8 그린시트(85)의 하부전극(85a)에 대향되는 상부전극(95a)이 상면에 형성된 제 9 그린시트(95)와 상기 제 9 그린시트(95) 상부에 적층된 제 10 그린시트(105)로 구성된다.
전술된 도 2a와 2b의 발룬 트랜스포머의 인덕터(L)와 캐패시터(C)는 적층공정을 이용하여 세라믹 내부에 내장되며, 스크린 인쇄를 이용하여 코일 패턴이나 전극 패턴을 형성하여 구현한다.
그러나, 이러한 종래 기술의 발룬 트랜스포머의 제조 공정에서는 후막 인쇄공정을 수행하여 형성된 도선의 해상도가 약 80 ㎛ 정도로 더 작은 선폭을 가지는 도선을 구현하기에 어려움이 있다.
그리고, 작은 선폭을 갖는 도선이 가능하더라도 그 수율이 현저하게 떨어진다.
그러므로, 최근에, 발룬 트랜스포머의 소형화 추세에서 소자의 사이즈를 줄이기 위해서는 인덕터 코일의 선폭을 줄여야 하나, 전술된 종래 기술의 인쇄공정으로는 인덕터 코일의 선폭을 줄이는데 한계가 있으므로, 소자를 소형화시킬 수 없는 문제점이 있었다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 적층형 발룬 트랜스포머의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 인덕터 패턴이 형성된 그린시트를 캐패시터가 형성된 그린시트 사이에 개재해서 적층하여 소자를 형성함으로써, 외부로부터 차폐 효율이 우수해 소자의 성능을 우수히 할 수 있는 적층형 발룬 트랜스포머의 제조 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 복수의 저온동시소성 세라믹 그린시트들 중 일부의 그린시트들에 비아홀들을 펀칭하고, 상기 비아홀들에 전도성 페이스트를 충진하는 제 1 단계와;
상기 제 1 단계에서 비아홀이 형성된 그린시트들 중, 적어도 4개 이상의 그 린시트들에 캐패시터 전극을 형성하는 제 2 단계와;
상기 제 1 단계에서 비아홀이 형성된 그린시트들 중, 적어도 1개 이상의 그린시트들에 한 쌍의 인덕터 패턴을 사진 식각공정을 수행하여 형성하는 제 3 단계와;
상기 제 1 단계 내지 제 3 단계에서 준비된 비아홀들이 형성되지 않은 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 인덕터 패턴이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트와 비아홀들이 형성되지 않은 그린시트가 순차적으로 적층하는 제 4 단계와;
상기 적층된 그린시트들의 측면에 하나의 입력단자와 두 개의 출력단자를 형성하는 제 5 단계로 구성된 적층형 발룬 트랜스포머의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 발룬 트랜스포머가 적층되는 상태를 도시한 사시도로서, 제 1 그린시트(100)와; 상기 제 1 그린시트(100) 상부에 적층되며, 하부전극(111)이 상면에 형성된 제 2 그린시트(110)와; 상기 제 2 그린시트(110) 상부에 적층되며, 상기 제 2 그린시트(110)의 하부전극(111)에 대향되는 상부전극(121)이 상면에 형성된 제 3 그린시트(120)와; 상기 제 3 그린시트(120) 상부에 적층되며, 한 쌍의 인덕터 패턴(131,132)이 상면에 형성된 제 4 그린시트(130)와; 상기 제 4 그린시트(130) 상부에 적층되며, 하부전극(141)이 상면에 형성된 제 5 그린시트(140)와; 상기 제 5 그린시트(140) 상부에 적층되며, 상기 제 5 그린시트(140)의 하부전극(141)에 대향되는 상부전극(151)이 상면에 형성된 제 6 그린시트(150)와; 상기 제 6 그린시트(150) 상부에 적층된 제 7 그린시트(160)로 구성되고, 상기 하나의 인덕터 패턴(131)의 일단은 상기 제 2 그린시트(110)의 하부전극(111)과 전기적으로 연결되고, 타단은 상기 제 5 그린시트(140)의 하부전극(141)과 전기적으로 연결되며, 상기 다른 하나의 인덕터 패턴(132)의 일단은 상기 제 3 그린시트(120)의 상부전극(121)과 전기적으로 연결되고, 타단은 상기 제 6 그린시트(150)의 상부전극(151)과 전기적으로 연결된다.
그리고, 상기 제 2 그린시트(110)의 하부전극(111)과 연결된 하나의 인덕터 패턴에 입력단자가 연결되고, 상기 제 5 그린시트(140)의 하부전극(141)에 제 1 출력단자가 연결되고, 상기 제 3 그린시트(120)의 상부전극(121)에 제 2 출력단자가 연결된다.
여기서, 상기 각각의 인덕터 패턴(131,132)과 상, 하부전극(121,151,111,141)의 전기적인 연결은 상기 그린시트들을 관통하고 전도성 페이스트가 충진된 비아홀로 연결하는 것이 바람직하다.
도 4는 본 발명에 따른 발룬 트랜스포머 제조 공정의 플로우챠트로서, 먼저, 복수의 저온동시소성 세라믹 그린시트들 중 일부의 그린시트들에 비아홀들을 펀칭하고, 상기 비아홀들에 전도성 페이스트를 충진한다.(S10단계)
즉, S10단계는 저온동시소성 세라믹 분말을 테이프 캐스팅하여 그린시트로 만든 후, 공정에 맞는 적정한 사이즈로 자르고 다층구조 형성을 위하여 각 층에 맞게 비아홀을 펀칭하고, 펀칭된 비아홀에 전도성 페이스트를 채워 층간의 전기적 연결이 가능하도록 만드는 것이다.
그 후, 상기 S10단계에서 비아홀이 형성된 그린시트들 중, 적어도 4개 이상의 그린시트들에 캐패시터 전극을 형성한다.(S20단계)
여기서, 상기 캐패시터 전극은 스크린 인쇄로 형성하는 것이 바람직하다.
상기 S20단계에서는 평판형의 캐패시터를 구현하기 위하여 해당 그린시트에 캐패시터 전극을 형성하는 것이고, 이 캐패시터 전극은 캐패시터의 상부 및 하부전극이고, 그린시트는 캐패시터의 유전체이다.
여기서, 원하는 캐패시턴스 용량에 맞추어 전극의 면적이나 적층 수는 조절 가능하다.
그 다음, 상기 S10단계에서 비아홀이 형성된 그린시트들 중, 적어도 1개 이상의 그린시트들에 한 쌍의 인덕터 패턴을 형성한다.(S30단계)
상기 인덕터 패턴은 노광과 현상공정으로 이루어진 사진 식각공정을 수행하여 형성하는 것이 바람직하다.
연이어, 상기 S10단계 내지 S30단계에서 준비된 그린시트들을 적층한다.(S40단계)
여기서, 상기 S40단계는 상기 비아홀들이 형성되지 않은 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 인덕터 패턴이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트와 비아홀들이 형성되지 않은 그린시트를 순차적으로 적층하는 것이다.
여기서, 미세한 인덕터 패턴을 갖는 그린시트는 캐패시터가 형성된 그린시트 사이에 개재해서 주위로부터 차폐되도록 적층하는 것이, 외부로부터 인덕터 패턴을 보호할 수 있고 소자의 성능을 우수히 할 수 있다.
마지막으로, 상기 적층된 그린시트들의 측면에 하나의 입력단자와 두 개의 출력단자를 형성한다.(S50단계)
여기서, 입력단자와 출력단자는 전도성 페이스트로 형성할 수 있으며, 이 경우, 전도성 페이스트를 적층된 그린시트의 측면에 도포하고, 소성로를 이용하여 850-900℃의 온도에서 소성한다.
도 5a 내지 5d는 본 발명에 따라 그린시트에 인덕터 코일을 형성하는 공정 단면도로서, 먼저, 도 5a와 같이, 그린시트(200) 상부에 감광성이 있는 전도성 페이스트막(210)을 형성한다.
여기서, 상기 그린시트(200) 상부에 감광성이 있는 전도성 페이스트를 도포하고 건조하면, 상기 그린시트(200) 상부에 전도성 페이스트막(210)이 형성된다.
즉, 후막 리소그라피 공정을 적층공정에 적용하기 위하여 일반 그린시트용 후막 전도성 페이스트가 아닌 감광성이 있는 후막 전도성 페이스트를 특별한 패턴이 없는 블랭크 스크린을 이용하여 해당 그린시트에 인쇄하고, 건조하여 감광성이 있는 전도성 페이스트막을 형성하는 것이다.
여기서, 전도성 페이스트로는 그린시트와 동시소성이 가능한 은, 금, 구리 등이 사용가능하며, 공정의 편이함이나 재료비용 등을 감안하여 감광성 은 페이스 트를 사용하는 것이 바람직하다.
그리고, 인쇄 후, 80℃ 오븐에서 10여분 건조시킨다.
그 다음, 상기 감광성이 있는 전도성 페이스트막(210)을 노광한다.(도 5b)
여기서, 상기 감광성이 있는 전도성 페이스트막(210)의 노광은 상기 감광성이 있는 전도성 페이스트막(210) 상부에 포토마스크(220)를 위치시키고, 자외선을 조사하여 노광시킨다.
그 후, 노광된 상기 감광성이 있는 전도성 페이스트막(210)을 현상한다.(도 5c)
이 때, 도 5c에 도시된 바와 같이, 상기 감광성이 있는 전도성 페이스트막(210) 상부에 스프레이 현상기(230)를 위치시키고, 상기 스프레이 현상기(230)로 현상액을 상기 감광성이 있는 전도성 페이스트막(210)에 뿌려주면 현상된다.
즉, 노광을 마친 후 현상기를 이용하여 마스크의 작용에 의해 자외선을 받지 못해 경화되지 않은 페이스트 영역을 제거하는 것이다.
여기서, 스프레이형 현상기를 이용하여 현상액을 뿌리면, 현상액과 감광성 페이스트 내 바인더 폴리머의 작용에 의해 경화되지 않은 영역은 쓸려나가고 경화된 영역만 남아 인덕터 패턴이 형성된다.
이렇게, 사진 식각공정에 의한, 현상 후 인덕터 패턴의 해상도는 10㎛까지도 달성이 가능한데, 이는 일반 스크린 인쇄공정으로는 달성되지 않는 해상도이다.
여기서, 인덕터 패턴의 선폭은 10 ~ 80㎛가 바람직하며, 20 ~ 50㎛가 가장 바람직하다.
마지막으로, 상기 현상된 전도성 페이스트막(211)을 증류수로 세척하고, 오븐에서 건조하여 수분을 제거한다.(도 5d)
도 6a 내지 6c는 본 발명에 따라 사진 식각공정으로 형성되는 인덕터 패턴의 형상을 도시한 도면으로서, 그린시트에 인덕터 패턴은 나선(Spiral)형(도 6a), 미앤더(Meander)형(도 6b)과 적층 코일형(도 6c) 중 선택된 어느 하나로 형성한다.
여기서, 상기 적층 코일형은 도 6c의 단면도와 같이, 하나의 그린시트(310)에 형성된 인덕터 패턴(315)과 적어도 하나 이상의 그린시트(320)에 형성된 인덕터 패턴(325)을 도전성 페이스트가 충진된 비아홀(350)로 전기적 연결하여 구성된 것이다.
전술된 바와 같이, 본 발명은 사진 식각공정을 수행하여 그린시트 상부에 인덕터 코일 패턴을 형성함으로써, 도 5d에 도시된 인덕터 코일 선폭(d)을 50㎛이하 줄일 수 있어, 발룬 트랜스포머 칩을 소형화시킬 수 있게 된다.
즉, 본 발명의 적층형 발룬 트랜스포머는 기존 적층구조에 비해 인덕터가 차지하고 있는 면적 또는 체적을 절반이상으로 줄일 수 있으므로, 전체 칩의 소형화를 진척시킬 수 있는 것이다.
이상 상술한 바와 같이, 본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 효과가 있다.
또한, 인덕터 패턴이 형성된 그린시트를 캐패시터가 형성된 그린시트 사이에 개재해서 적층하여 소자를 형성함으로써, 외부로부터 차폐 효율이 우수해 소자의 성능을 우수히 할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (8)
- 복수의 저온동시소성 세라믹 그린시트들 중 일부의 그린시트들에 비아홀들을 펀칭하고, 상기 비아홀들에 전도성 페이스트를 충진하는 제 1 단계와;상기 제 1 단계에서 비아홀이 형성된 그린시트들 중, 적어도 4개 이상의 그린시트들에 캐패시터 전극을 형성하는 제 2 단계와;상기 제 1 단계에서 비아홀이 형성된 그린시트들 중, 적어도 1개 이상의 그린시트들에 한 쌍의 인덕터 패턴을 사진 식각공정을 수행하여 형성하는 제 3 단계와;상기 제 1 단계 내지 제 3 단계에서 준비된 비아홀들이 형성되지 않은 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 인덕터 패턴이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트, 캐패시터 전극이 형성된 그린시트와 비아홀들이 형성되지 않은 그린시트가 순차적으로 적층하는 제 4 단계와;상기 적층된 그린시트들의 측면에 하나의 입력단자와 두 개의 출력단자를 형성하는 제 5 단계로 구성된 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항에 있어서,제 2 단계에서, 상기 캐패시터 전극은 스크린 인쇄로 형성하는 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항에 있어서,제 3 단계의 인덕터 패턴은,그린시트 상부에 감광성 전도성 페이스트막을 형성하는 단계와;상기 감광성 전도성 페이스트막을 노광하는 단계와;상기 노광된 상기 감광성 전도성 페이스트막을 현상하는 단계와;상기 현상된 감광성 전도성 페이스트막을 세척하고, 건조하는 단계를 수행하여 그린시트에 형성하는 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 인덕터 패턴의 선폭은 10 ~ 80㎛인 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 인덕터 패턴은,나선(Spiral)형, 미앤더(Meander)형과 적층 코일형 중 선택된 어느 하나인 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항에 있어서,제 5 단계의 입력단자와 출력단자는,전도성 페이스트를 적층된 그린시트의 측면에 도포하고, 소성하여 형성하는 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 1 항에 있어서,제 4 단계에서 적층된 구조물은,제 1 그린시트와;상기 제 1 그린시트 상부에 적층되며, 하부전극이 상면에 형성된 제 2 그린시트와;상기 제 2 그린시트 상부에 적층되며, 상기 제 2 그린시트의 하부전극에 대향되는 상부전극이 상면에 형성된 제 3 그린시트와;상기 제 3 그린시트 상부에 적층되며, 한 쌍의 인덕터 패턴이 상면에 형성된 제 4 그린시트와;상기 제 4 그린시트 상부에 적층되며, 하부전극이 상면에 형성된 제 5 그린시트와;상기 제 5 그린시트 상부에 적층되며, 상기 제 5 그린시트의 하부전극에 대향되는 상부전극이 상면에 형성된 제 6 그린시트와;상기 제 6 그린시트 상부에 적층된 제 7 그린시트로 구성되고,상기 하나의 인덕터 패턴의 일단은 상기 제 2 그린시트의 하부전극과 전기적으로 연결되고, 타단은 상기 제 5 그린시트의 하부전극과 전기적으로 연결되며,상기 다른 하나의 인덕터 패턴의 일단은 상기 제 3 그린시트의 상부전극과 전기적으로 연결되고, 타단은 상기 제 6 그린시트의 상부전극과 전기적으로 연결되는 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
- 제 7 항에 있어서,상기 제 5 단계에서,상기 입력단자는 상기 제 2 그린시트의 하부전극과 연결된 하나의 인덕터 패턴에 연결되고,상기 하나의 출력단자는 상기 제 5 그린시트의 하부전극에 연결되고,상기 다른 하나의 출력단자는 상기 제 3 그린시트의 상부전극에 연결되는 것을 특징으로 하는 적층형 발룬 트랜스포머의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044047A KR100547168B1 (ko) | 2004-06-15 | 2004-06-15 | 적층형 발룬 트랜스포머의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044047A KR100547168B1 (ko) | 2004-06-15 | 2004-06-15 | 적층형 발룬 트랜스포머의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050118901A KR20050118901A (ko) | 2005-12-20 |
| KR100547168B1 true KR100547168B1 (ko) | 2006-01-31 |
Family
ID=37291797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040044047A KR100547168B1 (ko) | 2004-06-15 | 2004-06-15 | 적층형 발룬 트랜스포머의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100547168B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698089B1 (ko) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 커패시터를 갖는 반도체 소자 및 이의 제조방법 |
-
2004
- 2004-06-15 KR KR1020040044047A patent/KR100547168B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050118901A (ko) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4404088B2 (ja) | コイル部品 | |
| JP4028884B1 (ja) | コイル部品 | |
| US6727571B2 (en) | Inductor and method for adjusting the inductance thereof | |
| TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
| JP2007053254A (ja) | 電子部品及びその製造方法 | |
| US6646608B2 (en) | Center electrode assembly, nonreciprocal circuit device, communication device, and method of producing the center electrode assembly | |
| KR100547168B1 (ko) | 적층형 발룬 트랜스포머의 제조 방법 | |
| KR100607568B1 (ko) | 이종 유전체를 이용한 다층기판 제조방법 | |
| JP4935828B2 (ja) | チップ素子およびその製造方法 | |
| JP2017191931A (ja) | インダクターの製造方法及びインダクター | |
| JP2003007559A (ja) | 積層電子部品の製造方法および積層電子部品 | |
| JPH11312855A (ja) | コンデンサ内蔵基板 | |
| JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JP2000232019A (ja) | インダクタ、およびインダクタの製造方法 | |
| KR100476027B1 (ko) | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 | |
| KR100481197B1 (ko) | 내장형 세라믹 인덕터의 제조방법 | |
| KR101051590B1 (ko) | 세라믹 기판 및 그 제조방법 | |
| JP2007067427A (ja) | 電子部品の構成に用いられるシート | |
| JP2001230142A (ja) | 積層インダクタの製造方法 | |
| JPH0945570A (ja) | 電子部品およびその製造方法 | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JP4183391B2 (ja) | 積層型複合デバイス | |
| JP2002198244A (ja) | コモンモードチョークコイルの製造方法 | |
| JP2002185212A (ja) | 積層型共振器デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |