JPH11243281A - 高周波回路基板 - Google Patents

高周波回路基板

Info

Publication number
JPH11243281A
JPH11243281A JP10043980A JP4398098A JPH11243281A JP H11243281 A JPH11243281 A JP H11243281A JP 10043980 A JP10043980 A JP 10043980A JP 4398098 A JP4398098 A JP 4398098A JP H11243281 A JPH11243281 A JP H11243281A
Authority
JP
Japan
Prior art keywords
electrode
strip line
plate
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10043980A
Other languages
English (en)
Other versions
JP3591805B2 (ja
Inventor
Hirofumi Toda
浩文 戸田
Shinji Isoyama
伸治 磯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP04398098A priority Critical patent/JP3591805B2/ja
Publication of JPH11243281A publication Critical patent/JPH11243281A/ja
Application granted granted Critical
Publication of JP3591805B2 publication Critical patent/JP3591805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

(57)【要約】 【課題】ストリップラインとアース電極とを接続する導
体の高周波信号の伝送性を向上して、回路Qを向上でき
る高周波回路基板を提供する。 【解決手段】絶縁層10a〜10hを複数積層してなる
絶縁基体1内に、平行に設けられた一対のアース電極1
7aと、該一対のアース電極17a間に設けられたスト
リップライン17bと、一対のアース電極17aとスト
リップライン17bとを接続する板状電極17cとから
なるストリップライン型共振器を形成したものである。
ここで、板状電極17cの幅はストリップライン17b
の幅と同一であることが望ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波回路基板に関
し、例えば電圧制御発振器(VCO)、ミキサ部、フィ
ルター素子、発振子、コイル、コンデンサ等の回路機能
が内部に複数形成された高周波回路基板に関するもので
ある。
【0002】
【従来技術】近年、電子機器は小型軽量化が進んでお
り、それに用いられる回路基板もその動向に呼応する形
で、小型軽量化、薄型化、表面実装化、複合化が押し進
められている。特に携帯通信等の高周波を利用した通信
機器においては、セラミックスの優れた誘電特性等と多
層化技術からセラミック回路基板が従来より多用されて
おり、近年では、高機能化が進められている。
【0003】従来、高周波回路基板内に1/4波長スト
リップライン型共振器を形成したものが知られている。
このような高周波回路基板では、例えば、絶縁層を複数
積層してなる絶縁基体内に一対のアース電極を平行に設
け、該一対のアース電極間にストリップラインを設け、
一対のアース電極とストリップラインとを絶縁層の積層
方向に形成されたビアホール導体により接続し、1/4
波長ストリップライン型共振器を形成していた。図7に
は、一対のアース電極(図示せず)とストリップライン
2とを、円柱状のビアホール導体3で接続した状態を示
した。
【0004】このような共振器では、ストリップライン
2に入射した高周波信号がビアホール導体3を介してア
ース電極に伝送され、再度ビアホール導体を介してスト
リップライン2に入射され、このストリップライン2か
ら外部に伝送される。
【0005】上記のような共振器を有する高周波回路基
板は、従来、セラミックやガラスセラミックなどの原料
を含有するグリーンシートを作製して、このグリーンシ
ートにビアホールとなる位置にNCパンチや金型などで
ビアホール用貫通孔を形成し、次に内部配線パターンに
応じて導電性ペーストを印刷すると共に、ビアホールに
導電性ペーストを充填し、次にこれらグリーンシートを
複数積層して、この積層成形体と導電性ペーストを一括
して同時に焼成する、いわゆるグリーンシート積層方式
によって形成されていた。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
ような高周波回路基板では、ストリップライン2とアー
ス電極を、絶縁層の積層方向に形成されたビアホール導
体3により接続していたため、ビアホール導体3の抵抗
が高く、回路Qが悪化するという問題が生じていた。
【0007】即ち、高周波信号は、主に円柱状のビアホ
ール導体3の表皮を伝送し、また、一般に、ビアホール
導体3はストリップライン2の幅よりも十分小さい直径
を有するものしか製造できなかったため、ストリップラ
イン2を伝送してきた高周波信号はアース電極に十分に
伝送されずに、ビアホール導体3に入射する段階で損失
を生じ、一方、アース電極に伝送された高周波信号がス
トリップライン2に伝送される際に、ビアホール導体3
に入射する段階で損失を生じ、回路Qが低下するという
問題が生じていた。
【0008】本発明はこのような問題を解決するために
なされたものであり、その目的は、ストリップラインと
アース電極とを接続する導体の高周波信号の伝送性を向
上して、回路Qを向上できる高周波回路基板を提供する
ことにある。
【0009】
【課題を解決するための手段】本発明の高周波回路基板
は、絶縁層を複数積層してなる絶縁基体内に、平行に設
けられた一対のアース電極と、該一対のアース電極間に
設けられたストリップラインと、前記一対のアース電極
と前記ストリップラインとを接続する板状電極とから構
成された1/4波長ストリップライン型共振器を形成し
たものである。
【0010】ここで、板状電極の幅はストリップライン
の幅と同一であることが望ましい。
【0011】
【作用】本発明の高周波回路基板は、一対のアース電極
とストリップラインとを板状電極により接続したので、
ストリップラインを伝送してきた高周波信号は、板状電
極を介してアース電極に十分に伝送され、また、アース
電極に伝送された高周波信号は、板状電極を介してスト
リップラインに十分に伝送され、板状電極で生じる損失
を最小限に抑制できる。
【0012】また、板状電極の幅をストリップラインの
幅と同一とすることにより、高周波信号の板状電極への
伝送性をさらに向上でき、板状電極で生じる損失を最小
限に抑制できる。
【0013】
【発明の実施の形態】図1および図2は本発明の高周波
回路基板を示すもので、この高周波回路基板内には、図
2に示すように、ストリップラインとアース電極を板状
電極で接続した1/4波長ストリップライン型共振器部
Xとミキサ部Yの2つの回路機能を有するブロックが複
合化されている。図において、符号1は絶縁基体を示し
ている。この絶縁基体1は誘電体としての機能を有する
ものである。
【0014】絶縁基体1には、図1に示すように、入出
力端子、電源端子、グランド端子等の端面電極2が形成
されている。この端面電極2はリード端子として形成し
ても良い。この絶縁基体1の表面には表面電極3が形成
されており、この表面電極3には厚膜抵抗体4、抵抗
器、コンデンサ等のチップ部品6が接続されている。さ
らに、絶縁基体1にはキャビティ部が形成され、このキ
ャビティ部には半導体ベアチップ7が配置され、この半
導体ベアチップ7はワイヤWを介して表面電極3に接続
されている。
【0015】絶縁基体1は、図2に示したように、絶縁
層10a〜10hを複数積層して構成され、また、内部
配線11やビアホール導体13、半導体ベアチップ7等
により2つの回路機能X、Yが形成されている。
【0016】回路機能Xは1/4波長ストリップライン
型共振器であり、この1/4波長ストリップライン型共
振器は、絶縁層10hと10g間、および絶縁層10b
と10a間にアース電極17aが形成され、これらの一
対のアース電極17a間である絶縁層10eと10d間
にストリップライン17bが形成され、ストリップライ
ン17bと上下のアース電極17aが板状電極17cに
より接続されて構成されている。1/4波長ストリップ
ライン型共振器の電極構造を図3に示し、板状電極17
c近傍を拡大したものを図4に示す。
【0017】板状電極17cは、図3に示すように、ス
トリップライン17bの一端と、上下のアース電極17
aの一端を接続している。また、上側のアース電極17
aには挿通孔18が形成されており、この挿通孔18を
板状入出力電極19が挿通し、ストリップライン17b
に接続されている。板状入出力電極19は、高周波信号
をストリップライン17bに入出力するためのものであ
る。
【0018】板状電極17cの幅は高周波信号の伝送性
の点から大きい方が望ましいが、ストリップライン17
bの幅と同一幅が最も望ましい。また、板状電極17c
の厚みは、抵抗を低くするという点から厚い方が望まし
い。さらに、板状電極17cの幅は、高周波信号の伝送
性の点から、ストリップライン17bと接続される部分
はストリップライン17bの幅と同一幅であり、アース
電極17aに向けて次第に幅広になることが望ましい。
特に、アース電極17aと接続される部分はアース電極
17aの幅と同一幅であることが望ましい。
【0019】絶縁層10a〜10hはガラスセラミック
スまたはセラミックスからなるものである。絶縁層10
a〜10hの厚みは40〜150μmとされている。こ
のような複数の絶縁層10a〜10h間に形成されてい
る内部配線11は、金系、銀系、銅系の金属材料からな
るものである。
【0020】また、絶縁層10a〜10h間の内部配線
11は、絶縁層10a〜10hの厚み方向に形成された
ビアホール導体13によって接続されているものもあれ
ば、容量結合等で分布定数的に接続されるものもある。
このビアホール導体13も内部配線11と同様に金系、
銀系、銅系の金属材料からなるものである。また、アー
ス電極17a、ストリップライン17b、板状電極17
cも、金系、銀系、銅系の金属材料からなるものであ
る。
【0021】以上のように構成された高周波回路基板で
は、一対のアース電極17aとストリップライン17b
とを板状電極17cにより接続したので、ストリップラ
イン17bを伝送してきた高周波信号が、図4に示すよ
うに、板状電極17cで大きな損失を生じることなく、
アース電極17aに十分に伝送され、また、アース電極
17aに伝送された高周波信号はストリップライン17
bに十分に伝送され、板状電極17cで生じる損失を最
小限に抑制でき、回路Qの高い1/4波長ストリップラ
イン型共振器を内蔵することができる。
【0022】尚、図2では、絶縁層10hと10g間、
および絶縁層10bと10a間にアース電極17aを形
成し、絶縁層10eと10d間にストリップライン17
bを形成した例について説明したが、本発明では、絶縁
層の積層方向にアース電極およびストリップラインを形
成しても良いことは勿論である。この場合でも、板状電
極17cは絶縁層の積層方向に形成されることになる。
【0023】次に、本発明の高周波回路基板の製造方法
について説明する。先ず、絶縁層10a〜10hとなる
スリップ材を作製する。スリップ材は、例えば、セラミ
ック原料粉末と、光硬化可能なモノマー、例えばポリオ
キシエチル化トリメチロールプロパントリアクリレート
と、有機バインダ、例えばアルキルメタクリレートと、
可塑剤とを、有機溶剤、例えばエチルカルビトールアセ
テートに混合し、ボールミルで約48時間混練して作製
される。
【0024】セラミック原料粉末としては、金属元素と
して少なくともMg、Ti、Caを含有する複合酸化物
であって、その金属元素酸化物による組成式を(1−
x)MgTiO3 −xCaTiO3 (但し、式中xは重
量比を表し、0.01≦x≦0.15)で表される主成
分100重量部に対して、硼素をB2 3 換算で3〜3
0重量部、アルカリ金属をアルカリ金属炭酸塩換算で1
〜25重量部含有するものが用いられる。
【0025】尚、上述の実施例では溶剤系スリップ材を
作製しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材を作製しても構わない。
【0026】また、ビアホール導体13、内部配線11
およびストリップライン型共振器の電極17となる導電
性ペーストを作製する。導電性ペーストは、低融点で且
つ低抵抗の金属材料である例えば銀粉末と、硼珪酸系低
融点ガラス、例えばB2 3−SiO2 −BaOガラ
ス、CaO−B2 3 −SiO2 ガラス、CaO−Al
2 3 −B2 3 −SiO2 ガラスと、有機バインダ、
例えばエチルセルロースとを、有機溶剤、例えば2,
2,4−トリメチル−1,3−ペンタジオ−ルモノイソ
ブチレ−トに混合し、3本ローラーにより均質混練して
作製される。
【0027】次に、図5(a)に示すように、まず、絶
縁層用スリップ材を、支持基板33上に、上述のスリッ
プをドクターブレード法によって塗布し、乾燥して、絶
縁層10hとなる絶縁層成形体35hを形成する。支持
基板33としてマイラーフイルムを用い、この支持基板
33は焼成工程前に取り外される。薄層化・乾燥された
絶縁層成形体35hの厚みは40μmである。この絶縁
層成形体35hについて、後述する露光処理を施し、硬
化させる。
【0028】この絶縁層成形体35hにはビアホール導
体等が形成されないため、直ちに、図2中の内部配線1
1となる内部配線パターン、およびアース電極17aと
なるアース電極パターンの印刷・乾燥を行う。具体的に
は、図5(b)に示すように上述の導電性ペーストを所
定パターンに形成可能なスクリーン(図示せず)を介し
て、印刷・乾燥することにより、内部配線パターン36
a、アース電極パターン37aが形成される。
【0029】次に、図5(c)に示すように、絶縁層1
0gとなる絶縁層成形体35gを、絶縁層成形体35h
上の内部配線パターン36a、アース電極パターン37
aを全て被覆するように絶縁層成形体35hと同様に塗
布・乾燥により形成する。
【0030】この後、絶縁層成形体35gに板状電極1
7cを形成するための板状電極用貫通溝を形成する。板
状電極用貫通溝は、露光処理、現像処理、洗浄・乾燥処
理により形成される。
【0031】露光処理は、具体的には、絶縁層成形体3
5g上に板状電極17cが形成される領域が遮光される
ようなフォトターゲットを載置して、超高圧水銀灯(1
0mW/cm2 )を光源として用いて露光を行なう。
【0032】露光処理は、例えば、フォトターゲットを
絶縁基板上に近接または載置して、板状電極用貫通溝以
外の領域に、低圧、高圧、超高圧の水銀灯系の露光光を
照射する。これにより、板状電極用貫通溝以外の領域で
は、光硬化可能なモノマーが光重合反応を起こす。従っ
て、板状電極用貫通溝部分のみが現像処理によって除去
可能な溶化部となる。
【0033】尚、実際には、フォトターゲットを絶縁層
成形体に接触させて露光した方が露光精度は向上する。
また、最適露光時間は絶縁層成形体の厚み、板状電極用
貫通溝の幅などで決まる。露光装置は所謂写真製版技術
に用いられる一般的なものでよい。これにより、板状電
極用貫通溝が形成される領域の絶縁層成形体35gにお
いては、光硬化可能なモノマの光重合反応がおこらず、
板状電極用貫通溝が形成される領域以外の絶縁層成形体
35gにおいては、光重合反応が起こる。ここで光重合
反応が起こった部位を不溶化部といい、光重合反応が起
こらない部位を溶化部という。尚、40μm程度の絶縁
層成形体35gは、超高圧水銀灯(10mW/cm2
を5〜10秒程度照射すれば露光を行うことができる。
【0034】現像処理は、フォトターゲットを除去した
後、絶縁層成形体35gの溶化部をスプレー現像法やパ
ドル現像法によって、現像液で除去するもので、具体的
には1,1,1−トリクロロエタンを用いてスプレー法
で現像を行う。その後、必要に応じて洗浄及び乾燥を行
ない、図5(d)に示すように、板状電極用貫通溝37
cを形成する。
【0035】次に、板状電極となる導体部材47を、絶
縁層成形体35gに形成された板状電極用貫通溝37c
に導電性ペーストを充填し、乾燥することにより形成す
る。
【0036】充填方法は、例えばスクリーン印刷方法で
行なう。
【0037】そして、上記のような工程を繰り返して、
図6に示すような8層の絶縁層成形体35a〜35hを
有する積層成形体41を形成する。
【0038】この後、表面電極3となる導体膜39を最
上層の絶縁層成形体35aの表面に形成する。これは、
配線パターン36、36a、ビアホール導体13および
ストリップライン17bとアース電極17a、板状電極
17cとなるアース電極パターン37a、導体部材47
の一括焼成時に、表面電極3となる導体膜39をも一括
的に焼成しようとするものである。
【0039】次に、必要に応じて、積層成形体41の形
状をプレスで整えたり、分割溝を形成したり、また、支
持基板33を取り外す。
【0040】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体35a
〜35h及び内部配線パターン36、36a、アース電
極パターン37a、導体部材47に含まれている有機バ
インダ、光硬化可能なモノマを消失する過程であり、本
焼成工程は、ピーク温度850〜1050℃、例えば、
ピーク温度900℃で焼成する。
【0041】これにより、図2に示したように、8層の
絶縁層10a〜10hからなる高周波回路基板を作製で
きる。
【0042】その後、表面処理として、さらに、厚膜抵
抗体4や厚膜保護膜の印刷・焼きつけ、メッキ処理、さ
らに半導体ベアチップ7やチップ部品6の接合を行う。
【0043】尚、表面電極3は、絶縁層10a〜10h
の焼成された積層体の表面に、印刷・乾燥し、所定雰囲
気で焼きつけを行っても構わない。例えば、内部配線1
1にAg系導体を用い、表面電極3としてCu系導体を
用いる場合、絶縁層成形体35a〜35hと内部配線1
1の配線パターンからなる積層成形体を、酸化性雰囲気
又は中性雰囲気で焼成し、焼成された積層体の表面に、
Cu系導体の印刷・乾燥を行い、中性雰囲気又は還元性
雰囲気において780℃(AgとCuの共晶点)以下の
温度で焼成する。
【0044】また、支持基板33がアルミナセラミック
基板を用いた場合には、焼成前に取り外すことなく、多
層セラミック回路基板の下部層としてそのまま残存させ
ても構わない。この場合、支持基板33であるアルミナ
セラミック基板にビアホール導体や内部配線パターンを
予め形成しても良い。
【0045】このような方法によれば、光硬化可能なモ
ノマーを含有するスリップ材で絶縁層成形体を作製し、
露光・現像処理を施し、積層していくため、アース電極
17aとストリップライン17bを接続する板状電極1
7cの層間での不連続が起こりにくく、回路Qの悪化が
起こりにくい高周波回路基板を得ることができる。
【0046】また、板状電極用貫通溝37cが、フォト
ターゲットを用いて、露光・現像処理によって作製され
るために任意の幅や断面積の板状電極17cを形成する
ことができ、板状電極17cの抵抗を小さくでき、回路
Qを高くできる。即ち、従来、いわゆるグリーンシート
積層法により作製していたため、グリーンシートの積層
工程においてビアホールにズレが生じ、絶縁層間でビア
ホール導体の不連続が起こり易く、ビアホール導体の抵
抗が高くなり、回路Qが悪化しやすかったが、上記のよ
うな方法を採用することにより、板状電極17cの層間
での連続性を向上して、回路Qを向上できる。
【0047】また、従来のグリーンシート積層法では、
大断面のビアーホールを作製できなかったため、ビアホ
ール導体としても大断面が得られなかったが、上記方法
によれば、板状電極17cの幅、厚みを任意に容易に大
きくすることができる。
【0048】さらに、絶縁層となるスリップ材の塗布に
より絶縁層成形体が形成されるため、絶縁層成形体の表
面が、内部配線の配線パターンの積層状態にかかわら
ず、常に平面状態が維持でき、絶縁層成形体上に配線パ
ターンを形成するにあたって、非常に精度が高くなる。
【0049】
【実施例】上記方法にて、図3に示すような1/4波長
ストリップライン型共振器を作製した。ここで、アース
電極の幅を3.5mm、長さを16.5mm、ストリッ
プラインの幅を0.5mm、長さを15.5mm、アー
ス電極とストリップラインの間隔を0.5mm、絶縁層
に用いる誘電体の比誘電率を19、測定周波数1GHz
におけるQ値を8000とし、アース電極とストリップ
ラインを接続する板状電極の幅を0.5mm、厚みを
0.02mm(断面積0.01mm2 )とした。
【0050】比較例として、アース電極とストリップラ
インを直径0.16mmのビアホール導体(断面積0.
02mm2 )により接続した共振器も作製した。電極材
料としてはAgを用いた。
【0051】作製した共振器のQ値を測定したところ、
板状電極を用いた本発明の共振器では135、比較例で
は110であった。
【0052】尚、上記条件にて、電磁場シミュレーショ
ンによりQ値を求めたところ、板状電極を用いた場合に
は145であり、ビアホール導体を用いた場合には13
0であった。これより、電磁場シミュレーションからも
板状電極を用いた方がQ値を向上できることが判る。
【0053】また、実際作製したビアホール導体を用い
た共振器のQ値は、理論的なQ値よりも大きく低下して
いるが、これはビアホール導体の層間の不連続によりQ
値が悪化していると考えられる。一方、板状電極の場合
には実際作製した共振器のQ値と理論的なQ値はあまり
差がなく、層間の連続性が良好であることが判る。
【0054】さらに、ビアホール導体の断面積の方が板
状電極の断面積よりも大きいにもかかわらずQ値が低い
ことより、Q値を向上するには板状電極の幅を大きくす
ることが効果的であることが判る。
【0055】
【発明の効果】本発明の高周波回路基板によれば、スト
リップラインとアース電極の接続に板状電極を使用する
ことにより、ストリップラインを伝送してきた高周波信
号はアース電極に十分に伝送され、また、アース電極に
伝送された高周波信号はストリップラインに十分に伝送
され、板状電極で生じる損失を最小限に抑制でき、高い
回路Qを得ることができる。
【図面の簡単な説明】
【図1】本発明に係る高周波回路基板の斜視図である。
【図2】図1のA−A線における断面図である。
【図3】図2の1/4波長ストリップライン型共振器の
電極構造を示す斜視図である。
【図4】図3の板状電極近傍を拡大して示す斜視図であ
る。
【図5】本発明の高周波回路基板の製造方法を説明する
ための工程図である。
【図6】本発明の高周波回路基板の製造方法により得ら
れた積層成形体を示す断面図である。
【図7】ストリップラインとアース電極との接続をビア
ホール導体で接続した状態を示す斜視図である。
【符号の説明】
1・・・絶縁基体 10a〜10h・・・絶縁層 17a・・・アース電極 17b・・・ストリップライン 17c・・・板状電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を複数積層してなる絶縁基体内に、
    平行に設けられた一対のアース電極と、該一対のアース
    電極間に設けられたストリップラインと、前記一対のア
    ース電極と前記ストリップラインとを接続する板状電極
    とからなるストリップライン型共振器を形成したことを
    特徴とする高周波回路基板。
  2. 【請求項2】板状電極の幅はストリップラインの幅と同
    一であることを特徴とする請求項1記載の高周波回路基
    板。
JP04398098A 1998-02-25 1998-02-25 高周波回路基板 Expired - Fee Related JP3591805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04398098A JP3591805B2 (ja) 1998-02-25 1998-02-25 高周波回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04398098A JP3591805B2 (ja) 1998-02-25 1998-02-25 高周波回路基板

Publications (2)

Publication Number Publication Date
JPH11243281A true JPH11243281A (ja) 1999-09-07
JP3591805B2 JP3591805B2 (ja) 2004-11-24

Family

ID=12678877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04398098A Expired - Fee Related JP3591805B2 (ja) 1998-02-25 1998-02-25 高周波回路基板

Country Status (1)

Country Link
JP (1) JP3591805B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045847A (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045847A (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体
WO2017033434A1 (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体
CN107926112A (zh) * 2015-08-26 2018-04-17 日本电气太空技术株式会社 电路结构
CN107926112B (zh) * 2015-08-26 2021-03-05 日本电气太空技术株式会社 电路结构
US11018404B2 (en) 2015-08-26 2021-05-25 Nec Space Technologies, Ltd. Circuit body structure, where planar conductors on different layers of a multilayer board are connected by an interlayers connection

Also Published As

Publication number Publication date
JP3591805B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
JP2002015939A (ja) 積層型電子部品およびその製法
JP2003101225A (ja) セラミック基板及び分割回路基板
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3591805B2 (ja) 高周波回路基板
JP2000277916A (ja) 基板および分割基板
JP2003304064A (ja) 空気層を内蔵したセラミック多層回路基板及びその製造方法
JP2004186395A (ja) セラミック基板の製造方法
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JP3667948B2 (ja) 高周波複合回路ブロック
JP2005311156A (ja) コンデンサを内蔵したセラミック多層基板
JP3236769B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JPH10275979A (ja) セラミック基板および分割回路基板
JPH11312855A (ja) コンデンサ内蔵基板
JP3550283B2 (ja) 高周波複合回路基板
JP2004031699A (ja) セラミック回路基板及びその製造方法
JPH11186733A (ja) 高周波複合回路ブロック
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP2000188481A (ja) セラミック回路基板
JPH06104578A (ja) 多層配線基板及びその製造方法
JP4641826B2 (ja) コンデンサ内蔵セラミック配線基板およびその製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP2003204161A (ja) 配線基板の製造方法
JP4610113B2 (ja) セラミック多層基板の製法
JPH11103170A (ja) 抵抗体内蔵多層セラミック回路基板
JP3323083B2 (ja) セラミック積層体の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040823

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees