JP4610113B2 - セラミック多層基板の製法 - Google Patents

セラミック多層基板の製法 Download PDF

Info

Publication number
JP4610113B2
JP4610113B2 JP2001086026A JP2001086026A JP4610113B2 JP 4610113 B2 JP4610113 B2 JP 4610113B2 JP 2001086026 A JP2001086026 A JP 2001086026A JP 2001086026 A JP2001086026 A JP 2001086026A JP 4610113 B2 JP4610113 B2 JP 4610113B2
Authority
JP
Japan
Prior art keywords
insulating layer
molded body
layer molded
insulating
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001086026A
Other languages
English (en)
Other versions
JP2002290039A (ja
Inventor
譲 松本
秀司 中澤
晃 井本
誠一郎 平原
辰治 古瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001086026A priority Critical patent/JP4610113B2/ja
Publication of JP2002290039A publication Critical patent/JP2002290039A/ja
Application granted granted Critical
Publication of JP4610113B2 publication Critical patent/JP4610113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック多層基板の製法に関し、特に、通信機器や電子機器等に高周波用途の部品として搭載されるセラミック多層基板の製法に関するものである。
【0002】
【従来技術】
セラミック多層基板の製法としては、従来、グリーンシート積層方式が主流であった。これは内部配線となるパターンやビアホール導体となる導電部材が形成された複数のセラミックグリーンシートを複数積層圧着して作製した積層成形体を一括焼成し、基板を得る方法である。
【0003】
ここで、導電部材としては、タングステンやモリブデンに比べて導体抵抗が低く、高周波特性も良好な銀系や銅系の導電材料を用い、基板材料にはこれらの導電材料と同時焼成可能な低温焼成ガラスセラミック材料を用いていた。
【0004】
この製法の場合、ビアホール導体を形成するための貫通孔の形成は、NCパンチや金型による機械的な打抜きにより行うが、NCパンチによる形成の場合は一孔ずつ形成するため、工数がかかり、金型の場合は一括形成による工数削減は可能だが金型代が高価であるといった製造コストの問題や、特に薄いシートを打ち抜き加工する際のハンドリング性の問題があった。また、グリーンシートは取り扱い時に伸縮するため、その変形の影響により、積層時の層間の位置精度が良くないという問題もあった。
【0005】
このようなグリーンシート積層方式による問題を解決したものとして、従来、支持基板上に光硬化性樹脂を含有するセラミックスリップをドクターブレード法等で塗布し、塗布した絶縁膜に選択的な露光処理を施した後、現像処理してビアホール導体を形成するための貫通孔を形成し、該貫通孔への導電性ペーストの充填および絶縁膜上への内部配線用導体膜の形成という工程を必要積層数繰り返し、最後に表面配線となる導体膜を形成し、得られた積層成形体を一括焼成して基板を得るといういわゆるビルドアップ多層方式を利用したセラミック多層基板の製法が知られている。
【0006】
このような製法では、例えば、セラミック粉末、光硬化性樹脂を含有する有機バインダおよび溶剤よりなるセラミックスリップを塗布・乾燥して、支持基板に絶縁層成形体を形成し、この絶縁層成形体を露光現像して、ビアホール用の貫通孔を形成し、このような貫通孔に一般的な導電性ペーストをスクリーン印刷法等により充填し、加熱して溶剤を飛散させて乾燥し、ビアホール乾燥導体を形成し、その後必要に応じて導電性ペーストをスクリーン印刷して配線パターンを形成し、上記のような工程を繰り返し行なうことにより得られる積層成形体を一括焼成することにより、セラミック多層基板を得ることができる。
【0007】
このようなセラミック多層基板の製法によれば、多数のビアホール用の貫通孔を一括にかつ安価に形成できるため製造コストは大幅に低減され、また支持基板に形成された一定の位置合わせ基準を基準としたビルドアップ多層方式を含むフォトリソプロセスを利用した積層方法を採用しているため、積層時の位置精度は非常に高く、高密度実装に有利となる。さらに一層当たりの厚みが薄いシートに大径の孔を開けてもハンドリング性の問題はなく、グリーンシート積層方式における問題を解決できる。
【0008】
【発明が解決しようとする課題】
しかしながら、ビルドアップ多層方式により積層位置精度の高い積層体を作製した場合においても、積層成形体の焼成時には焼結に伴う収縮が起こる。特に、光硬化性樹脂を用いる場合には、スリップ中の樹脂成分が多くなり、焼結に伴う収縮が大きくなるという問題があった。
【0009】
この焼結に伴う収縮は、積層体のX方向・Y方向、あるいは材料のロットにより異なる為、焼成体のパターン寸法にバラツキが生じる。この為、基板表面に部品を実装する際にバラツキを考慮した設計を行う必要が生じたり、実際に部品実装ずれが起こるという問題があり、高密度実装における制約が生じていた。
【0010】
このような問題の解決手段として、積層成形体の両面もしくは片面に、絶縁材料の焼成温度では焼結しない材料を配置して積層成形体を平面方向に拘束することにより、焼成時における絶縁層積層体のXY方向の収縮を抑え、焼成後に未焼結の材料を研磨等の方法により除去するという方法が提案されている。これにより焼成収縮によるXY方向の寸法変化やバラツキは小さくなるが、未焼結材料を短時間に完全に除去するのは困難であり、未除去粉が残った場合、基板の特性や信頼性を損なうことがあった。
【0011】
本発明は、焼成後の寸法変化やバラツキを容易に小さくできるとともに、基板の特性や信頼性を高く維持できるセラミック多層基板の製法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明のセラミック多層基板の製法は、複数の絶縁層を積層してなり、該複数の絶縁層のうち少なくとも1層が他の第1絶縁層と焼成収縮開始温度が異なる第2絶縁層であるセラミック多層基板の製法であって、以下の(a)〜(f)の工程を具備することを特徴とするセラミック多層基板の製法。
(a)少なくとも、比誘電率が18〜20である第1絶縁性無機材料および光硬化性樹脂を含有する第1スリップと、前記第1絶縁性無機材料とは焼成収縮開始温度が20℃以上相違する、比誘電率が6〜10である第2絶縁性無機材料および光硬化性樹脂を含有する第2スリップとを作製する工程
(b)支持基板上に、前記第1または第2スリップを塗布、乾燥して第1または第2絶縁層成形体を形成する工程
(c)前記第1または第2絶縁層成形体を露光し、硬化させる工程
(d)(c)工程で得られた前記第1または第2絶縁層成形体上に、前記第1または第2スリップを塗布、乾燥して第1または第2絶縁層成形体を形成し、該第1または第2絶縁層成形体を露光し、硬化させる工程を繰り返して、前記第1絶縁層成形体と前記第2絶縁層成形体の積層成形体を作製する工程
(e)前記積層成形体を前記支持基板から剥離する工程
(f)前記積層成形体を焼成する工程
本発明のセラミック多層基板の製法では、まず焼成収縮開始温度の低い絶縁層成形体が収縮を開始する際には、もう一方の焼成収縮開始温度の高い絶縁層成形体により、XY方向の収縮が妨げられる為に、焼成収縮開始温度が低い絶縁層成形体は殆ど焼成収縮しない。次に焼成収縮開始温度の高い絶縁層成形体が収縮を開始する際には、既に焼成収縮が殆ど終わっている焼成収縮開始温度の低い絶縁層成形体によりXY方向の収縮が妨げられる為に、この収縮開始温度が高い絶縁層成形体も殆ど焼成収縮しない。
結果的に基板全体としてのXY方向の焼成収縮を抑制することができる。
【0013】
そして、本発明のセラミック多層基板の製法では、焼成収縮開始温度差を20℃以上とすることにより、XY方向の焼成収縮を有効に抑制することができるとともに、第1絶縁層と第2絶縁層との界面における歪みを抑制して、基板の反りや界面剥離等を抑制できる。特にXY方向の拘束と基板の反りを抑制するという観点から焼成収縮開始温度差は50℃以上が望ましい。
【0014】
更に、焼成収縮開始温度が高い方の第1または第2絶縁層成形体の焼成収縮開始温度において、焼成収縮開始温度が低い方の第2または第1絶縁層成形体が全体積収縮率の90%以上収縮していることを特徴とする。これにより、XY方向の焼成収縮率を10%以下にすることができる。特にXY方向の焼成収縮率を0〜3%の範囲にするためには焼成収縮開始温度が低い方の絶縁層は、全体積収縮率の97%以上は収縮が進行していることが望ましい。
【0015】
更に、本発明のセラミック多層基板の製法においては、(d)工程で得られた積層成形体における第1絶縁層成形体と第2絶縁層成形体の間には、膜厚が25μm以上の内部導体パターンが形成されていることを特徴とする。
【0016】
これは導体膜厚を厚くすることにより、内部導体の導体抵抗値を低くすることができ、パワーアンプ用基板などの特性に影響を与えるバイアスラインの低抵抗化に有利となる為である。ところが、従来の技術であるグリーンシート積層方式の場合、絶縁層であるグリーンシートの間に形成される導体の膜厚が厚くなると、その段差の影響でシート間の密着性が悪くなり、特に第1絶縁層成形体と第2絶縁層成形体の間に内部導体パターンが形成される場合には、第1絶縁層成形体と第2絶縁層成形体の焼成収縮差により、デラミネーションの問題が顕著に発生する。具体的には、導体膜厚が25μmを超えると、その傾向ははっきりと表れる。本発明のようなスリップ材の塗布・乾燥の繰り返しによる積層成形体の場合は、導体膜厚が25μmを超えてもそのような問題が発生しない。
【0017】
また、本発明のセラミック多層基板の製法では、上記(d)工程中に、第1または第2絶縁層成形体の所定個所を露光、現像して貫通孔を形成し、該貫通孔内に導電性ペーストを充填する工程を具備することが望ましい。
【0018】
さらに、本発明のセラミック多層基板の製法では、先に焼成収縮する第1または第2絶縁層成形体の焼成収縮開始温度が600℃以上であることが望ましい。通常のバインダ樹脂の場合は、400〜500℃までに完全に分解する為、600℃以下で焼成収縮が開始しても問題はない。しかし、一般に光硬化性樹脂は、その特性が良好なものほど分解性が悪く、完全に分解させるには脱バインダ温度が500℃以上と高くなるが、本発明では、第1および第2絶縁層成形体の焼成収縮開始温度が600℃以上であるため、充分に樹脂が分解した後に焼成収縮が開始し、脱バインダ不足に起因するデラミネーションや、基板割れの発生を抑制することができる。
【0019】
また、本発明では、積層成形体における最下層と最上層の絶縁層成形体は、同一種の絶縁層成形体であることが望ましい。このように、同一焼成収縮開始温度を有する絶縁層成形体を上下対称に配置することにより、基板の反りを効果的に抑制できる。
【0020】
【発明の実施の形態】
図1は、本発明の製法により得られたセラミック多層基板の斜視図を示すもので、符号1は絶縁基体を示しており、入出力端子、電源端子、グランド端子等の端子が端面電極2として示されている。端面電極2は絶縁基体1の4つの側面に計10個所露出して形成されている。
【0021】
また、絶縁基体1の上面には、表面電極(配線)3が形成され、この表面電極3には抵抗器やコンデンサ等のチップ部品5が接続され、また、半導体素子(IC)6に接続されたワイヤが接続されている。
【0022】
図2は上記のような多層基板の断面図を示すもので、絶縁層1a〜1hは、セラミックまたはガラス−セラミック材料からなり、その厚みは40〜100μmである。第2絶縁層1a、1hを形成する第2絶縁性無機材料と、第1絶縁層1b〜1gを形成する第1絶縁性無機材料は、焼成収縮開始温度が異なり、比誘電率も異なる。即ち、第2絶縁層1a、1hは、多層基板の最上面および最下面に形成され、左右対称に形成されている。絶縁基体1の下面には、グランド導体となる裏面電極4が形成されている。
【0023】
このような複数の絶縁層1a〜1h間には、内部配線7が形成され、この内部配線7は、金系、銀系、銅系の金属材料、例えば銀系導体からなっている。また絶縁層1a〜1h間の内部配線7は、絶縁層1a〜1hの厚みを貫くビアホール導体8によって接続されている。このビアホール導体8も内部配線7と同様に金系、銀系、銅系の金属材料、例えば銀系導体からなっている。
【0024】
絶縁基体1の表面には、絶縁層1hのビアホール導体8と接続する表面電極3が形成されており、この表面電極3上は、必要に応じてメッキ処理されたり、また各種チップ部品5が半田によって接合されている。
【0025】
このような多層基板は、図3に示す製造工程によって製造される。先ず、第2絶縁層1a、1h、第1絶縁層1b〜1gとなる第1、第2絶縁層成形体用の第1、第2スリップを作製する。第1、第2スリップは、第1、第2絶縁性無機材料、光硬化可能なモノマー、例えばポリオキシエチル化トリメチロールプロパントリアクリレートと、有機バインダ、例えばアルキルメタクリレートと、可塑剤とを、有機溶剤、例えばエチルカルビトールアセテートに混合し、ボールミルで混練して作製される。
【0026】
第1絶縁層1b〜1gを構成する第1絶縁性無機材料は、例えば金属元素として少なくともMg、Ti、Caを含有する複合酸化物であって、その金属元素酸化物による組成式を(1−x)MgTiO3−xCaTiO3(但し、式中xは重量比を表し、0≦x≦0.2)で表される主成分100重量部に対して、B含有化合物をB23換算で3〜20重量部、アルカリ金属含有化合物をアルカリ金属炭酸塩換算で1〜10重量部、SiをSiO2換算で0.01〜5重量部、アルカリ土類金属をアルカリ土類金属酸化物換算で0.1〜5重量部含有してなるものが用いられる。このような第1絶縁性無機材料は、焼成温度は900℃前後、焼成収縮開始温度は800℃前後であり、比誘電率は18〜20程度である。
【0027】
第2絶縁層1a、1hを構成する第2絶縁性無機材料は、例えばアルミナ、シリカ、MgTiO3、MgTiO3−CaTiO3から選ばれる1種以上を0〜30重量部と、SiO2、CaO、MgO、TiO2を含有する結晶化ガラス70〜100重量部とからなり、第1絶縁層1b〜1gを構成する第1絶縁性無機材料との焼成収縮開始温度の差は20℃以上であり、第1絶縁性無機材料の焼成収縮開始温度が第2絶縁性無機材料よりも高く、比誘電率は6〜10程度である。
【0028】
第1絶縁性無機材料と第2絶縁性無機材料の焼成収縮開始温度の差を20℃以上としたのは焼成収縮開始温度差が、20℃よりも小さいと互いの材料の収縮を妨げることができなくなり、XY方向の寸法変化が大きくなるからである。焼成収縮開始温度差は、特に50℃以上が望ましい。収縮差によるデラミネーション等を抑制するためには、焼成収縮開始温度差は150℃以下、特には100℃以下が望ましい。
【0029】
尚、上述の実施例では溶剤系スリップ材を作製しているが、親水性の官能基を付加した光硬化可能なモノマー、例えば多官能基メタクリレートモノマー、有機バインダ、例えばカルボキシル変性アルキルメタクリレートを用いて、イオン交換水で混練した水系スリップ材であっても良い。絶縁性無機材料としては、例えば、ガラス材料であるSiO2、Al23、ZnO、MgO、B23を主成分とする結晶化ガラス粉末70重量%とセラミック材料であるアルミナ粉末30重量%とからなるものも用いられる。ガラス−セラミック原料粉末、セラミック原料粉末は、特に限定されるものではない。
【0030】
また、ビアホール導体8、内部配線7および表面電極3、裏面電極4となる導電性ペーストを作製する。導電性ペーストは、低融点で且つ低抵抗の金属材料である、例えば銀粉末と、硼珪酸系低融点ガラス、例えばB23−SiO2−BaOガラス、CaO−B23−SiO2ガラス、CaO−Al23−B23−SiO2ガラスと、有機バインダ、例えばエチルセルロースとを、有機溶剤、例えば2,2,4−トリメチル−1,3−ペンタジオールモノイソブチレートに混合し、3本ローラーにより均質混練して作製される。
【0031】
本発明の多層基板は、まず、図3(a)に示すように、支持基板9上に、上述の低誘電率の第2絶縁性無機材料を含有する第2スリップをドクターブレード法によって塗布・乾燥して絶縁層1aを形成する第2絶縁層成形体10aを形成する。尚、支持基板9としては、ガラス板やPETフィルム等を用い、焼成工程前には取り外される。
【0032】
次にこの第2絶縁層成形体10aに露光処理を行ない、貫通孔12aの形成を行う。貫通孔12aの形成は、露光処理、現像処理、洗浄・乾燥処理により行う。
【0033】
露光処理は、第2絶縁層成形体10a上に、貫通孔12aが形成される領域が遮光されるようなフォトターゲットを載置して、例えば、超高圧水銀灯(10mW/cm2)を光源として用いて露光を行なう。これにより、貫通孔12aが形成される領域の第2絶縁層成形体10aにおいては、光硬化可能なモノマーの光重合反応がおこらず、貫通孔12aが形成される領域以外の第2絶縁層成形体10aにおいては、光重合反応が起こる。ここで光重合反応が起こった部位を不溶化部といい、光重合反応が起こらない部位を溶化部という。
【0034】
現像処理は、第2絶縁層成形体10aの溶化部を現像液で除去するもので、具体的には、例えば、トリエタノールアミン水溶液を現像液として用いてスプレー現像を行う。この現像処理により、図3(b)に示したように、第2絶縁層成形体10aに貫通孔12aを形成することができる。その後、第2絶縁層成形体10aを現像により生じる不要なカスなどを洗浄、乾燥工程により完全に除去する。
【0035】
これに用いる現像装置は、パドル処理漕、スプレー処理漕、純水洗浄処理漕の3つの処理漕からなり、ワークはコンベアにより各漕を順に搬送され、各漕の終端にはエアーシャワーを設け、現像液および純粋は充分に除去される構造となっている。
【0036】
次に、貫通孔12aへ導電性ペーストを充填する。具体的には、図3(c)に示すように、上述の工程で形成した貫通孔12a内に、貫通孔12aに相当する部位のみに印刷可能なスクリーンを用いて印刷によって充填し、その後、所定条件、例えば80℃で10分乾燥する。
【0037】
次に、内部配線7となる内部配線パターン15を形成する。内部配線パターン15は、第2絶縁層成形体10a上に、上述の導電性ペーストをスクリーン印刷法を用いて印刷によって形成し、その後、所定条件、例えば80℃で10分乾燥することにより形成される。
【0038】
次に、図3(d)に示すように、上述の高誘電率の第1絶縁性材料を含有する第1スリップをドクターブレード法によって塗布・乾燥して、第1絶縁層1bを形成する第1絶縁層成形体10bを形成する。
【0039】
上記のような工程を繰り返して、図3(e)に示すように、絶縁層成形体10a〜10hを積層する。ここで、第1絶縁層成形体10b〜10gは高誘電率の第1絶縁性無機材料を含有する第1スリップを、第2絶縁層成形体10hは低誘電率の第2絶縁性無機材料を含有する第2スリップを用いて形成する。
【0040】
第2絶縁層成形体10hの形成後に、表面電極3となる表面配線パターンを形成する。表面配線パターンは、第2絶縁層成形体10h上に、上述の導電性ペーストをスクリーン印刷法を用いて印刷によって形成し、その後、所定条件、例えば80℃で10分乾燥することにより積層成形体が形成される。
【0041】
ここで、本発明では、焼成収縮開始温度が高い第1絶縁層成形体10b〜10gの焼成収縮開始温度において、焼成収縮開始温度が低い第2絶縁層成形体10a、10hが全体積収縮率の90%以上収縮していることが望ましい。これにより、XY方向の焼成焼成収縮率を10%以下にすることができる。特にXY方向の焼成収縮率を0〜3%の範囲にするためには焼成収縮開始温度が低い第2絶縁層成形体10a、10hは、全体積収縮率の97%以上は収縮が進行していることが望ましい。
【0042】
また、先に焼成収縮する第2絶縁層成形体10a、10hの焼成収縮開始温度が600℃以上であることが望ましい。光硬化性樹脂を確実に分解した後に焼成収縮が開始し、脱バインダ不足に起因するデラミネーションや、基板割れの発生を抑制することができる。第1絶縁層成形体10b〜10g、第2絶縁層成形体10a、10hの焼成収縮開始温度は700℃以上であることが望ましい。
【0043】
第1絶縁層成形体10b〜10g、第2絶縁層成形体10a、10hの熱膨張係数差は、2×10-6/℃以下とすることが望ましい。第1絶縁層成形体10b〜10g、第2絶縁層成形体10a、10hの熱膨張係数差を2×10-6/℃以下とすることにより、ピーク焼成温度からの冷却時における絶縁性無機材料の熱収縮挙動をほぼ一致させることができ、収縮のミスマッチをなくすことができる為、クラックあるいはデラミネーションの発生を防止することができる。
【0044】
この後、この積層成形体を支持基板9から取り外し、必要に応じて、プレスで形状を整える。こうして図3(f)に示すような多層基板の積層成形体が得られる。
【0045】
尚、裏面電極4は、最下層の第2絶縁層成形体10aの形成前に、支持基板9上に上述の導電性ペーストをスクリーン印刷法を用いて印刷によって形成してもよいし、支持基板9を除去した後に、上述の導電性ペーストをスクリーン印刷法を用いて印刷によって形成してもよい。
【0046】
次に、積層成形体の両面から、回路ブロックに分割される位置に鋭利な刃を押し付けて、分割溝を形成する。
【0047】
この後、300〜500℃で脱バインダー処理し、800〜1100℃で焼成を行ない、脱バインダー工程において、含まれている有機バインダ、光硬化可能なモノマを消失し、本焼成工程により焼結する。
【0048】
その後、表面処理として、厚膜抵抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらにチップ部品5、半導体素子6の接合を行う。
【0049】
以上の製法によれば、異なる第2絶縁層成形体10a、10hと、第1絶縁層成形体10b〜10gとの焼成収縮開始温度の違いから、基板全体のXY収縮率を抑制することができる。また絶縁層成形体の積層過程において、絶縁層成形体10a〜10hの任意の層に内部配線パターン15を形成し、その膜厚が25μm以上になっても、その上面に絶縁性材料を含有するスリップが塗布されるため、内部配線パターン15とその上面に形成された絶縁層成形体10a〜10hとの間に隙間が形成されることがなく、密着力が十分となり、焼結後におけるデラミネーションの発生を防止することができる。
【0050】
【実施例】
(1−x)MgTiO3・xCaTiO3に対して、B23粉末、アルカリ金属炭酸塩粉末(Li2CO3、Na2CO3、K2CO3)、SiO2粉末、MnO2粉末、さらにアルカリ土類酸化物粉末(MgO、CaO、SrO、BaO)を所定量添加してなる第1絶縁性無機材料、SiO2 52重量%、CaO 25重量%、MgO 18重量%、Al23 5重量%からなる結晶性ガラスと、SiO2からなるセラミック粉末を添加してなる第2絶縁性無機材料に、それぞれ光硬化性樹脂として、ポリオキシエチル化トリメチロールプロパントリアクリレートと、有機バインダとして、アルキルメタクリレートと、有機溶剤として、エチルカルビトールアセテートと、可塑剤を混合し、ボールミルで混練して第1、第2スラリーを作製した。
【0051】
尚、第1絶縁性無機材料ではxの値、添加物の量、第2絶縁性無機材料では結晶性ガラスとセラミック粉末の比率を変化させることにより、焼成収縮開始温度を変化させた。
【0052】
これらの第2スラリーを支持基板に塗布し、露光現像して貫通孔が形成された第2絶縁層成形体を作製し、この第2絶縁層成形体の貫通孔内にAgを含有する導電性ペーストを充填するとともに、第2絶縁層成形体表面に導電性ペーストを塗布し、内部電極パターンを形成した。
【0053】
この第2絶縁層成形体の表面に第1スラリーを塗布し、露光現像して貫通孔が形成された第1絶縁層成形体を作製した、この第1絶縁体成形体の作製工程を繰り返した後、第2スラリーを最上層の第1絶縁層成形体上に塗布し、露光現像して、図3(f)に示す積層成形体を作製した。
【0054】
この後、大気中で脱バインダー処理し、さらに910℃で焼成し、図2に示すようなセラミック多層基板を作製した。
【0055】
尚、積層成形体と焼成後の回路基板に対して、所定のポイント間の長さを測定することにより、基板のXY方向の収縮率を測定した。また、基板におけるクラック、デラミネーションの有無を基板を研磨して、金属顕微鏡で観察することにより評価した。
【0056】
また、第1絶縁性無機材料と第2絶縁性無機材料にワックスを添加し、10ton/cm2プレスすることにより圧粉体を形成し、熱機械分析(TMA)により材料の焼成収縮開始温度、熱膨張係数を評価した。またミリオームメーターにより内層パターンの抵抗値を測定し、単位長さ当りの抵抗値(mΩ/mm)を算出した。それらの結果を表1に記載する。
【0057】
【表1】
Figure 0004610113
【0058】
この表1から、本発明のセラミック多層基板は収縮率が0.5〜7.0と小さく、焼成におけるクラックやデラミネーションは発生せず、配線の抵抗値も規格を満足するものが得られることが判る。また比較例として、収縮開始温度差が20℃未満のものについて評価したところ、デラミネーションが発生した。
【0059】
【発明の効果】
本発明のセラミック多層基板の製法では、まず焼成収縮開始温度の低い絶縁層成形体が収縮を開始する際には、もう一方の焼成収縮開始温度の高い絶縁層成形体により、XY方向の収縮が妨げられる為に、焼成収縮開始温度が低い絶縁層成形体は殆ど焼成収縮しない。次に焼成収縮開始温度の高い絶縁層成形体が収縮を開始する際には、既に焼成収縮が殆ど終わっている焼成収縮開始温度の低い絶縁層成形体によりXY方向の収縮が妨げられる為に、この焼成収縮開始温度が高い絶縁層成形体も殆ど焼成収縮しない。結果的に基板全体としてのXY方向の焼成収縮を抑制することができる。
【0060】
また、光硬化性樹脂を含有するスリップを塗布して形成した絶縁層成形体により、積層成形体を形成する場合には、絶縁層成形体に内部配線パターンを形成しても、その上面に焼結材料を含有するスリップが塗布されるため、優れた位置精度を維持しながら、焼成時の寸法精度の安定性が得られるとともに、内部配線パターンとその上面に形成された絶縁層成形体との間に隙間が形成されることがなく、密着力が十分となり、焼結後におけるデラミネーションの発生を防止することができ、製品の信頼性を向上できる。従って、高寸法精度、且つ高密度な配線パターンを有するセラミック多層基板を得ることができる。
【0061】
さらに、比誘電率の異なる絶縁材料を1つの基板の中に同時に形成させることで基板に内蔵する回路素子の小型化が可能となる。
【図面の簡単な説明】
【図1】本発明の製法により得られたセラミック多層基板の斜視図である。
【図2】セラミック多層基板の断面図である。
【図3】本発明のセラミック多層基板の製法を説明するための工程図である。
【符号の説明】
1・・・絶縁基体
1a、1h・・・低誘電率の第2絶縁層
1b〜1g・・・高誘電率の第1絶縁層
9・・・支持基板
10a、10h・・・低誘電率の第2絶縁層成形体
10b〜10g・・・高誘電率の第1絶縁層成形体
12a・・・貫通孔

Claims (6)

  1. 複数の絶縁層を積層してなり、該複数の絶縁層のうち少なくとも1層が他の第1絶縁層と焼成収縮開始温度が異なる第2絶縁層であるセラミック多層基板の製法であって、以下の(a)〜(f)の工程を具備することを特徴とするセラミック多層基板の製法。
    (a)少なくとも、比誘電率が18〜20である第1絶縁性無機材料および光硬化性樹脂を含有する第1スリップと、前記第1絶縁性無機材料とは焼成収縮開始温度が20℃以上相違する、比誘電率が6〜10である第2絶縁性無機材料および光硬化性樹脂を含有する第2スリップとを作製する工程
    (b)支持基板上に、前記第1または第2スリップを塗布、乾燥して第1または第2絶縁層成形体を形成する工程
    (c)前記第1または第2絶縁層成形体を露光し、硬化させる工程
    (d)(c)工程で得られた前記第1または第2絶縁層成形体上に、前記第1または第2スリップを塗布、乾燥して第1または第2絶縁層成形体を形成し、該第1または第2絶縁層成形体を露光し、硬化させる工程を繰り返して、前記第1絶縁層成形体と前記第2絶縁層成形体の積層成形体を作製する工程
    (e)前記積層成形体を前記支持基板から剥離する工程
    (f)前記積層成形体を焼成する工程
  2. 焼成収縮開始温度が高い方の第1または第2絶縁層成形体の焼成収縮開始温度において、焼成収縮開始温度が低い方の第2または第1絶縁層成形体が全体積収縮率の90%以上収縮していることを特徴とする請求項1記載のセラミック多層基板の製法。
  3. (d)工程で得られた積層成形体における第1絶縁層成形体と第2絶縁層成形体の間には、膜厚が25μm以上の内部導体パターンが形成されていることを特徴とする請求項1または2記載のセラミック多層基板の製法。
  4. (d)工程中に、第1または第2絶縁層成形体の所定個所を露光、現像して貫通孔を形成し、該貫通孔内に導電性ペーストを充填する工程を具備することを特徴とする請求項1乃至3のうちいずれかに記載のセラミック多層基板の製法。
  5. 先に焼成収縮する第1または第2絶縁層成形体の焼成収縮開始温度が600℃以上であることを特徴とする請求項1乃至4のうちいずれかに記載のセラミック多層基板の製法。
  6. 積層成形体における最下層と最上層の絶縁層成形体は、同一種の絶縁層成形体であることを特徴とする請求項1乃至5のうちいずれかに記載のセラミック多層基板の製法。
JP2001086026A 2001-03-23 2001-03-23 セラミック多層基板の製法 Expired - Fee Related JP4610113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086026A JP4610113B2 (ja) 2001-03-23 2001-03-23 セラミック多層基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086026A JP4610113B2 (ja) 2001-03-23 2001-03-23 セラミック多層基板の製法

Publications (2)

Publication Number Publication Date
JP2002290039A JP2002290039A (ja) 2002-10-04
JP4610113B2 true JP4610113B2 (ja) 2011-01-12

Family

ID=18941459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086026A Expired - Fee Related JP4610113B2 (ja) 2001-03-23 2001-03-23 セラミック多層基板の製法

Country Status (1)

Country Link
JP (1) JP4610113B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829069B1 (ko) 2007-07-06 2008-05-16 한국지질자원연구원 다중관을 이용한 다층 세라믹 성형체의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236936A (ja) * 1995-02-27 1996-09-13 Kyocera Corp 積層ガラス−セラミック回路基板
JPH1093238A (ja) * 1996-09-13 1998-04-10 Kyocera Corp セラミック積層体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236936A (ja) * 1995-02-27 1996-09-13 Kyocera Corp 積層ガラス−セラミック回路基板
JPH1093238A (ja) * 1996-09-13 1998-04-10 Kyocera Corp セラミック積層体の製造方法

Also Published As

Publication number Publication date
JP2002290039A (ja) 2002-10-04

Similar Documents

Publication Publication Date Title
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP4610113B2 (ja) セラミック多層基板の製法
JP2002290043A (ja) セラミック配線基板の製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP3550283B2 (ja) 高周波複合回路基板
JPH10275979A (ja) セラミック基板および分割回路基板
JP2004202831A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP4911829B2 (ja) セラミック基板の製造方法
JP4666950B2 (ja) 複合体及び複合体の製造方法並びに積層部品の製造方法
JP2002050869A (ja) 多層配線基板の製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JP2003151351A (ja) 導電性ペースト及びセラミック回路基板の製法
JP2002016345A (ja) 導電性ペーストおよび導電性粉末組成物、グリーンシート、セラミック多層回路基板およびその製造方法
JPH05167253A (ja) 多層セラミック基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP2001185851A (ja) 多層基板の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees