JP3628804B2 - 積層型電子部品およびその製造方法 - Google Patents
積層型電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP3628804B2 JP3628804B2 JP12318596A JP12318596A JP3628804B2 JP 3628804 B2 JP3628804 B2 JP 3628804B2 JP 12318596 A JP12318596 A JP 12318596A JP 12318596 A JP12318596 A JP 12318596A JP 3628804 B2 JP3628804 B2 JP 3628804B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- strip line
- sheet
- hole
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波領域で使用される積層型のストリップライン共振器やストリップラインフィルタ等の積層型電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、自動車電話や携帯電話、あるいは衛星放送など、マイクロ波領域の電磁波を利用する通信の進展にともない、高周波で損失の小さい部品に対する要求が高まっている。特に近年開発された積層型のストリップライン共振器やストリップラインフィルタの低損失化に対する要求は大きい。従来の積層型のストリップライン共振器は、特開平５−２４３８２８号公報に示されるように、均質な誘電体セラミックス中に、ストリップライン層、シールド層、および入出力用の容量形成層等が形成された構造を有している。
【０００３】
【発明が解決しようとする課題】
しかしながらこのような構造をもつ従来の積層型のストリップライン共振器におけるストリップライン上の電流分布を考えると、ストリップラインの端縁部に電流が集中してしまい、その影響で損失を低くすることができないという課題があった。これと同様な課題を従来の積層型のストリップラインフィルタ等の積層型電子部品にも有していた。
【０００４】
この発明は、上記の課題を解決するため、積層型のストリップライン共振器やストリップラインフィルタ等のストリップラインの端縁部の電流集中による損失を低くすることのできる積層型電子部品およびその製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
請求項１記載の積層型電子部品は、複数の誘電体シートを積層し一体化させた誘電体中にストリップラインと、前記ストリップラインと略平行なシールド層とを備えた積層型電子部品であって、前記ストリップラインの端縁部周辺の前記誘電体中に、前記ストリップラインと略平行で、かつ前記誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、前記低誘電率部または前記空孔部は前記ストリップラインの端縁部から前記シールド層に立てた垂面を横切ることを特徴とする。
【０００６】
この構成によれば、ストリップラインの端縁部周辺の誘電体中に、ストリップラインと略平行で、かつ誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、低誘電率部または空孔部はストリップラインの端縁部からシールド層に立てた垂面を横切ることにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項２記載の積層型電子部品は、請求項１記載の積層型電子部品において、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分としている。
【０００７】
このように、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることが好ましい。これは、誘電体の誘電率が高いほど損失低下の効果が大きいため、誘電率の高いセラミックスを主成分としたものを用いることにより、大きい効果を得ることができる。また、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることにより、導体による損失を低くすることができる。
【０００８】
請求項３記載の積層型電子部品の製造方法は、内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に熱処理により分解・飛散する成分を埋設して空孔部形成用シートを形成する工程と、前記空孔部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程と、前記熱処理により前記貫通孔に埋設した成分を分解・飛散させて空孔部を形成する工程とを含むことを特徴とする。
【０００９】
この製造方法により、ストリップラインの端縁部周辺に位置し、ストリップラインと略平行で、かつ、誘電体シートを構成する誘電体に囲まれるように空孔部を形成することにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項４記載の積層型電子部品の製造方法は、内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に前記誘電体シートより誘電率の低い誘電体を含む成分を埋設して低誘電率部形成用シートを形成する工程と、前記低誘電率部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程とを含むことを特徴とする。
【００１０】
この製造方法により、ストリップラインの端縁部周辺に位置し、ストリップラインと略平行で、かつ、誘電体シートを構成する誘電体に囲まれるように低誘電率部を形成することにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項５記載の積層型電子部品の製造方法は、請求項３または４記載の積層型電子部品の製造方法において、誘電体シートとしてセラミックスを主成分とするグリーンシートを用い、ストリップラインをＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とする材料で形成する。
【００１１】
このように、誘電体シートとしてセラミックスを主成分とするグリーンシートを用い、ストリップラインをＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とする材料で形成することにより、損失低下の効果が大きく好ましい。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。
〔第１の実施の形態；請求項１，２に対応〕
図１はこの発明の実施の形態における積層型電子部品の一例である積層型のストリップライン共振器の斜視図である。図２の（ａ）、（ｂ）、（ｃ）はそれぞれ図１のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ断面図である。図３の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ図２のＤ−Ｄ線断面図、Ｅ−Ｅ線断面図、Ｆ−Ｆ線断面図、Ｇ−Ｇ線断面図、Ｈ−Ｈ線断面図である。
【００１３】
１は誘電体シートを積層した誘電体であり、樹脂、コンポジット、あるいはセラミックス等で構成される。樹脂としては、エポキシ、フェノール等が使用でき、コンポジットとしては、ガラス−エポキシ、ガラス−ポリイミド等が使用できる。セラミックスとしては、アルミナ−ガラス系、Ｂａ−Ｎｄ−Ｔｉ−Ｏ−ＳｉＯ２ −Ｂ２ Ｏ３ 系、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系等が使用できる。特に、セラミックスは高誘電率のものが知られ、素子の小型化に有利であるので好ましい。
【００１４】
２、３、４はそれぞれシールド層、ストリップライン層、入出力用の容量形成層であり、Ａｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔ等で構成される内部導体である。これらの内部導体は、金属箔を張りつける、あるいは金属ペーストをスクリーン印刷して焼付ける等で形成する。シールド層２は、外部の電磁波の遮断および素子に入力された電磁波の漏洩を阻止する作用がある。ストリップライン層３は、この例の場合、一方を短絡しており、１／４波長共振器として作用する。入出力用の容量形成層４は、電磁波を素子へ導入し、ストリップライン層３へ結合させる作用がある。
【００１５】
５、６、７は外部導体であり、Ａｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔ等で構成される。これらの外部導体５、６、７は、金属ペーストをスクリーン印刷あるいはデッピング等で所定の場所に付着させ、焼付け等で形成する。また、場合によっては、外部導体５、６、７の表面をＮｉ−ＳｎあるいはＮｉ−半田等でメッキする。
【００１６】
８ａは空孔部であり、この空孔部８ａはストリップライン層３の端縁部周辺の誘電体１中に形成している。また、空孔部８ａの代わりに、誘電体１より誘電率の低い低誘電率部８ｂを形成してもよい。この部分の形成方法は、第２の実施の形態で説明する。
この実施の形態によれば、誘電体１中に形成されたストリップライン層３の端縁部周辺の誘電体１中に空孔部８ａまたは低誘電率部８ｂを設けたことにより、ストリップライン層３の端縁部に電流が集中するのを緩和し、損失を低下させる効果がある。この効果は、誘電体１の誘電率が高いほど大きいので、誘電体１としては高誘電率のセラミックスが好ましい。また、ストリップライン層３などの導体は、Ａｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることにより、導体による損失を低くすることができ好ましい。
【００１７】
なお、この実施の形態では、積層型のストリップライン共振器の例について説明したが、ストリップライン伝送線路、マイクロストリップライン伝送線路、共振器を組み合わせたフィルタでも同様の効果がある。
〔第２の実施の形態；請求項３〜５に対応〕
この第２の実施の形態では、第１の実施の形態における積層型電子部品の製造方法について説明する。
【００１８】
誘電体１としては、アルミナ−ガラス系、Ｂａ−Ｎｄ−Ｔｉ−Ｏ−ＳｉＯ２ −Ｂ２ Ｏ３ 系、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系などのセラミックスを主成分に用いる。誘電体セラミックスの粉末をバインダ、可塑剤、溶剤とともに混合してスラリーを得る。ドクターブレード法あるいはリバースロール法などによりスラリーをグリーンシートに成形し、所定の大きさに切断する。グリーンシートの厚みは、５〜５００μｍ程度である。
【００１９】
このようにして得られたグリーンシートを所定の枚数積層・圧着し、所定の位置に所定の大きさの貫通孔をパンチングなどにより形成する。グリーンシートの厚み、枚数、パンチの形状などにより、形成したい空孔部８ａまたは低誘電率部８ｂの大きさと形状を調整できる。空孔部８ａを形成する場合には、貫通孔に樹脂、カーボンなど熱処理により飛散する成分を詰めておく。低誘電率部８ｂを形成する場合には、貫通孔に、ガラス、アルミナ、フォルステライトなど低誘電率の誘電体をペーストにしたものを詰めておく。
【００２０】
一方、他のグリーンシートの表面に、シールド層２、ストリップライン層３、および入出力用の容量形成層４など所定の内部導体パターンを形成しておく。これらの内部導体パターンは、Ａｕ、Ａｇ、あるいはＣｕなどの導体ペーストをスクリーン印刷で形成してもよいし、エッチングなどでパターン形成した金属箔をグリーンシート表面に張りつけてもよい。
【００２１】
こうして得られた空孔部などの形成用グリーンシート、内部導体パターンを形成したグリーンシート、および通常のグリーンシートを、例えば図１から図３に示した構造になるように重ね合わせ、加圧して圧着する。
このグリーンシート積層体を個片に切断し、３００℃〜７００℃の熱処理によってグリーンシート中に含まれる有機成分や、空孔部８ａを形成する場合のカーボンなどの成分を飛散させた後、８００℃から１０８０℃で焼成する。なお、グリーンシート積層体の切断は焼成後に行っても構わない。焼成された個片の所定の位置にＡｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔなどで外部導体５、６、７を形成する。この形成方法としては、金属のペーストをスクリーン印刷あるいはデッピング等で所定の場所に付着させ、焼付け等で形成する。なお、外部導体５、６、７の焼付けを焼成と同時に行っても構わない。さらに、必要に応じて、外部導体５、６、７の表面に、Ｎｉ−Ｓｎメッキ、Ｎｉ−半田メッキ膜等（図示せず）を形成する。
【００２２】
この実施の形態の製造方法により、ストリップライン層３の端縁部周辺に空孔部８ａまたは低誘電率部８ｂが存在する積層型のストリップライン共振器やストリップラインフィルタなどを製造することができる。
以上のようにして製造した共振器あるいはフィルタの高周波での透過および反射特性をネットワークアナライザを用いて測定する。共振器の場合は損失の低さを表すＱ値、フィルタの場合は挿入損失や帯域外の減衰などを測定することにより、第１の実施の形態で述べた効果がわかる。
【００２３】
【実施例】
次に、この発明の実施例について説明する。
この実施例では、図１から図３に示したλ／４タイプの積層型のストリップライン共振器として、空孔部８ａを形成した共振器と、低誘電率部８ｂを形成した共振器とを作製した。また、比較例として空孔部８ａと低誘電率部８ｂのいずれも形成していない従来の共振器を作製した。
【００２４】
誘電体１としては、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系のセラミックス（比誘電率εｒ ＝４４）を用いた。このセラミックスの粉末１００ｇに対して、バインダとしてポリビニルブチラール樹脂６ｇ、可塑剤としてフタル酸ｎ−ジブチル２．５ｇ、溶剤として酢酸ブチル４０ｃｃを加え、直径１５ｍｍのジルコニアボールとともにポットに入れ、６０時間回転させてスラリーを得た。このスラリーをドクターブレード法にて厚み８０μｍのグリーンシートに成形し、１００ｍｍ角に切断した。
【００２５】
切断したグリーンシートを３枚重ねて、２００ｋｇ／ｃｍ２ にて圧着した。圧着したグリーンシートの所定の位置に、パンチングにて貫通孔を形成した。この貫通孔に、空孔部８ａを形成する場合にはアクリル樹脂を、低誘電率部８ｂを形成する場合にはアルミナをペースト状にしたものを印刷法により埋めた。
また、別のグリーンシートに、シールド層２、ストリップライン層３、および入出力用の容量形成層４の各導体パターンを、Ａｇペーストをスクリーン印刷することで形成した。各導体パターンは、図１から図３に示した通りである。
【００２６】
これらのグリーンシートを、図１から図３の構造になるように積層し、４００ｋｇ／ｃｍ２ にて圧着した。個片に切断後、５５０℃で熱処理し、有機成分などを飛散させた。その後、９００℃で１時間保持して焼成した。得られた焼成体の所定の部分にＡｇペーストを塗布し、焼き付けて外部導体５、６、７を形成し、完成品を得た。
【００２７】
素子の大きさは、縦８ｍｍ、横５ｍｍ、厚さ２．２ｍｍであり、ストリップラインの長さは７ｍｍ、幅は２ｍｍ、厚さは０．０２５ｍｍであった。空孔部８ａまたは低誘電率部８ｂの長さは７ｍｍ、幅は０．３ｍｍ、厚さは０．１５ｍｍであった。
このようにして作製した積層型のストリップライン共振器の共振周波数とＱ値をネットワークアナライザにて測定した。結果を表１に示す。表１において、実施例▲１▼は空孔部８ａを形成した共振器、実施例▲２▼は低誘電率部８ｂを形成した共振器、比較例は空孔部８ａも低誘電率部８ｂも形成していない従来の共振器を示す。
【００２８】
【表１】
【００２９】
表１に示すように、ストリップライン層３の端縁部の周辺に空孔部８ａまたは低誘電率部８ｂを設けたことで、共振器のＱ値は高くなり、性能が向上したことがわかる。
【００３０】
【発明の効果】
以上のようにこの発明によれば、ストリップラインの端縁部周辺の誘電体中に、ストリップラインと略平行で、かつ誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、低誘電率部または空孔部はストリップラインの端縁部からシールド層に立てた垂面を横切ることにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。また、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることが、損失低下の効果が大きく好ましい。
【図面の簡単な説明】
【図１】この発明の実施の形態おける積層型電子部品である積層型のストリップライン共振器を示す斜視図である。
【図２】（ａ）は図１のＡ−Ａ線断面図、（ｂ）は図１のＢ−Ｂ線断面図、（ｃ）は図１のＣ−Ｃ線断面図である。
【図３】（ａ）は図２のＤ−Ｄ線断面図、（ｂ）は図２のＥ−Ｅ線断面図、（ｃ）は図２のＦ−Ｆ線断面図、（ｄ）は図２のＧ−Ｇ線断面図、（ｅ）は図２のＨ−Ｈ線断面図である。
【符号の説明】
１ 誘電体
２ シールド層
３ ストリップライン層
４ 入出力用の容量形成層
５，６，７ 外部導体
８ａ 空孔部
８ｂ 低誘電率部
【発明の属する技術分野】
この発明は、高周波領域で使用される積層型のストリップライン共振器やストリップラインフィルタ等の積層型電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、自動車電話や携帯電話、あるいは衛星放送など、マイクロ波領域の電磁波を利用する通信の進展にともない、高周波で損失の小さい部品に対する要求が高まっている。特に近年開発された積層型のストリップライン共振器やストリップラインフィルタの低損失化に対する要求は大きい。従来の積層型のストリップライン共振器は、特開平５−２４３８２８号公報に示されるように、均質な誘電体セラミックス中に、ストリップライン層、シールド層、および入出力用の容量形成層等が形成された構造を有している。
【０００３】
【発明が解決しようとする課題】
しかしながらこのような構造をもつ従来の積層型のストリップライン共振器におけるストリップライン上の電流分布を考えると、ストリップラインの端縁部に電流が集中してしまい、その影響で損失を低くすることができないという課題があった。これと同様な課題を従来の積層型のストリップラインフィルタ等の積層型電子部品にも有していた。
【０００４】
この発明は、上記の課題を解決するため、積層型のストリップライン共振器やストリップラインフィルタ等のストリップラインの端縁部の電流集中による損失を低くすることのできる積層型電子部品およびその製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
請求項１記載の積層型電子部品は、複数の誘電体シートを積層し一体化させた誘電体中にストリップラインと、前記ストリップラインと略平行なシールド層とを備えた積層型電子部品であって、前記ストリップラインの端縁部周辺の前記誘電体中に、前記ストリップラインと略平行で、かつ前記誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、前記低誘電率部または前記空孔部は前記ストリップラインの端縁部から前記シールド層に立てた垂面を横切ることを特徴とする。
【０００６】
この構成によれば、ストリップラインの端縁部周辺の誘電体中に、ストリップラインと略平行で、かつ誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、低誘電率部または空孔部はストリップラインの端縁部からシールド層に立てた垂面を横切ることにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項２記載の積層型電子部品は、請求項１記載の積層型電子部品において、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分としている。
【０００７】
このように、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることが好ましい。これは、誘電体の誘電率が高いほど損失低下の効果が大きいため、誘電率の高いセラミックスを主成分としたものを用いることにより、大きい効果を得ることができる。また、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることにより、導体による損失を低くすることができる。
【０００８】
請求項３記載の積層型電子部品の製造方法は、内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に熱処理により分解・飛散する成分を埋設して空孔部形成用シートを形成する工程と、前記空孔部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程と、前記熱処理により前記貫通孔に埋設した成分を分解・飛散させて空孔部を形成する工程とを含むことを特徴とする。
【０００９】
この製造方法により、ストリップラインの端縁部周辺に位置し、ストリップラインと略平行で、かつ、誘電体シートを構成する誘電体に囲まれるように空孔部を形成することにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項４記載の積層型電子部品の製造方法は、内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に前記誘電体シートより誘電率の低い誘電体を含む成分を埋設して低誘電率部形成用シートを形成する工程と、前記低誘電率部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程とを含むことを特徴とする。
【００１０】
この製造方法により、ストリップラインの端縁部周辺に位置し、ストリップラインと略平行で、かつ、誘電体シートを構成する誘電体に囲まれるように低誘電率部を形成することにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。
請求項５記載の積層型電子部品の製造方法は、請求項３または４記載の積層型電子部品の製造方法において、誘電体シートとしてセラミックスを主成分とするグリーンシートを用い、ストリップラインをＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とする材料で形成する。
【００１１】
このように、誘電体シートとしてセラミックスを主成分とするグリーンシートを用い、ストリップラインをＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とする材料で形成することにより、損失低下の効果が大きく好ましい。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。
〔第１の実施の形態；請求項１，２に対応〕
図１はこの発明の実施の形態における積層型電子部品の一例である積層型のストリップライン共振器の斜視図である。図２の（ａ）、（ｂ）、（ｃ）はそれぞれ図１のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ断面図である。図３の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ図２のＤ−Ｄ線断面図、Ｅ−Ｅ線断面図、Ｆ−Ｆ線断面図、Ｇ−Ｇ線断面図、Ｈ−Ｈ線断面図である。
【００１３】
１は誘電体シートを積層した誘電体であり、樹脂、コンポジット、あるいはセラミックス等で構成される。樹脂としては、エポキシ、フェノール等が使用でき、コンポジットとしては、ガラス−エポキシ、ガラス−ポリイミド等が使用できる。セラミックスとしては、アルミナ−ガラス系、Ｂａ−Ｎｄ−Ｔｉ−Ｏ−ＳｉＯ２ −Ｂ２ Ｏ３ 系、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系等が使用できる。特に、セラミックスは高誘電率のものが知られ、素子の小型化に有利であるので好ましい。
【００１４】
２、３、４はそれぞれシールド層、ストリップライン層、入出力用の容量形成層であり、Ａｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔ等で構成される内部導体である。これらの内部導体は、金属箔を張りつける、あるいは金属ペーストをスクリーン印刷して焼付ける等で形成する。シールド層２は、外部の電磁波の遮断および素子に入力された電磁波の漏洩を阻止する作用がある。ストリップライン層３は、この例の場合、一方を短絡しており、１／４波長共振器として作用する。入出力用の容量形成層４は、電磁波を素子へ導入し、ストリップライン層３へ結合させる作用がある。
【００１５】
５、６、７は外部導体であり、Ａｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔ等で構成される。これらの外部導体５、６、７は、金属ペーストをスクリーン印刷あるいはデッピング等で所定の場所に付着させ、焼付け等で形成する。また、場合によっては、外部導体５、６、７の表面をＮｉ−ＳｎあるいはＮｉ−半田等でメッキする。
【００１６】
８ａは空孔部であり、この空孔部８ａはストリップライン層３の端縁部周辺の誘電体１中に形成している。また、空孔部８ａの代わりに、誘電体１より誘電率の低い低誘電率部８ｂを形成してもよい。この部分の形成方法は、第２の実施の形態で説明する。
この実施の形態によれば、誘電体１中に形成されたストリップライン層３の端縁部周辺の誘電体１中に空孔部８ａまたは低誘電率部８ｂを設けたことにより、ストリップライン層３の端縁部に電流が集中するのを緩和し、損失を低下させる効果がある。この効果は、誘電体１の誘電率が高いほど大きいので、誘電体１としては高誘電率のセラミックスが好ましい。また、ストリップライン層３などの導体は、Ａｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることにより、導体による損失を低くすることができ好ましい。
【００１７】
なお、この実施の形態では、積層型のストリップライン共振器の例について説明したが、ストリップライン伝送線路、マイクロストリップライン伝送線路、共振器を組み合わせたフィルタでも同様の効果がある。
〔第２の実施の形態；請求項３〜５に対応〕
この第２の実施の形態では、第１の実施の形態における積層型電子部品の製造方法について説明する。
【００１８】
誘電体１としては、アルミナ−ガラス系、Ｂａ−Ｎｄ−Ｔｉ−Ｏ−ＳｉＯ２ −Ｂ２ Ｏ３ 系、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系などのセラミックスを主成分に用いる。誘電体セラミックスの粉末をバインダ、可塑剤、溶剤とともに混合してスラリーを得る。ドクターブレード法あるいはリバースロール法などによりスラリーをグリーンシートに成形し、所定の大きさに切断する。グリーンシートの厚みは、５〜５００μｍ程度である。
【００１９】
このようにして得られたグリーンシートを所定の枚数積層・圧着し、所定の位置に所定の大きさの貫通孔をパンチングなどにより形成する。グリーンシートの厚み、枚数、パンチの形状などにより、形成したい空孔部８ａまたは低誘電率部８ｂの大きさと形状を調整できる。空孔部８ａを形成する場合には、貫通孔に樹脂、カーボンなど熱処理により飛散する成分を詰めておく。低誘電率部８ｂを形成する場合には、貫通孔に、ガラス、アルミナ、フォルステライトなど低誘電率の誘電体をペーストにしたものを詰めておく。
【００２０】
一方、他のグリーンシートの表面に、シールド層２、ストリップライン層３、および入出力用の容量形成層４など所定の内部導体パターンを形成しておく。これらの内部導体パターンは、Ａｕ、Ａｇ、あるいはＣｕなどの導体ペーストをスクリーン印刷で形成してもよいし、エッチングなどでパターン形成した金属箔をグリーンシート表面に張りつけてもよい。
【００２１】
こうして得られた空孔部などの形成用グリーンシート、内部導体パターンを形成したグリーンシート、および通常のグリーンシートを、例えば図１から図３に示した構造になるように重ね合わせ、加圧して圧着する。
このグリーンシート積層体を個片に切断し、３００℃〜７００℃の熱処理によってグリーンシート中に含まれる有機成分や、空孔部８ａを形成する場合のカーボンなどの成分を飛散させた後、８００℃から１０８０℃で焼成する。なお、グリーンシート積層体の切断は焼成後に行っても構わない。焼成された個片の所定の位置にＡｕ、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、あるいはＡｇ−Ｐｔなどで外部導体５、６、７を形成する。この形成方法としては、金属のペーストをスクリーン印刷あるいはデッピング等で所定の場所に付着させ、焼付け等で形成する。なお、外部導体５、６、７の焼付けを焼成と同時に行っても構わない。さらに、必要に応じて、外部導体５、６、７の表面に、Ｎｉ−Ｓｎメッキ、Ｎｉ−半田メッキ膜等（図示せず）を形成する。
【００２２】
この実施の形態の製造方法により、ストリップライン層３の端縁部周辺に空孔部８ａまたは低誘電率部８ｂが存在する積層型のストリップライン共振器やストリップラインフィルタなどを製造することができる。
以上のようにして製造した共振器あるいはフィルタの高周波での透過および反射特性をネットワークアナライザを用いて測定する。共振器の場合は損失の低さを表すＱ値、フィルタの場合は挿入損失や帯域外の減衰などを測定することにより、第１の実施の形態で述べた効果がわかる。
【００２３】
【実施例】
次に、この発明の実施例について説明する。
この実施例では、図１から図３に示したλ／４タイプの積層型のストリップライン共振器として、空孔部８ａを形成した共振器と、低誘電率部８ｂを形成した共振器とを作製した。また、比較例として空孔部８ａと低誘電率部８ｂのいずれも形成していない従来の共振器を作製した。
【００２４】
誘電体１としては、Ｂｉ２ Ｏ３ −Ｎｂ２ Ｏ５ 系のセラミックス（比誘電率εｒ ＝４４）を用いた。このセラミックスの粉末１００ｇに対して、バインダとしてポリビニルブチラール樹脂６ｇ、可塑剤としてフタル酸ｎ−ジブチル２．５ｇ、溶剤として酢酸ブチル４０ｃｃを加え、直径１５ｍｍのジルコニアボールとともにポットに入れ、６０時間回転させてスラリーを得た。このスラリーをドクターブレード法にて厚み８０μｍのグリーンシートに成形し、１００ｍｍ角に切断した。
【００２５】
切断したグリーンシートを３枚重ねて、２００ｋｇ／ｃｍ２ にて圧着した。圧着したグリーンシートの所定の位置に、パンチングにて貫通孔を形成した。この貫通孔に、空孔部８ａを形成する場合にはアクリル樹脂を、低誘電率部８ｂを形成する場合にはアルミナをペースト状にしたものを印刷法により埋めた。
また、別のグリーンシートに、シールド層２、ストリップライン層３、および入出力用の容量形成層４の各導体パターンを、Ａｇペーストをスクリーン印刷することで形成した。各導体パターンは、図１から図３に示した通りである。
【００２６】
これらのグリーンシートを、図１から図３の構造になるように積層し、４００ｋｇ／ｃｍ２ にて圧着した。個片に切断後、５５０℃で熱処理し、有機成分などを飛散させた。その後、９００℃で１時間保持して焼成した。得られた焼成体の所定の部分にＡｇペーストを塗布し、焼き付けて外部導体５、６、７を形成し、完成品を得た。
【００２７】
素子の大きさは、縦８ｍｍ、横５ｍｍ、厚さ２．２ｍｍであり、ストリップラインの長さは７ｍｍ、幅は２ｍｍ、厚さは０．０２５ｍｍであった。空孔部８ａまたは低誘電率部８ｂの長さは７ｍｍ、幅は０．３ｍｍ、厚さは０．１５ｍｍであった。
このようにして作製した積層型のストリップライン共振器の共振周波数とＱ値をネットワークアナライザにて測定した。結果を表１に示す。表１において、実施例▲１▼は空孔部８ａを形成した共振器、実施例▲２▼は低誘電率部８ｂを形成した共振器、比較例は空孔部８ａも低誘電率部８ｂも形成していない従来の共振器を示す。
【００２８】
【表１】
表１に示すように、ストリップライン層３の端縁部の周辺に空孔部８ａまたは低誘電率部８ｂを設けたことで、共振器のＱ値は高くなり、性能が向上したことがわかる。
【００３０】
【発明の効果】
以上のようにこの発明によれば、ストリップラインの端縁部周辺の誘電体中に、ストリップラインと略平行で、かつ誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、低誘電率部または空孔部はストリップラインの端縁部からシールド層に立てた垂面を横切ることにより、ストリップラインの端縁部に電流が集中するのを緩和し、損失を低くすることができる。また、誘電体はセラミックスを主成分とし、ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とすることが、損失低下の効果が大きく好ましい。
【図面の簡単な説明】
【図１】この発明の実施の形態おける積層型電子部品である積層型のストリップライン共振器を示す斜視図である。
【図２】（ａ）は図１のＡ−Ａ線断面図、（ｂ）は図１のＢ−Ｂ線断面図、（ｃ）は図１のＣ−Ｃ線断面図である。
【図３】（ａ）は図２のＤ−Ｄ線断面図、（ｂ）は図２のＥ−Ｅ線断面図、（ｃ）は図２のＦ−Ｆ線断面図、（ｄ）は図２のＧ−Ｇ線断面図、（ｅ）は図２のＨ−Ｈ線断面図である。
【符号の説明】
１ 誘電体
２ シールド層
３ ストリップライン層
４ 入出力用の容量形成層
５，６，７ 外部導体
８ａ 空孔部
８ｂ 低誘電率部
Claims (5)
- 複数の誘電体シートを積層し一体化させた誘電体中にストリップラインと、前記ストリップラインと略平行なシールド層とを備えた積層型電子部品であって、
前記ストリップラインの端縁部周辺の前記誘電体中に、前記ストリップラインと略平行で、かつ前記誘電体に囲まれた誘電率の低い低誘電率部または空孔部を設け、前記低誘電率部または前記空孔部は前記ストリップラインの端縁部から前記シールド層に立てた垂面を横切ることを特徴とする積層型電子部品。 - 誘電体はセラミックスを主成分とし、前記ストリップラインはＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とした請求項１記載の積層型電子部品。
- 内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、
前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に熱処理により分解・飛散する成分を埋設して空孔部形成用シートを形成する工程と、
前記空孔部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程と、
前記熱処理により前記貫通孔に埋設した成分を分解・飛散させて空孔部を形成する工程とを含むことを特徴とする積層型電子部品の製造方法。 - 内層となる誘電体シートにストリップラインを形成し、前記ストリップラインを形成した誘電体シート、及びシールドが形成された誘電体シートを含む複数の誘電体シートを積層し、焼成する積層型電子部品の製造方法であって、
前記ストリップラインを形成した誘電体シートの上方および下方に積層される誘電体シートの所定の位置に所定の形状の貫通孔を開け、この貫通孔に前記誘電体シートより誘電率の低い誘電体を含む成分を埋設して低誘電率部形成用シートを形成する工程と、
前記低誘電率部形成用シートを含む前記複数の誘電体シートを前記埋設された貫通孔が前記ストリップラインの端縁部周辺に位置し、前記ストリップラインと略平行で、かつ、前記誘電体シートを構成する誘電体に囲まれるように積層する工程とを含むことを特徴とする積層型電子部品の製造方法。 - 誘電体シートとしてセラミックスを主成分とするグリーンシートを用い、ストリップラインをＡｕ、ＡｇおよびＣｕのうち少なくとも１つの金属を主成分とする材料で形成する請求項３または４記載の積層型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318596A JP3628804B2 (ja) | 1996-05-17 | 1996-05-17 | 積層型電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318596A JP3628804B2 (ja) | 1996-05-17 | 1996-05-17 | 積層型電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307320A JPH09307320A (ja) | 1997-11-28 |
| JP3628804B2 true JP3628804B2 (ja) | 2005-03-16 |
Family
ID=14854303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12318596A Expired - Fee Related JP3628804B2 (ja) | 1996-05-17 | 1996-05-17 | 積層型電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628804B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683292B1 (ko) * | 2000-03-15 | 2007-02-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 적층전자부품, 적층공용기 및 통신기기 |
| DE60226111T2 (de) | 2001-03-02 | 2009-05-28 | Panasonic Corp., Kadoma | Dielektrisches filter und antennenweiche |
| JP2004201135A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 高周波用配線基板およびその製造方法 |
-
1996
- 1996-05-17 JP JP12318596A patent/JP3628804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307320A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6965284B2 (en) | Dielectric filter, antenna duplexer | |
| US6825748B1 (en) | Module and method of manufacture | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| JPH05299906A (ja) | 高周波多層集積回路 | |
| JP3628804B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| KR100287646B1 (ko) | 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법 | |
| JP2006238027A (ja) | 誘電体フィルタ、及び、誘電体フィルタの製造方法 | |
| KR100522225B1 (ko) | 유전체 필터 및 이것을 사용한 안테나 공용기와 통신 기기 | |
| JPH08124746A (ja) | 積層インダクタ | |
| JP4501291B2 (ja) | 誘電体フィルタおよびそれを用いたアンテナ共用器と通信機器 | |
| JP4280131B2 (ja) | 積層フィルタ | |
| JP2006222691A (ja) | 電子部品 | |
| JP2004072417A (ja) | マイクロストリップライン、ストリップライン、およびこれらを用いた共振器 | |
| JP3667948B2 (ja) | 高周波複合回路ブロック | |
| JP4608821B2 (ja) | 積層フィルタ | |
| JP2810621B2 (ja) | 積層型誘電体フィルタ | |
| JP4582311B2 (ja) | 信号伝送線路、電子部品及び信号伝送線路の製造方法 | |
| JP3931115B2 (ja) | 誘電体共振器と誘電体フィルタの製造方法 | |
| JP2936887B2 (ja) | セラミック積層デバイスの製造方法 | |
| JP3488288B2 (ja) | 共振回路基板 | |
| JP5709669B2 (ja) | フィルタ装置 | |
| JP2004356910A (ja) | 誘電体共振器 | |
| JP2004356965A (ja) | 誘電体共振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |