JPH1070364A - セラミック基板及びその製造方法並びに分割回路基板 - Google Patents
セラミック基板及びその製造方法並びに分割回路基板Info
- Publication number
- JPH1070364A JPH1070364A JP8227013A JP22701396A JPH1070364A JP H1070364 A JPH1070364 A JP H1070364A JP 8227013 A JP8227013 A JP 8227013A JP 22701396 A JP22701396 A JP 22701396A JP H1070364 A JPH1070364 A JP H1070364A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- circuit board
- molded body
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】分割溝で分割すると端面電極を直接切断するこ
とになり、端面電極に分割する際の力が作用することに
より、また、分割回路基板の取り扱い時に端面電極が剥
がれ落ちる等、端面電極と絶縁基体の接続信頼性が低か
った。 【解決手段】絶縁層１０を複数積層してなる絶縁基体１
３と、絶縁層１０間に形成された内部配線１１と、絶縁
基体１３表面に形成された分割溝７と、絶縁基体１３の
厚み方向に形成された端面電極２を形成する導電部材２
１とを備えてなり、分割溝７で分割した際に複数の分割
回路基板１となるセラミック基板において、導電部材２
１が略Ｕ字状をなし、隣り合う分割回路基板１の導電部
材２１の端部同士が分割溝７を挟んで対向させ、導電部
材２１と接続されるアンカー部１７を分割回路基板１に
形成してなるものである。
とになり、端面電極に分割する際の力が作用することに
より、また、分割回路基板の取り扱い時に端面電極が剥
がれ落ちる等、端面電極と絶縁基体の接続信頼性が低か
った。 【解決手段】絶縁層１０を複数積層してなる絶縁基体１
３と、絶縁層１０間に形成された内部配線１１と、絶縁
基体１３表面に形成された分割溝７と、絶縁基体１３の
厚み方向に形成された端面電極２を形成する導電部材２
１とを備えてなり、分割溝７で分割した際に複数の分割
回路基板１となるセラミック基板において、導電部材２
１が略Ｕ字状をなし、隣り合う分割回路基板１の導電部
材２１の端部同士が分割溝７を挟んで対向させ、導電部
材２１と接続されるアンカー部１７を分割回路基板１に
形成してなるものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、単位ブロック毎に
分割した際にはそれぞれが複数の端面電極を有する分割
回路基板となるセラミック基板及びその製造方法並びに
分割回路基板に関するものである。
分割した際にはそれぞれが複数の端面電極を有する分割
回路基板となるセラミック基板及びその製造方法並びに
分割回路基板に関するものである。
【０００２】
【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、複合化が
押し進められている。
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、複合化が
押し進められている。
【０００３】このような動向の中で、セラミック回路基
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、表面実装用ハイブリッドＩＣを中
心にして幅広く応用されてきた。
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、表面実装用ハイブリッドＩＣを中
心にして幅広く応用されてきた。
【０００４】従来、表面実装用ハイブリッドＩＣはセラ
ミック回路基板に半田接合されて用いられている。そし
て、その接合確認と信頼性維持の観点から、セラミック
回路基板は端面電極を有する構造とされている。その端
面電極の構造を製造方法の観点からみると、大別して３
種類の製造方法がある。
ミック回路基板に半田接合されて用いられている。そし
て、その接合確認と信頼性維持の観点から、セラミック
回路基板は端面電極を有する構造とされている。その端
面電極の構造を製造方法の観点からみると、大別して３
種類の製造方法がある。
【０００５】まずスル−ホ−ル厚膜構造と呼ばれる構造
で、既に端面電極用のスル−ホ−ルが形成された未焼成
もしくは既焼成のセラミック基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペ−ストをスル−ホ−
ル内壁面にコーティングし、焼き付ける方法により達成
される構造である。本方法の利点は基板を多数個取りで
処理出来る為、即ち、単位ブロック毎に分割した際には
それぞれが複数の端面電極を有する分割回路基板とな
り、工数削減に有利である。
で、既に端面電極用のスル−ホ−ルが形成された未焼成
もしくは既焼成のセラミック基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペ−ストをスル−ホ−
ル内壁面にコーティングし、焼き付ける方法により達成
される構造である。本方法の利点は基板を多数個取りで
処理出来る為、即ち、単位ブロック毎に分割した際には
それぞれが複数の端面電極を有する分割回路基板とな
り、工数削減に有利である。
【０００６】第２の構造は単独形成構造と呼ばれる構造
で、単位ブロックに分割された分割回路基板に、基本的
に１端面ずつ厚膜印刷技術等を用いて端面電極をパタ−
ンニング、焼き付けする方法で達成される構造である。
本方法の利点は実装投影面積でみたときにスルーホール
によるデッドスペースがなく、小型化に適した点であ
る。
で、単位ブロックに分割された分割回路基板に、基本的
に１端面ずつ厚膜印刷技術等を用いて端面電極をパタ−
ンニング、焼き付けする方法で達成される構造である。
本方法の利点は実装投影面積でみたときにスルーホール
によるデッドスペースがなく、小型化に適した点であ
る。
【０００７】第３の構造は第１の構造を応用したもので
あり、セラミック基板が多層化されて構成されている
際、その未焼成のグリーンシート１層毎にスルーホール
を形成し、該スルーホールの内壁面に導電性ペ−ストを
コーティングし、該スルーホール厚膜構造をとったもの
を積層一体化することにより達成される構造である。こ
の利点は内部配線と端面電極の接合がとり易い点にあ
る。
あり、セラミック基板が多層化されて構成されている
際、その未焼成のグリーンシート１層毎にスルーホール
を形成し、該スルーホールの内壁面に導電性ペ−ストを
コーティングし、該スルーホール厚膜構造をとったもの
を積層一体化することにより達成される構造である。こ
の利点は内部配線と端面電極の接合がとり易い点にあ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上記３
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第１のスル−ホ−ル厚膜構造では、セラミッ
ク基板が内部配線を有していた場合、内部配線と端面電
極の接続信頼性に欠ける。未焼成のセラミック基板が対
象であるならば、それにパンチング工法等によりスル−
ホ−ルを形成する必要があるが、形成時に内部配線が崩
れて端面電極との接点がとれにくい。
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第１のスル−ホ−ル厚膜構造では、セラミッ
ク基板が内部配線を有していた場合、内部配線と端面電
極の接続信頼性に欠ける。未焼成のセラミック基板が対
象であるならば、それにパンチング工法等によりスル−
ホ−ルを形成する必要があるが、形成時に内部配線が崩
れて端面電極との接点がとれにくい。
【０００９】また、既焼成のセラミック回路基板が対象
であるならば、内部配線に含まれる収縮調整用のフラッ
クス成分等がフリー面であるスルホール内壁面に浮き上
がり、端面電極との接合が難しいという課題が生じる。
この課題を解決する為に、エッチング処理等を行うこと
があるが、本処理はセラミッスを腐食する可能性があ
り、且つコストアップにつながる。また、幅の広い端面
電極が必要な場合、フラックス成分等がフリー面である
スルホール内壁面に浮き上がるため、必要な幅を完全に
コーティングすることは難しい。
であるならば、内部配線に含まれる収縮調整用のフラッ
クス成分等がフリー面であるスルホール内壁面に浮き上
がり、端面電極との接合が難しいという課題が生じる。
この課題を解決する為に、エッチング処理等を行うこと
があるが、本処理はセラミッスを腐食する可能性があ
り、且つコストアップにつながる。また、幅の広い端面
電極が必要な場合、フラックス成分等がフリー面である
スルホール内壁面に浮き上がるため、必要な幅を完全に
コーティングすることは難しい。
【００１０】第２の単独形成構造では、端面を露出させ
る為に、多数個取りが出来ない。従ってセラミック回路
基板の表面に部品を実装する際、実装効率を大きく低下
させてしまう。
る為に、多数個取りが出来ない。従ってセラミック回路
基板の表面に部品を実装する際、実装効率を大きく低下
させてしまう。
【００１１】第３の構造も第１の構造と同様に端面電極
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導体ペーストを充填する場合には、導体ペーストを
スルーホール内壁面のみに残すには導体ペーストの除去
作業が必要となり、また、導体ペーストをそのまま残し
た場合には導体ペーストが余分に必要となるという問題
があった。さらに、一層毎にパンチング等によりスルー
ホールを形成していたため、スルーホール内壁面が凹凸
となり、端面電極表面も凹凸になりやすいという問題が
あった。
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導体ペーストを充填する場合には、導体ペーストを
スルーホール内壁面のみに残すには導体ペーストの除去
作業が必要となり、また、導体ペーストをそのまま残し
た場合には導体ペーストが余分に必要となるという問題
があった。さらに、一層毎にパンチング等によりスルー
ホールを形成していたため、スルーホール内壁面が凹凸
となり、端面電極表面も凹凸になりやすいという問題が
あった。
【００１２】また、第１および第３の構造では、図８に
示すように、絶縁基体４０の表面に形成された分割溝４
１が、分割した際には端面電極となる円筒状の導電部材
４３を通過していたため、分割溝４１で分割すると導電
部材４３を直接切断することになり、導電部材４３に分
割する際の力が作用し、導電部材４３が剥がれ落ちる
等、導電部材４３と絶縁基体４０の接続信頼性が低下す
るという問題があった。
示すように、絶縁基体４０の表面に形成された分割溝４
１が、分割した際には端面電極となる円筒状の導電部材
４３を通過していたため、分割溝４１で分割すると導電
部材４３を直接切断することになり、導電部材４３に分
割する際の力が作用し、導電部材４３が剥がれ落ちる
等、導電部材４３と絶縁基体４０の接続信頼性が低下す
るという問題があった。
【００１３】さらに、従来から種々の端面構造や導体形
状が用いられてきたが、金型を用いるパンチング工法に
より端面電極を作成した場合、円及び楕円等の単純形状
による設計を強いられ、導電部材４３と絶縁基体４０の
接続信頼性や量産性に優れた端面構造が得られなった。
状が用いられてきたが、金型を用いるパンチング工法に
より端面電極を作成した場合、円及び楕円等の単純形状
による設計を強いられ、導電部材４３と絶縁基体４０の
接続信頼性や量産性に優れた端面構造が得られなった。
【００１４】さらにまた、上記第１乃至第３の構造にお
いては、絶縁基体４０の凹部表面に単に導電部材が積層
されている状態であり、絶縁基体４０の凹部から導電部
材が剥離し易いという問題があった。
いては、絶縁基体４０の凹部表面に単に導電部材が積層
されている状態であり、絶縁基体４０の凹部から導電部
材が剥離し易いという問題があった。
【００１５】
【課題を解決するための手段】本発明のセラミック基板
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁基体表面に形成された分割溝とを有
し、該分割溝で分割した際にそれぞれが内部配線と複数
の端面電極を有する分割回路基板となるセラミック基板
であって、前記絶縁基体はその厚み方向に形成され、か
つ前記分割溝上に形成された貫通孔を有し、該貫通孔の
内面に、前記分割溝を除いて前記分割回路基板の端面電
極となる一対の馬蹄形状の導電部材を形成するととも
に、該導電部材と接続されるアンカー部を前記分割回路
基板となる領域に前記絶縁基体の厚み方向に形成してな
るものである。
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁基体表面に形成された分割溝とを有
し、該分割溝で分割した際にそれぞれが内部配線と複数
の端面電極を有する分割回路基板となるセラミック基板
であって、前記絶縁基体はその厚み方向に形成され、か
つ前記分割溝上に形成された貫通孔を有し、該貫通孔の
内面に、前記分割溝を除いて前記分割回路基板の端面電
極となる一対の馬蹄形状の導電部材を形成するととも
に、該導電部材と接続されるアンカー部を前記分割回路
基板となる領域に前記絶縁基体の厚み方向に形成してな
るものである。
【００１６】また、本発明のセラミック基板の製造方法
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁基体表面に形成された分割溝とを有
し、該分割溝で分割した際にそれぞれが内部配線と複数
の端面電極を有する分割回路基板となるセラミック基板
の製造方法であって、セラミックスからなる絶縁層材
料、光硬化可能なモノマー、有機バインダを含有するス
リップ材を薄層化し乾燥して絶縁層成形体を形成する工
程と、該絶縁層成形体の表面に前記端面電極およびこの
端面電極に接続されるアンカー部の形成位置を除いて露
光処理を施す工程と、露光処理を施した前記絶縁層成形
体を現像処理して、端面電極を形成する位置に一対の馬
蹄形状の端面電極用貫通溝をその端部同士が対向するよ
うに形成するとともに、前記端面電極用貫通溝と連続す
るアンカー部用貫通溝を形成する工程と、該端面電極用
貫通溝およびアンカー部用貫通溝内に導電性ペーストを
充填する工程と、前記絶縁層成形体の表面に導電性ペー
ストを印刷して内部配線パターンを形成する工程と、前
記端面電極用貫通溝およびアンカー部用貫通溝内に導電
性ペーストを充填した前記絶縁層成形体に露光処理前の
絶縁層成形体を積層する工程と、露光処理から積層まで
の工程を繰り返して形成された積層成形体の表面に、前
記分割回路基板毎に分割するための分割溝を前記一対の
馬蹄形状の端面電極用貫通溝の間を通過するように形成
する工程と、該分割溝が形成された積層成形体を焼成す
る工程とを具備する方法である。
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁基体表面に形成された分割溝とを有
し、該分割溝で分割した際にそれぞれが内部配線と複数
の端面電極を有する分割回路基板となるセラミック基板
の製造方法であって、セラミックスからなる絶縁層材
料、光硬化可能なモノマー、有機バインダを含有するス
リップ材を薄層化し乾燥して絶縁層成形体を形成する工
程と、該絶縁層成形体の表面に前記端面電極およびこの
端面電極に接続されるアンカー部の形成位置を除いて露
光処理を施す工程と、露光処理を施した前記絶縁層成形
体を現像処理して、端面電極を形成する位置に一対の馬
蹄形状の端面電極用貫通溝をその端部同士が対向するよ
うに形成するとともに、前記端面電極用貫通溝と連続す
るアンカー部用貫通溝を形成する工程と、該端面電極用
貫通溝およびアンカー部用貫通溝内に導電性ペーストを
充填する工程と、前記絶縁層成形体の表面に導電性ペー
ストを印刷して内部配線パターンを形成する工程と、前
記端面電極用貫通溝およびアンカー部用貫通溝内に導電
性ペーストを充填した前記絶縁層成形体に露光処理前の
絶縁層成形体を積層する工程と、露光処理から積層まで
の工程を繰り返して形成された積層成形体の表面に、前
記分割回路基板毎に分割するための分割溝を前記一対の
馬蹄形状の端面電極用貫通溝の間を通過するように形成
する工程と、該分割溝が形成された積層成形体を焼成す
る工程とを具備する方法である。
【００１７】さらに、本発明の分割回路基板は、分割絶
縁基体の外周面にその厚み方向に形成された凹部に、該
凹部に沿って端面電極を形成してなる分割回路基板にお
いて、前記凹部に、前記端面電極の端部を被覆する突出
部を一体に設けてなるとともに、前記端面電極に接続さ
れるアンカー部を前記分割絶縁基体に厚み方向に設けて
なるものである。
縁基体の外周面にその厚み方向に形成された凹部に、該
凹部に沿って端面電極を形成してなる分割回路基板にお
いて、前記凹部に、前記端面電極の端部を被覆する突出
部を一体に設けてなるとともに、前記端面電極に接続さ
れるアンカー部を前記分割絶縁基体に厚み方向に設けて
なるものである。
【００１８】尚、本発明のセラミックスからなる絶縁層
において、セラミックとはガラスセラミックも含む意味
であり、絶縁層とは誘電体層も含む意味である。分割し
て基板を作製する場合もあるが、分割して電子部品を作
製する場合も含む。
において、セラミックとはガラスセラミックも含む意味
であり、絶縁層とは誘電体層も含む意味である。分割し
て基板を作製する場合もあるが、分割して電子部品を作
製する場合も含む。
【００１９】
【作用】本発明のセラミック基板によれば、単位ブロッ
ク毎に分割する為の分割溝を、端面電極となる相向かい
合う２つの馬蹄形状の導電部材の端部間を通るように形
成したため、分割溝に沿って分割しても、端面電極とな
る導電部材を直接分割することがなくなり、さらにアン
カー部により導電部材が分割絶縁基体に強固に固定され
るため、分割絶縁基体からの端面電極の剥がれが抑制さ
れ、この端面電極と分割絶縁基体との接続信頼性を向上
することができる。
ク毎に分割する為の分割溝を、端面電極となる相向かい
合う２つの馬蹄形状の導電部材の端部間を通るように形
成したため、分割溝に沿って分割しても、端面電極とな
る導電部材を直接分割することがなくなり、さらにアン
カー部により導電部材が分割絶縁基体に強固に固定され
るため、分割絶縁基体からの端面電極の剥がれが抑制さ
れ、この端面電極と分割絶縁基体との接続信頼性を向上
することができる。
【００２０】また、内部配線と端面電極の接続信頼性が
良好であり、製造工数も少なく、多数個取りの可能なセ
ラミック基板が実現可能となる。更に、多数個取りがで
きることから、セラミック基板の表面に部品を実装する
際に実装効率も高くなるという利点があげられる。
良好であり、製造工数も少なく、多数個取りの可能なセ
ラミック基板が実現可能となる。更に、多数個取りがで
きることから、セラミック基板の表面に部品を実装する
際に実装効率も高くなるという利点があげられる。
【００２１】さらに、分割溝に沿って分割して得られた
本発明の分割回路基板では、分割絶縁基体の外周面に形
成された凹部の内方に突出した突出部により、馬蹄形状
の端面電極の端部が被覆されることになり、端面電極が
分割回路基板の外周面には露出せず、外部から直接的に
力が作用するようなことが殆どなく、分割回路基板の取
り扱い時に端面電極が剥がれ落ちる等の問題も改善され
る。さらに、アンカー部により端面電極が分割回路基板
に強固に固定されることになるため、端面電極の剥がれ
をさらに防止することができる。
本発明の分割回路基板では、分割絶縁基体の外周面に形
成された凹部の内方に突出した突出部により、馬蹄形状
の端面電極の端部が被覆されることになり、端面電極が
分割回路基板の外周面には露出せず、外部から直接的に
力が作用するようなことが殆どなく、分割回路基板の取
り扱い時に端面電極が剥がれ落ちる等の問題も改善され
る。さらに、アンカー部により端面電極が分割回路基板
に強固に固定されることになるため、端面電極の剥がれ
をさらに防止することができる。
【００２２】本発明のセラミック基板の製造方法では、
端面電極を絶縁層の厚み方向に、絶縁層一層毎に形成す
る発想は、従来の技術で説明した第３の方法と基本的に
同様である。但し、第３の方法のようにスルーホールを
形成した場合と異なり、端面電極に相当する部分（端面
電極用貫通溝）に端面電極導体を埋め込むような形成で
あることが特徴である。スルーホール方式では、埋め込
まれた導体が剥離するという問題により製作不能であっ
た、例えば１ｍｍの厚みの基板の端面に１ｍｍの幅の端
面電極を形成するといった幅広の端面電極形成が可能に
なる。
端面電極を絶縁層の厚み方向に、絶縁層一層毎に形成す
る発想は、従来の技術で説明した第３の方法と基本的に
同様である。但し、第３の方法のようにスルーホールを
形成した場合と異なり、端面電極に相当する部分（端面
電極用貫通溝）に端面電極導体を埋め込むような形成で
あることが特徴である。スルーホール方式では、埋め込
まれた導体が剥離するという問題により製作不能であっ
た、例えば１ｍｍの厚みの基板の端面に１ｍｍの幅の端
面電極を形成するといった幅広の端面電極形成が可能に
なる。
【００２３】
【発明の実施の形態】本発明のセラミック基板は、一対
の馬蹄形状の導電部材を、絶縁基体に形成された分割溝
を挟んで端部同士が対向するように所定間隔をおいて形
成してなるものである。本発明のセラミック基板の絶縁
基体は、セラミックまたはガラスセラミックからなる絶
縁層を複数積層して構成されており、これらの絶縁層の
間には内部配線が形成されている。そして、このセラミ
ック基板の表面には、分割溝が形成されており、この分
割溝は、端部同士が対向するように形成された一対の馬
蹄形状の導電部材の間に形成されている。導電部材に
は、絶縁層に形成されたアンカー部が接続されている。
分割溝に沿ってセラミック基板を分割することにより、
絶縁基体の外周面に形成された凹部に、該凹部の内方に
突出した突出部が形成され、この突出部により端面電極
の端部が被覆され、かつ、アンカー部により絶縁層にア
ンカーされた複数の端面電極を有する分割回路基板が得
られる。
の馬蹄形状の導電部材を、絶縁基体に形成された分割溝
を挟んで端部同士が対向するように所定間隔をおいて形
成してなるものである。本発明のセラミック基板の絶縁
基体は、セラミックまたはガラスセラミックからなる絶
縁層を複数積層して構成されており、これらの絶縁層の
間には内部配線が形成されている。そして、このセラミ
ック基板の表面には、分割溝が形成されており、この分
割溝は、端部同士が対向するように形成された一対の馬
蹄形状の導電部材の間に形成されている。導電部材に
は、絶縁層に形成されたアンカー部が接続されている。
分割溝に沿ってセラミック基板を分割することにより、
絶縁基体の外周面に形成された凹部に、該凹部の内方に
突出した突出部が形成され、この突出部により端面電極
の端部が被覆され、かつ、アンカー部により絶縁層にア
ンカーされた複数の端面電極を有する分割回路基板が得
られる。
【００２４】本発明のセラミック基板の製造方法は、絶
縁層成形体に露光，現像し、端面電極となる位置に馬蹄
形状の端面電極用貫通溝を形成するとともに、端面電極
に接続されるアンカー部となる位置にアンカー部用貫通
溝を形成し、これらの溝に導体ペーストを充填し、以上
の工程を繰り返して、分割した際にはそれぞれがアンカ
ー部に接続された端面電極を有する分割回路基板が複数
形成されたセラミック基板を製造する方法である。
縁層成形体に露光，現像し、端面電極となる位置に馬蹄
形状の端面電極用貫通溝を形成するとともに、端面電極
に接続されるアンカー部となる位置にアンカー部用貫通
溝を形成し、これらの溝に導体ペーストを充填し、以上
の工程を繰り返して、分割した際にはそれぞれがアンカ
ー部に接続された端面電極を有する分割回路基板が複数
形成されたセラミック基板を製造する方法である。
【００２５】また、本発明の製造方法では、端部同士を
対向して形成された一対の馬蹄形状の導電部材の内部に
は、絶縁層成形体の積層一体化後に絶縁層成形体と同一
組成の柱状体が存在している。この構造のまま分割溝に
沿って分割すると端面電極が形成できないため、分割前
に導電部材の内部の柱状体を取り除かなくてはならない
が、この取り除く工程はセラミック基板をハイブリッド
ＩＣ単位ブロックとして使用する前（分割前）であれば
どの過程でも良い。例えば、積層一体化後、焼成前に行
っても良いし、焼成後でもかまわない。
対向して形成された一対の馬蹄形状の導電部材の内部に
は、絶縁層成形体の積層一体化後に絶縁層成形体と同一
組成の柱状体が存在している。この構造のまま分割溝に
沿って分割すると端面電極が形成できないため、分割前
に導電部材の内部の柱状体を取り除かなくてはならない
が、この取り除く工程はセラミック基板をハイブリッド
ＩＣ単位ブロックとして使用する前（分割前）であれば
どの過程でも良い。例えば、積層一体化後、焼成前に行
っても良いし、焼成後でもかまわない。
【００２６】また、分割された分割回路基板は最終的に
半田により実装されるため、分割回路基板の端面電極は
半田で接合できるものでなくてはならない。従って、ガ
ラスセラミックを含むセラミックスとの同時焼成を考え
ると、セラミックスは８００〜１０５０℃程度で焼成可
能な材料であり、また、端面電極の構成金属は、銀，パ
ラジウム，白金，銅および銀とパラジウムの合金のうち
の一種を主成分とするものであり、このうちでも銀系合
金もしくは銅が好ましい。銀は半田食われがある為、ニ
ッケル下地でスズめっき等を施したほうが好ましい。ま
た、タングステンやモリブデン等は半田で接続が直接不
可能である為に、この場合にもタングステンやモリブデ
ン等の表面にメッキ等を施したほうが好ましい。
半田により実装されるため、分割回路基板の端面電極は
半田で接合できるものでなくてはならない。従って、ガ
ラスセラミックを含むセラミックスとの同時焼成を考え
ると、セラミックスは８００〜１０５０℃程度で焼成可
能な材料であり、また、端面電極の構成金属は、銀，パ
ラジウム，白金，銅および銀とパラジウムの合金のうち
の一種を主成分とするものであり、このうちでも銀系合
金もしくは銅が好ましい。銀は半田食われがある為、ニ
ッケル下地でスズめっき等を施したほうが好ましい。ま
た、タングステンやモリブデン等は半田で接続が直接不
可能である為に、この場合にもタングステンやモリブデ
ン等の表面にメッキ等を施したほうが好ましい。
【００２７】本発明の製造方法について詳細に説明す
る。
る。
【００２８】先ず、絶縁層となるスリップ材は、ガラス
セラミックスまたはセラミック材料、光硬化可能なモノ
マー、有機バインダと、有機溶剤を均質混練して得られ
た溶剤系のスリップ材である。
セラミックスまたはセラミック材料、光硬化可能なモノ
マー、有機バインダと、有機溶剤を均質混練して得られ
た溶剤系のスリップ材である。
【００２９】また８５０〜１０５０℃で焼成されるいわ
ゆる低温焼成セラミックスを複合回路ブロックとして用
いる場合においては、絶縁層には、セラミック材料とガ
ラス材料（両者を合わせて固形成分という）を一般的に
用いる。
ゆる低温焼成セラミックスを複合回路ブロックとして用
いる場合においては、絶縁層には、セラミック材料とガ
ラス材料（両者を合わせて固形成分という）を一般的に
用いる。
【００３０】セラミック材料としては、クリストバライ
ト、石英、コランダム（αアルミナ）、ムライト、ジル
コニア、コージェライト等の粉末であり、その平均粒径
は、好ましくは１．０〜６．０μｍ、更に好ましくは
１．５〜４．０μｍである。これらのセラミック材料は
２種以上混合して用いてもよい。ここで、１．０〜６．
０μｍのセラミック材料を用いるのは、セラミック材料
の平均粒径が１．０μｍ未満の場合は、スリップ化する
ことが困難であり、後述の露光時に露光光が乱反射して
充分な露光ができなくなり、逆に平均粒径が６．０μｍ
を超えると緻密な絶縁層が得にくくなるからである。
ト、石英、コランダム（αアルミナ）、ムライト、ジル
コニア、コージェライト等の粉末であり、その平均粒径
は、好ましくは１．０〜６．０μｍ、更に好ましくは
１．５〜４．０μｍである。これらのセラミック材料は
２種以上混合して用いてもよい。ここで、１．０〜６．
０μｍのセラミック材料を用いるのは、セラミック材料
の平均粒径が１．０μｍ未満の場合は、スリップ化する
ことが困難であり、後述の露光時に露光光が乱反射して
充分な露光ができなくなり、逆に平均粒径が６．０μｍ
を超えると緻密な絶縁層が得にくくなるからである。
【００３１】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、８５０〜１０５０℃で焼成した後
に、コージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウィレマイト、ドロマイ
ト、ペタライト及びその置換誘導体の結晶を少なくとも
１種析出するものであれば、強度の高い絶縁層が可能と
なる。特に、アノーサイトまたはセルジアンを析出する
結晶化ガラスフリットを用いると、より強度の高い絶縁
層が得られ、また、コージェライトまたはムライトを析
出し得る結晶化ガラスフリットを用いると、焼成後の熱
膨張率が低い為、回路基板上にＩＣ等のシリコンチップ
を配置するための回路基板としては最適となる。
ラスフリットであり、８５０〜１０５０℃で焼成した後
に、コージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウィレマイト、ドロマイ
ト、ペタライト及びその置換誘導体の結晶を少なくとも
１種析出するものであれば、強度の高い絶縁層が可能と
なる。特に、アノーサイトまたはセルジアンを析出する
結晶化ガラスフリットを用いると、より強度の高い絶縁
層が得られ、また、コージェライトまたはムライトを析
出し得る結晶化ガラスフリットを用いると、焼成後の熱
膨張率が低い為、回路基板上にＩＣ等のシリコンチップ
を配置するための回路基板としては最適となる。
【００３２】絶縁層の強度、熱膨張率を考慮した最も好
ましいガラス材料としては、Ｂ2 Ｏ3 、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｎＯ、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が６００〜８００℃付近にある為、
８５０〜１０５０℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
ましいガラス材料としては、Ｂ2 Ｏ3 、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｎＯ、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が６００〜８００℃付近にある為、
８５０〜１０５０℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
【００３３】夫々の成分の作用として、Ｂ2 Ｏ3 、Ｓｉ
Ｏ2 は、主にネットワークフォーマーとして、Ａｌ2 Ｏ
3 は、主にインターミディエイトとして、ＺｎＯ、アル
カリ土類酸化物は、主に更にネットワークモディファイ
ヤーとして作用する。
Ｏ2 は、主にネットワークフォーマーとして、Ａｌ2 Ｏ
3 は、主にインターミディエイトとして、ＺｎＯ、アル
カリ土類酸化物は、主に更にネットワークモディファイ
ヤーとして作用する。
【００３４】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、１．０〜５．０μｍ、好ましくは１．
５〜３．５μｍである。
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、１．０〜５．０μｍ、好ましくは１．
５〜３．５μｍである。
【００３５】ここで、粉砕されたガラスフリットの平均
粒径を１．０〜５．０μｍとしたのは、平均粒径が１．
０μｍ未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が５．０μｍを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
粒径を１．０〜５．０μｍとしたのは、平均粒径が１．
０μｍ未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が５．０μｍを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
【００３６】上述のセラミック材料とガラス材料との構
成比率は、セラミック材料が１０重量％〜５０重量％、
好ましくは２０重量％〜３５重量％であり、ガラス材料
が９０重量％〜５０重量％、好ましくは８０重量％〜６
５重量％である。
成比率は、セラミック材料が１０重量％〜５０重量％、
好ましくは２０重量％〜３５重量％であり、ガラス材料
が９０重量％〜５０重量％、好ましくは８０重量％〜６
５重量％である。
【００３７】ここで、セラミック材料が１０重量％〜５
０重量％、ガラス材料が９０重量％〜５０重量％とした
のは、セラミック材料が１０重量％未満、且つガラス材
料が９０重量％を越えると、絶縁層にガラス質が増加し
すぎ、絶縁層の強度等からしても不適切であり、また、
セラミック材料が５０重量％を越え、且つガラス材料が
５０重量％未満となると、後述の露光時に露光光が乱反
射して充分な露光ができなくなり、焼成後の絶縁層の緻
密性も損なわれるからである。
０重量％、ガラス材料が９０重量％〜５０重量％とした
のは、セラミック材料が１０重量％未満、且つガラス材
料が９０重量％を越えると、絶縁層にガラス質が増加し
すぎ、絶縁層の強度等からしても不適切であり、また、
セラミック材料が５０重量％を越え、且つガラス材料が
５０重量％未満となると、後述の露光時に露光光が乱反
射して充分な露光ができなくなり、焼成後の絶縁層の緻
密性も損なわれるからである。
【００３８】上述のセラミック材料の他に、スリップ材
の構成材料としては、焼結によって消失される光硬化可
能なモノマー、有機バインダーと、さらに、有機溶剤と
を含んでいる。溶剤系のスリップ材の代わりに水系スリ
ップ材を用いても良い。
の構成材料としては、焼結によって消失される光硬化可
能なモノマー、有機バインダーと、さらに、有機溶剤と
を含んでいる。溶剤系のスリップ材の代わりに水系スリ
ップ材を用いても良い。
【００３９】溶剤系スリップ材の光硬化可能なモノマー
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、２級もしくは３級炭素を有し
たモノマーが好ましく、例えば少なくとも１つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチレングリコールジアク
リレートおよびそれらに対応するメタクリレートも有効
である。光硬化可能なモノマーは、露光で硬化され、現
像で露光以外部分が容易に除去できるような範囲で添加
され、例えば、固形成分に対して５〜１５重量％以下で
ある。
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、２級もしくは３級炭素を有し
たモノマーが好ましく、例えば少なくとも１つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチレングリコールジアク
リレートおよびそれらに対応するメタクリレートも有効
である。光硬化可能なモノマーは、露光で硬化され、現
像で露光以外部分が容易に除去できるような範囲で添加
され、例えば、固形成分に対して５〜１５重量％以下で
ある。
【００４０】溶剤系スリップ材の有機バインダは、光硬
化可能なモノマーと同様に熱分解性の良好なものでなく
てはならない。具体的には６００℃以下で熱分解が可能
でなくてはならない。更に好ましくは５００℃以下であ
る。熱分解温度が６００℃を越えると、絶縁層内に残存
してしまい、カーボンとしてトラップし、基体を灰色に
変色させたり、絶縁層の絶縁抵抗及びＱ値までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
化可能なモノマーと同様に熱分解性の良好なものでなく
てはならない。具体的には６００℃以下で熱分解が可能
でなくてはならない。更に好ましくは５００℃以下であ
る。熱分解温度が６００℃を越えると、絶縁層内に残存
してしまい、カーボンとしてトラップし、基体を灰色に
変色させたり、絶縁層の絶縁抵抗及びＱ値までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
【００４１】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
【００４２】上述のように、ガラスセラミックスまたは
セラミック材料、光硬化可能なモノマー、有機バインダ
さらに、有機溶剤とともに混合、混練して、絶縁層とな
る溶剤系スリップ材が構成される。混合・混練方法は従
来より用いられている方法、例えばボールミルによる方
法を用いればよい。スリップ材の薄層化方法は、例え
ば、ドクターブレード法（ナイフコート法）、ロールコ
ート法、印刷法などにより形成され、特に塗布後の絶縁
層成形体の表面が平坦化することが容易なドクターブレ
ード法などが好適である。尚、スリップ材は薄層化の方
法に応じて所定粘度に調整される。
セラミック材料、光硬化可能なモノマー、有機バインダ
さらに、有機溶剤とともに混合、混練して、絶縁層とな
る溶剤系スリップ材が構成される。混合・混練方法は従
来より用いられている方法、例えばボールミルによる方
法を用いればよい。スリップ材の薄層化方法は、例え
ば、ドクターブレード法（ナイフコート法）、ロールコ
ート法、印刷法などにより形成され、特に塗布後の絶縁
層成形体の表面が平坦化することが容易なドクターブレ
ード法などが好適である。尚、スリップ材は薄層化の方
法に応じて所定粘度に調整される。
【００４３】また、端面電極となる導体材料の導電性ペ
ーストは、銀系合金または銅のうち少なくとも１つの金
属材料の粉末と、低融点ガラス成分と、有機バインダー
及び有機溶剤とを均質混練したものが好適に使用され
る。内部配線及びビアホール導体となる導体材料の導電
性ペーストは端面電極のものと同様でもかまわないし、
銀を主成分としたものでもかまわない。これらは、特に
焼成温度が８５０〜１０５０℃であるため、金属材料と
しては、比較的低融点であり、且つ低抵抗材料が選択さ
れ、また、低融点ガラス成分も、絶縁層となる絶縁層成
形体（スリップ材を塗布、乾燥したもの）との焼結挙動
を考慮して、その屈伏点が７００℃前後となるものが使
用される。アンカー部は、端面電極に接続できるもので
あればどのような材料から構成しても良く、端面電極材
料と異なるものでも良いが、端面電極との接続性および
製造容易性の観点から同一材料からなることが望まし
い。この場合には、アンカー部に内部配線を接続するこ
ともできる。
ーストは、銀系合金または銅のうち少なくとも１つの金
属材料の粉末と、低融点ガラス成分と、有機バインダー
及び有機溶剤とを均質混練したものが好適に使用され
る。内部配線及びビアホール導体となる導体材料の導電
性ペーストは端面電極のものと同様でもかまわないし、
銀を主成分としたものでもかまわない。これらは、特に
焼成温度が８５０〜１０５０℃であるため、金属材料と
しては、比較的低融点であり、且つ低抵抗材料が選択さ
れ、また、低融点ガラス成分も、絶縁層となる絶縁層成
形体（スリップ材を塗布、乾燥したもの）との焼結挙動
を考慮して、その屈伏点が７００℃前後となるものが使
用される。アンカー部は、端面電極に接続できるもので
あればどのような材料から構成しても良く、端面電極材
料と異なるものでも良いが、端面電極との接続性および
製造容易性の観点から同一材料からなることが望まし
い。この場合には、アンカー部に内部配線を接続するこ
ともできる。
【００４４】本発明のセラミック回路基板の製造方法
は、まず、支持基板上にスリップ材料を薄層化（以下、
単に塗布という）・乾燥して絶縁層となる絶縁層成形体
を形成する。
は、まず、支持基板上にスリップ材料を薄層化（以下、
単に塗布という）・乾燥して絶縁層となる絶縁層成形体
を形成する。
【００４５】支持基板としては、ガラス基板，有機フィ
ルム，アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外される。
ルム，アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外される。
【００４６】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。
【００４７】次に、支持基板上に形成した絶縁層成形体
に端面電極となる馬蹄形状の端面電極用貫通溝及び端面
電極用貫通溝に連通するアンカー部用貫通溝、さらに必
要に応じビアホール導体となる貫通穴を形成する。尚、
実際には、貫通溝及び貫通穴の下部は支持基板などによ
って閉塞されているが、便宜上貫通溝及び貫通穴とい
う。
に端面電極となる馬蹄形状の端面電極用貫通溝及び端面
電極用貫通溝に連通するアンカー部用貫通溝、さらに必
要に応じビアホール導体となる貫通穴を形成する。尚、
実際には、貫通溝及び貫通穴の下部は支持基板などによ
って閉塞されているが、便宜上貫通溝及び貫通穴とい
う。
【００４８】貫通溝及び貫通穴の形成方法は、露光・現
像を用いて行う。尚、ビアホール導体の形成の不要な絶
縁層成形体については、この貫通穴の形成、そして次に
続く導電性ペーストの充填を省略する。
像を用いて行う。尚、ビアホール導体の形成の不要な絶
縁層成形体については、この貫通穴の形成、そして次に
続く導電性ペーストの充填を省略する。
【００４９】露光処理は、例えば、フォトターゲットを
絶縁層成形体上に近接または載置して、貫通溝および貫
通穴以外の領域に、低圧、高圧、超高圧の水銀灯系の露
光光を照射する。これにより、貫通溝及び貫通穴以外の
領域では、光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝及び貫通穴部分のみが現像処理によ
って除去可能な溶化部となる。この際の端面電極用貫通
溝の形状は、端部同士が対向するように一対の馬蹄形状
の端面電極用貫通溝を所定間隔をおいて形成される。ア
ンカー部の形状は、端面電極がアンカーされる形状であ
ればどのような形状でも良いが、特に、アンカー効果の
点からＴ字状であることが望ましい。
絶縁層成形体上に近接または載置して、貫通溝および貫
通穴以外の領域に、低圧、高圧、超高圧の水銀灯系の露
光光を照射する。これにより、貫通溝及び貫通穴以外の
領域では、光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝及び貫通穴部分のみが現像処理によ
って除去可能な溶化部となる。この際の端面電極用貫通
溝の形状は、端部同士が対向するように一対の馬蹄形状
の端面電極用貫通溝を所定間隔をおいて形成される。ア
ンカー部の形状は、端面電極がアンカーされる形状であ
ればどのような形状でも良いが、特に、アンカー効果の
点からＴ字状であることが望ましい。
【００５０】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通溝や貫通
穴である露光溶化部に接触させ、現像を行う。一対の馬
蹄形状の端面電極用貫通溝の端部同士の間には、絶縁層
成形体の一部が残存している。その後、必要に応じて洗
浄及び乾燥を行なう。
スプレー現像法やパドル現像法によって、貫通溝や貫通
穴である露光溶化部に接触させ、現像を行う。一対の馬
蹄形状の端面電極用貫通溝の端部同士の間には、絶縁層
成形体の一部が残存している。その後、必要に応じて洗
浄及び乾燥を行なう。
【００５１】次に、端面電極、アンカー部及びビアホー
ル導体となる導電部材を、絶縁層成形体の貫通溝や貫通
穴に導電性ペーストを充填し、乾燥することによって形
成する。充填方法は、例えばスクリーン印刷方法で行な
う。
ル導体となる導電部材を、絶縁層成形体の貫通溝や貫通
穴に導電性ペーストを充填し、乾燥することによって形
成する。充填方法は、例えばスクリーン印刷方法で行な
う。
【００５２】次に、内部配線となるパターンを導電性ペ
ーストを用いて印刷・乾燥する。印刷方法は、例えばス
クリーン印刷方法で行なう。尚、内部配線が不要な場合
は、この工程は省略される。また、この内部配線パター
ンの形成は、貫通溝形成後に形成しても良い。
ーストを用いて印刷・乾燥する。印刷方法は、例えばス
クリーン印刷方法で行なう。尚、内部配線が不要な場合
は、この工程は省略される。また、この内部配線パター
ンの形成は、貫通溝形成後に形成しても良い。
【００５３】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通溝及び貫通穴の
形成、導電性ペーストの印刷形成による導電部材及び内
部配線となるパターンの形成で、基本的に１層分の絶縁
層成形体及び内部配線パターンの形成が終了し、これを
所望の回数繰り返すことにより未焼成状態の積層成形体
が完成する。その後、必要に応じてプレス等を行ない形
状を整える。
層成形体の形成、露光・現像による貫通溝及び貫通穴の
形成、導電性ペーストの印刷形成による導電部材及び内
部配線となるパターンの形成で、基本的に１層分の絶縁
層成形体及び内部配線パターンの形成が終了し、これを
所望の回数繰り返すことにより未焼成状態の積層成形体
が完成する。その後、必要に応じてプレス等を行ない形
状を整える。
【００５４】この後、積層成形体に、端部が対向するよ
うに形成された一対の馬蹄形状の端面電極用貫通溝の間
を分割溝が通過するように、分割回路基板毎に分割する
ための分割溝を形成する。この分割溝の形成工程は、一
対の馬蹄形状の端面電極用貫通溝の内側に形成された馬
蹄形状の導電部材内部の柱状体を取り除く前に行うこと
が望ましい。
うに形成された一対の馬蹄形状の端面電極用貫通溝の間
を分割溝が通過するように、分割回路基板毎に分割する
ための分割溝を形成する。この分割溝の形成工程は、一
対の馬蹄形状の端面電極用貫通溝の内側に形成された馬
蹄形状の導電部材内部の柱状体を取り除く前に行うこと
が望ましい。
【００５５】次に、端面電極用貫通溝に充填された一対
の馬蹄形状の導電部材内部の柱状体を取り除く。本工程
は先述のごとく未焼成状態のセラミック回路基板状態で
実施することは本発明においては限定されるものではな
いが、加工の容易性から積層成形体を形成した後除去す
ることが好ましい。方法としては金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
の馬蹄形状の導電部材内部の柱状体を取り除く。本工程
は先述のごとく未焼成状態のセラミック回路基板状態で
実施することは本発明においては限定されるものではな
いが、加工の容易性から積層成形体を形成した後除去す
ることが好ましい。方法としては金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
【００５６】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程（〜６００
℃）で絶縁層成形体、内部配線パターン，端面電極、ア
ンカー部及びビアホール導体の導電部材の有機成分を消
失する。その後、所定雰囲気、所定温度で絶縁層となる
絶縁層成形体および内部配線パターン，端面電極，アン
カー部，ビアホール導体となる導電部材を一括的に焼成
する。
ダ過程と焼成過程からなり、脱バインダ過程（〜６００
℃）で絶縁層成形体、内部配線パターン，端面電極、ア
ンカー部及びビアホール導体の導電部材の有機成分を消
失する。その後、所定雰囲気、所定温度で絶縁層となる
絶縁層成形体および内部配線パターン，端面電極，アン
カー部，ビアホール導体となる導電部材を一括的に焼成
する。
【００５７】
【実施例】図１は、本発明の製造方法により作製された
セラミック基板を分割溝に沿って分割し、得られた分割
回路基板の斜視図である。図１において、符号１は分割
回路基板を示しており、入出力端子、電源端子、グラン
ド端子等の端子が端面電極２として示されている。図１
においては、端面電極２は分割回路基板１の側面４面に
計１０箇所形成されている。これらの端面電極２には分
割回路基板１に形成されたアンカー部１７が接続されて
いる。また、分割回路基板１の表面には、表面電極（配
線）３が形成され、この表面電極３には抵抗器やコンデ
ンサ等のチップ部品４が接続されている。また、分割回
路基板１にはキャビティ部５が形成されており、このキ
ャビティ部５には半導体ベアチップ６が収容され、ワイ
ヤにより表層電極３と接続されている。
セラミック基板を分割溝に沿って分割し、得られた分割
回路基板の斜視図である。図１において、符号１は分割
回路基板を示しており、入出力端子、電源端子、グラン
ド端子等の端子が端面電極２として示されている。図１
においては、端面電極２は分割回路基板１の側面４面に
計１０箇所形成されている。これらの端面電極２には分
割回路基板１に形成されたアンカー部１７が接続されて
いる。また、分割回路基板１の表面には、表面電極（配
線）３が形成され、この表面電極３には抵抗器やコンデ
ンサ等のチップ部品４が接続されている。また、分割回
路基板１にはキャビティ部５が形成されており、このキ
ャビティ部５には半導体ベアチップ６が収容され、ワイ
ヤにより表層電極３と接続されている。
【００５８】このような分割回路基板１は、この分割回
路基板１が集合した、図２に示すようなセラミック基板
を分割溝７に沿って分割することにより得られる。
路基板１が集合した、図２に示すようなセラミック基板
を分割溝７に沿って分割することにより得られる。
【００５９】この実施例では、セラミック基板を、内部
配線導体として金系、銀系、銅系導体を使用した低温焼
成のセラミックにより形成した場合について説明する。
配線導体として金系、銀系、銅系導体を使用した低温焼
成のセラミックにより形成した場合について説明する。
【００６０】本発明のセラミック基板は、図３に示すよ
うに、絶縁層１０ａ〜１０ｇ、内部配線１１、ビアホー
ル導体１２、端面電極２となる導電部材２１、導電部材
２１に接続されるアンカー部１７とからなり、絶縁層１
０ａ〜１０ｇにより絶縁基体１３が形成され、表面には
表面電極３が形成されている。尚、図２においては、表
面電極３およびアンカー部１７の記載は省略している。
うに、絶縁層１０ａ〜１０ｇ、内部配線１１、ビアホー
ル導体１２、端面電極２となる導電部材２１、導電部材
２１に接続されるアンカー部１７とからなり、絶縁層１
０ａ〜１０ｇにより絶縁基体１３が形成され、表面には
表面電極３が形成されている。尚、図２においては、表
面電極３およびアンカー部１７の記載は省略している。
【００６１】絶縁層１０ａ〜１０ｇはガラスセラミック
材料からなり、それぞれの厚みは４０〜１５０μｍであ
る。このような絶縁層１０ａと絶縁層１０ｂ、絶縁層１
０ｃと絶縁層１０ｄ、絶縁層１０ｅと絶縁層１０ｆ、絶
縁層１０ｆと絶縁層１０ｇ間には、内部配線１１が配置
されている。内部配線１１は、金系、銀系、銅系の金属
材料、例えば銀系導体からなっている。また、内部配線
１１は、絶縁層１０ｇの厚みを貫くビアホール導体１２
によって接続されているものもあれば、容量結合等で分
布定数的に接続されるものもある。このビアホール導体
１２も内部配線１１と同様に金系、銀系、銅系の金属材
料、例えば銀系導体からなっている。
材料からなり、それぞれの厚みは４０〜１５０μｍであ
る。このような絶縁層１０ａと絶縁層１０ｂ、絶縁層１
０ｃと絶縁層１０ｄ、絶縁層１０ｅと絶縁層１０ｆ、絶
縁層１０ｆと絶縁層１０ｇ間には、内部配線１１が配置
されている。内部配線１１は、金系、銀系、銅系の金属
材料、例えば銀系導体からなっている。また、内部配線
１１は、絶縁層１０ｇの厚みを貫くビアホール導体１２
によって接続されているものもあれば、容量結合等で分
布定数的に接続されるものもある。このビアホール導体
１２も内部配線１１と同様に金系、銀系、銅系の金属材
料、例えば銀系導体からなっている。
【００６２】絶縁基体１３の表面には、絶縁層１０ｇの
ビアホール導体１２と接続する表面電極３が形成されて
おり、この表面電極３上には、必要に応じて厚膜抵抗体
膜や厚膜保護膜が形成されたり、メッキ処理されたり、
また、図１に示したように、ＩＣを含む各種電子部品が
半田やボンディング細線によって接合される。
ビアホール導体１２と接続する表面電極３が形成されて
おり、この表面電極３上には、必要に応じて厚膜抵抗体
膜や厚膜保護膜が形成されたり、メッキ処理されたり、
また、図１に示したように、ＩＣを含む各種電子部品が
半田やボンディング細線によって接合される。
【００６３】本発明の分割回路基板は、図４及び図５に
示される中間構造を経て製造される。まず、絶縁層１０
ａ〜１０ｇとなるスリップ材を作成する。
示される中間構造を経て製造される。まず、絶縁層１０
ａ〜１０ｇとなるスリップ材を作成する。
【００６４】溶剤系スリップ材は、例えば、ガラス材料
であるＳｉＯ2 、Ａｌ2 Ｏ3 、ＺｎＯ、ＭｇＯ、Ｂ2 Ｏ
3 を主成分とする結晶化ガラス粉末５０重量％とセラミ
ック材料であるアルミナ粉末５０重量％とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約４８時間混練し
て作成される。
であるＳｉＯ2 、Ａｌ2 Ｏ3 、ＺｎＯ、ＭｇＯ、Ｂ2 Ｏ
3 を主成分とする結晶化ガラス粉末５０重量％とセラミ
ック材料であるアルミナ粉末５０重量％とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約４８時間混練し
て作成される。
【００６５】尚、この実施例では溶剤系スリップ材を作
成しているが、上述のように親水性の官能基を付加した
光硬化可能なモノマー、例えば多官能基メタクリレート
モノマー、有機バインダ、例えばカルボキシル変性アル
キルメタクリレートを用いて、イオン交換水で混練した
水系スリップ材を作成しても構わない。
成しているが、上述のように親水性の官能基を付加した
光硬化可能なモノマー、例えば多官能基メタクリレート
モノマー、有機バインダ、例えばカルボキシル変性アル
キルメタクリレートを用いて、イオン交換水で混練した
水系スリップ材を作成しても構わない。
【００６６】また、内部配線１１、ビアホール導体１
２、端面電極２、アンカー部１７となる導電性ペースト
を作成する。導電性ペーストは、低融点で且つ低抵抗の
金属材料である例えば銀粉末と、硼珪酸系低融点ガラ
ス、例えばＢ2 Ｏ3 −ＳｉＯ2 −ＢａＯガラス、ＣａＯ
−Ｂ2 Ｏ3 −ＳｉＯ2 ガラス、ＣａＯ−Ａｌ2 Ｏ3 −Ｂ
2Ｏ3 −ＳｉＯ2 ガラスと、有機バインダ、例えばエチ
ルセルロースとを、有機溶剤、例えば２，２，４−トリ
メチル−１，３−ペンタジオ−ルモノイソブチレ−トに
混合し、ボールミルで均質に混練して作成する。
２、端面電極２、アンカー部１７となる導電性ペースト
を作成する。導電性ペーストは、低融点で且つ低抵抗の
金属材料である例えば銀粉末と、硼珪酸系低融点ガラ
ス、例えばＢ2 Ｏ3 −ＳｉＯ2 −ＢａＯガラス、ＣａＯ
−Ｂ2 Ｏ3 −ＳｉＯ2 ガラス、ＣａＯ−Ａｌ2 Ｏ3 −Ｂ
2Ｏ3 −ＳｉＯ2 ガラスと、有機バインダ、例えばエチ
ルセルロースとを、有機溶剤、例えば２，２，４−トリ
メチル−１，３−ペンタジオ−ルモノイソブチレ−トに
混合し、ボールミルで均質に混練して作成する。
【００６７】そして、先ず、図４（ａ）に示すように、
上述のスリップ材を用意された支持基板１４上に塗布し
て乾燥を行い、最下層となる絶縁層成形体２０ａを形成
する。具体的には、まず、支持基板１４上に、上述のス
リップ材をドクターブレード法によって塗布した後乾燥
して、焼成後の絶縁層１０ａ〜１０ｇの最下層である絶
縁層１０ａとなる絶縁層成形体２０ａを形成する。ここ
で、支持基板１４としては、マイラーフイルムを用い、
焼成工程前に取り外される。塗布後の乾燥条件は、６０
〜８０℃で２０分乾燥であり、薄層化・乾燥された絶縁
層成形体２０ａの厚みは１２０μｍである。
上述のスリップ材を用意された支持基板１４上に塗布し
て乾燥を行い、最下層となる絶縁層成形体２０ａを形成
する。具体的には、まず、支持基板１４上に、上述のス
リップ材をドクターブレード法によって塗布した後乾燥
して、焼成後の絶縁層１０ａ〜１０ｇの最下層である絶
縁層１０ａとなる絶縁層成形体２０ａを形成する。ここ
で、支持基板１４としては、マイラーフイルムを用い、
焼成工程前に取り外される。塗布後の乾燥条件は、６０
〜８０℃で２０分乾燥であり、薄層化・乾燥された絶縁
層成形体２０ａの厚みは１２０μｍである。
【００６８】この絶縁層成形体２０ａには端面電極２に
相当する導電部材２１およびこの導電部材２１に接続す
るアンカー部１７が形成されるため、図４（ｂ）に示す
ように、端面電極用貫通溝２３およびアンカー部用貫通
溝３７の形成を行う。一対の端面電極用貫通溝２３は、
平面方向からみると、図６に示すように、それらの端部
２４同士が所定間隔をおいて対向して形成されている。
また、アンカー部用貫通溝３７はＴ字状をしており、端
面電極用貫通溝２３に連通している。端面電極用貫通溝
２３およびアンカー部用貫通溝３７の形成は、露光処
理、現像処理、洗浄・乾燥処理を行うことにより形成す
る。
相当する導電部材２１およびこの導電部材２１に接続す
るアンカー部１７が形成されるため、図４（ｂ）に示す
ように、端面電極用貫通溝２３およびアンカー部用貫通
溝３７の形成を行う。一対の端面電極用貫通溝２３は、
平面方向からみると、図６に示すように、それらの端部
２４同士が所定間隔をおいて対向して形成されている。
また、アンカー部用貫通溝３７はＴ字状をしており、端
面電極用貫通溝２３に連通している。端面電極用貫通溝
２３およびアンカー部用貫通溝３７の形成は、露光処
理、現像処理、洗浄・乾燥処理を行うことにより形成す
る。
【００６９】露光処理は、例えば、フォトターゲットを
絶縁層成形体２０ａ上に近接または載置して、端面電極
用貫通溝２３およびアンカー部用貫通溝３７以外の領域
に、低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。これにより、端面電極用貫通溝２３およびアンカー
部用貫通溝３７以外の領域では、光硬化可能なモノマー
が光重合反応を起こす。従って、端面電極用貫通溝２３
およびアンカー部用貫通溝３７部分のみが現像処理によ
って除去可能な溶化部となる。
絶縁層成形体２０ａ上に近接または載置して、端面電極
用貫通溝２３およびアンカー部用貫通溝３７以外の領域
に、低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。これにより、端面電極用貫通溝２３およびアンカー
部用貫通溝３７以外の領域では、光硬化可能なモノマー
が光重合反応を起こす。従って、端面電極用貫通溝２３
およびアンカー部用貫通溝３７部分のみが現像処理によ
って除去可能な溶化部となる。
【００７０】具体的には、露光処理は、絶縁層成形体２
０ａ上に端面電極用貫通溝２３およびアンカー部用貫通
溝３７が形成される領域が遮光されるようなフォトター
ゲットを載置して、超高圧水銀灯（１０ｍＷ／ｃｍ2 ）
を光源として用いて露光を行なう。
０ａ上に端面電極用貫通溝２３およびアンカー部用貫通
溝３７が形成される領域が遮光されるようなフォトター
ゲットを載置して、超高圧水銀灯（１０ｍＷ／ｃｍ2 ）
を光源として用いて露光を行なう。
【００７１】これにより、端面電極用貫通溝２３および
アンカー部用貫通溝３７が形成される領域の絶縁層成形
体２０ａにおいては光硬化可能なモノマの光重合反応が
おこらず、端面電極用貫通溝２３およびアンカー部用貫
通溝３７が形成される領域以外の絶縁層成形体２０ａに
おいては、光重合反応が起こる。ここで光重合反応が起
こった部位を不溶化部といい、光重合反応が起こらない
部位を溶化部という。
アンカー部用貫通溝３７が形成される領域の絶縁層成形
体２０ａにおいては光硬化可能なモノマの光重合反応が
おこらず、端面電極用貫通溝２３およびアンカー部用貫
通溝３７が形成される領域以外の絶縁層成形体２０ａに
おいては、光重合反応が起こる。ここで光重合反応が起
こった部位を不溶化部といい、光重合反応が起こらない
部位を溶化部という。
【００７２】尚、１２０μｍ程度の絶縁層成形体は、超
高圧水銀灯（１０ｍＷ／ｃｍ2 ）を２０〜３０秒程度照
射すれば露光を行うことができる。
高圧水銀灯（１０ｍＷ／ｃｍ2 ）を２０〜３０秒程度照
射すれば露光を行うことができる。
【００７３】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、絶縁層成形体
２０ａである露光溶化部に接触させ、現像を行う。その
後、必要に応じて洗浄及び乾燥を行なう。現像処理は、
絶縁層成形体２０ａの溶化部を現像液で除去するもの
で、具体的には１，１，１−トリクロロエタンをスプレ
ー法で現像を行う。
スプレー現像法やパドル現像法によって、絶縁層成形体
２０ａである露光溶化部に接触させ、現像を行う。その
後、必要に応じて洗浄及び乾燥を行なう。現像処理は、
絶縁層成形体２０ａの溶化部を現像液で除去するもの
で、具体的には１，１，１−トリクロロエタンをスプレ
ー法で現像を行う。
【００７４】この現像処理により、絶縁層成形体２０ａ
に１００〜２００μｍ幅でＵ字状の端面電極用貫通溝２
３を形成することができ、またＴ字状のアンカー部用貫
通溝３７を形成することができる。その後、絶縁層成形
体２０ａを現像によって生じる不要なカスなどを洗浄、
乾燥工程により完全に除去する。尚、端面電極用貫通溝
２３は、平面的に見て一部が開口したもの（馬蹄形状）
であれば良く、半円状、Ｕ字状、および楕円形，四角
形，その他の閉ループ状のものの一部が開口した形状で
あっても良いことは勿論である。また、アンカー部用貫
通溝３７は端面電極をアンカーできるものであればどの
ような形状でも良い。
に１００〜２００μｍ幅でＵ字状の端面電極用貫通溝２
３を形成することができ、またＴ字状のアンカー部用貫
通溝３７を形成することができる。その後、絶縁層成形
体２０ａを現像によって生じる不要なカスなどを洗浄、
乾燥工程により完全に除去する。尚、端面電極用貫通溝
２３は、平面的に見て一部が開口したもの（馬蹄形状）
であれば良く、半円状、Ｕ字状、および楕円形，四角
形，その他の閉ループ状のものの一部が開口した形状で
あっても良いことは勿論である。また、アンカー部用貫
通溝３７は端面電極をアンカーできるものであればどの
ような形状でも良い。
【００７５】次に、端面電極用貫通溝２３およびアンカ
ー部用貫通溝３７に導体ペーストを充填し、乾燥して、
図４（ｃ）に示すように、端面電極２を形成するための
導電部材２１およびアンカー部１７を形成するための導
電部材２２を形成する。具体的には、上述の工程で形成
した端面電極用貫通溝２３およびアンカー部用貫通溝３
７に上述の導電性ペーストを充填し、乾燥する。端面電
極用貫通溝２３およびアンカー部用貫通溝３７に相当す
る部位のみに印刷可能なスクリーンを用いる印刷によっ
て、端面電極２となる導電部材２１およびアンカー部１
７となる導電部材２２を形成し、その後、５０℃・１０
分乾燥する。
ー部用貫通溝３７に導体ペーストを充填し、乾燥して、
図４（ｃ）に示すように、端面電極２を形成するための
導電部材２１およびアンカー部１７を形成するための導
電部材２２を形成する。具体的には、上述の工程で形成
した端面電極用貫通溝２３およびアンカー部用貫通溝３
７に上述の導電性ペーストを充填し、乾燥する。端面電
極用貫通溝２３およびアンカー部用貫通溝３７に相当す
る部位のみに印刷可能なスクリーンを用いる印刷によっ
て、端面電極２となる導電部材２１およびアンカー部１
７となる導電部材２２を形成し、その後、５０℃・１０
分乾燥する。
【００７６】次に、焼成後に内部配線１１となるパター
ンを印刷・乾燥を行う。具体的には、図４（ｃ）に示す
ように、絶縁層１０ａと絶縁層１０ｂとの間に配置され
る内部配線１１となる内部配線パターン２６をスクリー
ン印刷法にて形成し、乾燥を行う。内部配線パターン２
６はアンカー部１７の導電部材２２と電気的に接続され
る。
ンを印刷・乾燥を行う。具体的には、図４（ｃ）に示す
ように、絶縁層１０ａと絶縁層１０ｂとの間に配置され
る内部配線１１となる内部配線パターン２６をスクリー
ン印刷法にて形成し、乾燥を行う。内部配線パターン２
６はアンカー部１７の導電部材２２と電気的に接続され
る。
【００７７】そして、前述した絶縁層成形体２０ａの形
成から、内部配線パターン２６の形成までの工程を繰り
返す。このようにして、図５に示すように、最上層の絶
縁層成形体２０ｇを形成し、露光・現像処理により端面
電極用貫通溝２３、アンカー部用貫通溝３７およびビア
ホールを形成するための貫通穴を形成し、端面電極２、
アンカー部１７やビアホール導体１２となる導電性ペー
ストを印刷充填して、７層の積層成形体２７を形成す
る。尚、内部配線パターン２６が不要な場合には、前述
した内部配線パターン２６の作製工程が省略される。
成から、内部配線パターン２６の形成までの工程を繰り
返す。このようにして、図５に示すように、最上層の絶
縁層成形体２０ｇを形成し、露光・現像処理により端面
電極用貫通溝２３、アンカー部用貫通溝３７およびビア
ホールを形成するための貫通穴を形成し、端面電極２、
アンカー部１７やビアホール導体１２となる導電性ペー
ストを印刷充填して、７層の積層成形体２７を形成す
る。尚、内部配線パターン２６が不要な場合には、前述
した内部配線パターン２６の作製工程が省略される。
【００７８】続いて、表面電極３となる導体膜を印刷・
乾燥により形成する。これは、各絶縁層成形体２０ａ〜
２０ｇ、内部配線１１となる配線パターン２６、ビアホ
ール導体１２、アンカー部１７および端面電極２となる
導電部材２１、２２との一括焼成時に、表面電極３とな
る導体膜も一括的に焼成しようとするものである。
乾燥により形成する。これは、各絶縁層成形体２０ａ〜
２０ｇ、内部配線１１となる配線パターン２６、ビアホ
ール導体１２、アンカー部１７および端面電極２となる
導電部材２１、２２との一括焼成時に、表面電極３とな
る導体膜も一括的に焼成しようとするものである。
【００７９】次に、必要に応じて、積層成形体２７の形
状をプレスで整え、分割溝７を形成し、支持基板１４を
取り外す。分割溝７は、図２および図６に示すように対
向して形成された一対の端面電極用貫通溝２３の内側の
柱状体２９を通過するように形成されている。このよう
な分割溝７の形成は、ダイシングソーを用いて形成され
ている。
状をプレスで整え、分割溝７を形成し、支持基板１４を
取り外す。分割溝７は、図２および図６に示すように対
向して形成された一対の端面電極用貫通溝２３の内側の
柱状体２９を通過するように形成されている。このよう
な分割溝７の形成は、ダイシングソーを用いて形成され
ている。
【００８０】次に端面電極２となる一対の馬蹄形状の導
電部材２１で囲まれた円柱状の柱状体２９を取り除く。
除去は金型による打ち抜きで実施する。この際、金型の
クリアランスを配慮した上で、柱状体２９とともに、一
対の導電部材２１の内面が僅かな厚み取り除かれる。本
工程は先述のごとく未焼成状態で実施することは本発明
においては限定されるものではないが、加工の容易性か
ら積層成形体２７を形成した後除去することが好まし
い。方法としては上述したように金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
電部材２１で囲まれた円柱状の柱状体２９を取り除く。
除去は金型による打ち抜きで実施する。この際、金型の
クリアランスを配慮した上で、柱状体２９とともに、一
対の導電部材２１の内面が僅かな厚み取り除かれる。本
工程は先述のごとく未焼成状態で実施することは本発明
においては限定されるものではないが、加工の容易性か
ら積層成形体２７を形成した後除去することが好まし
い。方法としては上述したように金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
【００８１】次に焼成を行う。焼成は、脱バインダー工
程と本焼成工程からなる。脱バインダー工程は、概ね６
００℃以下の温度領域であり、絶縁層成形体２０ａ〜２
０ｇ及び内部配線パターン２６、導電部材２１、２２に
含まれている有機バインダ、光硬化可能なモノマを消失
する過程であり、本焼成工程は、ピーク温度８５０〜１
０５０℃、例えば、９００℃３０分ピークの焼成過程で
あり、絶縁層となる絶縁層成形体１０ａ〜１０ｇおよび
内部配線パターン２６，端面電極２，アンカー部１７，
ビアホール導体１２となる導電部材２１、２２を一括的
に焼成する。
程と本焼成工程からなる。脱バインダー工程は、概ね６
００℃以下の温度領域であり、絶縁層成形体２０ａ〜２
０ｇ及び内部配線パターン２６、導電部材２１、２２に
含まれている有機バインダ、光硬化可能なモノマを消失
する過程であり、本焼成工程は、ピーク温度８５０〜１
０５０℃、例えば、９００℃３０分ピークの焼成過程で
あり、絶縁層となる絶縁層成形体１０ａ〜１０ｇおよび
内部配線パターン２６，端面電極２，アンカー部１７，
ビアホール導体１２となる導電部材２１、２２を一括的
に焼成する。
【００８２】これにより、図３に示すように、７層の絶
縁層１０ａ〜１０ｇの所定の間に内部配線１１、ビアホ
ール導体１２、アンカー部１７、端面電極２となる導電
部材２１が形成され、さらに、表面電極３が形成された
本発明のセラミック基板が作製される。
縁層１０ａ〜１０ｇの所定の間に内部配線１１、ビアホ
ール導体１２、アンカー部１７、端面電極２となる導電
部材２１が形成され、さらに、表面電極３が形成された
本発明のセラミック基板が作製される。
【００８３】その後、表面処理として、さらに、厚膜抵
抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さら
にＩＣチップを含む電子部品の接合を行う。そして、こ
の後、分割溝７に沿って分割することにより、図１に示
したような分割回路基板１が得られる。即ち、分割回路
基板１は、図７に示すように、分割絶縁基体の外周面に
形成された凹部３１に、該凹部３１の内方に突出し、か
つ、端面電極２の端部２４を被覆する突出部３３が設け
られて形成されている。また、端面電極２に接続された
Ｔ字状のアンカー部１７が形成されている。
抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さら
にＩＣチップを含む電子部品の接合を行う。そして、こ
の後、分割溝７に沿って分割することにより、図１に示
したような分割回路基板１が得られる。即ち、分割回路
基板１は、図７に示すように、分割絶縁基体の外周面に
形成された凹部３１に、該凹部３１の内方に突出し、か
つ、端面電極２の端部２４を被覆する突出部３３が設け
られて形成されている。また、端面電極２に接続された
Ｔ字状のアンカー部１７が形成されている。
【００８４】本発明のセラミック基板の製造方法によれ
ば、貫通穴や端面電極用貫通溝、アンカー部用貫通溝が
フォトターゲットを用いて、露光・現像処理によって作
製されるため、フォトターゲットのパターンによって
も、複雑形状や種々の大きさの端面電極やアンカー部、
ビアホール導体が形成され、接続する相手部材に対応し
た形状，大きさとすることができる。
ば、貫通穴や端面電極用貫通溝、アンカー部用貫通溝が
フォトターゲットを用いて、露光・現像処理によって作
製されるため、フォトターゲットのパターンによって
も、複雑形状や種々の大きさの端面電極やアンカー部、
ビアホール導体が形成され、接続する相手部材に対応し
た形状，大きさとすることができる。
【００８５】また、従来の製造方法、即ち、金型やＮＣ
パンチの打ち抜きでは得ることができない大きな径、ま
たは小さな径の貫通溝や貫通穴を形成でき、さらに相対
位置精度の高い貫通穴の形成が可能である。
パンチの打ち抜きでは得ることができない大きな径、ま
たは小さな径の貫通溝や貫通穴を形成でき、さらに相対
位置精度の高い貫通穴の形成が可能である。
【００８６】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態にかかわらず、
常に平面状態を維持でき、絶縁層成形体上に配線パター
ンを形成するにあたって、非常に精度が高くなる。
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態にかかわらず、
常に平面状態を維持でき、絶縁層成形体上に配線パター
ンを形成するにあたって、非常に精度が高くなる。
【００８７】さらに、本発明の分割回路基板では、絶縁
基体の外周面に形成された凹部の内方に突出した突出部
により、端面電極の端部が被覆されることになり、端面
電極が分割回路基板の外周面には露出せず、外部から直
接的に力が作用するようなことが殆どなく、分割回路基
板の取り扱い時に端面電極が剥がれ落ちる等の問題を改
善することができる。また、セラミック基板の分割時に
おいても、端面電極となる導電部材を直接分割すること
がないため力が作用せず、端面電極の剥離を防止するこ
とができる。さらに、アンカー部により端面電極が基板
に確実に固定されることになるので、端面電極の剥離を
防止することができるとともに、アンカー部を関して端
面電極に内部配線等を確実に接続することができる。
基体の外周面に形成された凹部の内方に突出した突出部
により、端面電極の端部が被覆されることになり、端面
電極が分割回路基板の外周面には露出せず、外部から直
接的に力が作用するようなことが殆どなく、分割回路基
板の取り扱い時に端面電極が剥がれ落ちる等の問題を改
善することができる。また、セラミック基板の分割時に
おいても、端面電極となる導電部材を直接分割すること
がないため力が作用せず、端面電極の剥離を防止するこ
とができる。さらに、アンカー部により端面電極が基板
に確実に固定されることになるので、端面電極の剥離を
防止することができるとともに、アンカー部を関して端
面電極に内部配線等を確実に接続することができる。
【００８８】上述の実施例では、内部配線１１として、
Ａｕ系、Ａｇ系、Ｃｕ系の低融点金属材料を用いた低温
焼成のセラミック基板の製造方法で説明したが、内部配
線１１として、タングステン、モリブデンなどの高融点
金属材料を用いた、１３００℃前後で焼成されるセラミ
ック基板に、本発明の製造方法を適用しても構わない。
この場合、スリップ材のガラス材料の組成を所定成分と
し、さらにセラミック材料との混合比率を所定に設定す
る必要がある。
Ａｕ系、Ａｇ系、Ｃｕ系の低融点金属材料を用いた低温
焼成のセラミック基板の製造方法で説明したが、内部配
線１１として、タングステン、モリブデンなどの高融点
金属材料を用いた、１３００℃前後で焼成されるセラミ
ック基板に、本発明の製造方法を適用しても構わない。
この場合、スリップ材のガラス材料の組成を所定成分と
し、さらにセラミック材料との混合比率を所定に設定す
る必要がある。
【００８９】尚、アンカー部１７は、絶縁基体１３の厚
み方向に貫通するように設けても良いが、例えば、図３
の絶縁層１０ａと１０ｂのみに形成したり、絶縁層１０
ｄのみに形成しても良い。
み方向に貫通するように設けても良いが、例えば、図３
の絶縁層１０ａと１０ｂのみに形成したり、絶縁層１０
ｄのみに形成しても良い。
【００９０】
【発明の効果】本発明によれば、内部配線と端面電極の
接続信頼性が良好であり、分割時及び、使用時に端面電
極の導体部が剥がれ落ちる等の問題が改善される。ま
た、製造工数も少なく、多数個取りの可能なセラミック
回路基板が実現可能となる。また、多数個取りができる
ことから、セラミック回路基板の表面に部品を実装する
際に実装効率も高くなる利点があげられる。
接続信頼性が良好であり、分割時及び、使用時に端面電
極の導体部が剥がれ落ちる等の問題が改善される。ま
た、製造工数も少なく、多数個取りの可能なセラミック
回路基板が実現可能となる。また、多数個取りができる
ことから、セラミック回路基板の表面に部品を実装する
際に実装効率も高くなる利点があげられる。
【図１】本発明の製造方法により製造されたセラミック
基板を分割して得られた分割回路基板の斜視図である。
基板を分割して得られた分割回路基板の斜視図である。
【図２】本発明の製造方法により得られたセラミック基
板を示す斜視図である。
板を示す斜視図である。
【図３】図２のＡ線における一部断面図である。
【図４】本発明の製造方法を説明するための工程図であ
る。
る。
【図５】焼成前の積層成形体を示す断面図である。
【図６】図３における一対の馬蹄形状の導電部材近傍を
示す斜視図である。
示す斜視図である。
【図７】分割回路基板の端面電極部分を拡大して示す斜
視図である。
視図である。
【図８】従来のセラミック基板の導電部材部分を拡大し
て示す平面図である。
て示す平面図である。
１・・・分割回路基板 ２・・・端面電極 ４・・・チップ部品 ７・・・分割溝 １０ａ〜１０ｇ・・・絶縁層 １１・・・内部配線 １２・・・ビアホール導体 １３・・・絶縁基体 １４・・・支持基板 １７・・・アンカー部 ２０ａ〜２０ｇ・・・絶縁層成形体 ２１、２２・・・導電部材 ２３・・・端面電極用貫通溝 ２４・・・端部 ２６・・・配線パターン ２７・・・積層成形体 ２９・・・柱状体 ３１・・・凹部 ３３・・・突出部 ３７・・・アンカー部用貫通溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 晃 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内
Claims (3)
- 【請求項１】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、前記絶縁基体表面に形成された分割
溝とを有し、該分割溝で分割した際にそれぞれが内部配
線と複数の端面電極を有する分割回路基板となるセラミ
ック基板であって、前記絶縁基体はその厚み方向に形成
され、かつ前記分割溝上に形成された貫通孔を有し、該
貫通孔の内面に、前記分割溝を除いて前記分割回路基板
の端面電極となる一対の馬蹄形状の導電部材を形成する
とともに、該導電部材と接続されるアンカー部を前記分
割回路基板となる領域に前記絶縁基体の厚み方向に形成
してなることを特徴とするセラミック基板。 - 【請求項２】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、前記絶縁基体表面に形成された分割
溝とを有し、該分割溝で分割した際にそれぞれが内部配
線と複数の端面電極を有する分割回路基板となるセラミ
ック基板の製造方法であって、 セラミックスからなる絶縁層材料、光硬化可能なモノマ
ー、有機バインダを含有するスリップ材を薄層化し乾燥
して絶縁層成形体を形成する工程と、 該絶縁層成形体の表面に前記端面電極およびこの端面電
極に接続されるアンカー部の形成位置を除いて露光処理
を施す工程と、 露光処理を施した前記絶縁層成形体を現像処理して、端
面電極を形成する位置に一対の馬蹄形状の端面電極用貫
通溝をその端部同士が対向するように形成するととも
に、前記端面電極用貫通溝と連続するアンカー部用貫通
溝を形成する工程と、 該端面電極用貫通溝およびアンカー部用貫通溝内に導電
性ペーストを充填する工程と、 前記絶縁層成形体の表面に導電性ペーストを印刷して内
部配線パターンを形成する工程と、 前記端面電極用貫通溝およびアンカー部用貫通溝内に導
電性ペーストを充填した前記絶縁層成形体に露光処理前
の絶縁層成形体を積層する工程と、 露光処理から積層までの工程を繰り返して形成された積
層成形体の表面に、前記分割回路基板毎に分割するため
の分割溝を前記一対の馬蹄形状の端面電極用貫通溝の間
を通過するように形成する工程と、 該分割溝が形成された積層成形体を焼成する工程とを具
備してなることを特徴とするセラミック基板の製造方
法。 - 【請求項３】分割絶縁基体の外周面にその厚み方向に形
成された凹部に、該凹部に沿って端面電極を形成してな
る分割回路基板において、前記凹部に、前記端面電極の
端部を被覆する突出部を一体に設けてなるとともに、前
記端面電極に接続されるアンカー部を前記分割絶縁基体
に厚み方向に設けてなることを特徴とする分割回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22701396A JP3236782B2 (ja) | 1996-08-28 | 1996-08-28 | セラミック基板及びその製造方法並びに分割回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22701396A JP3236782B2 (ja) | 1996-08-28 | 1996-08-28 | セラミック基板及びその製造方法並びに分割回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070364A true JPH1070364A (ja) | 1998-03-10 |
| JP3236782B2 JP3236782B2 (ja) | 2001-12-10 |
Family
ID=16854155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22701396A Expired - Fee Related JP3236782B2 (ja) | 1996-08-28 | 1996-08-28 | セラミック基板及びその製造方法並びに分割回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236782B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307200A (ja) * | 1999-04-23 | 2000-11-02 | Kyocera Corp | 多数個取りセラミック配線基板 |
| US6700177B2 (en) | 2000-05-30 | 2004-03-02 | Alps Electric Co., Ltd. | Compact, surface-mounting-type, electronic-circuit unit |
| FR2847716A1 (fr) * | 2002-11-25 | 2004-05-28 | Samsung Electro Mech | Substrat multicouche en ceramique et procede de fabrication de celui-ci |
| JP2008130618A (ja) * | 2006-11-16 | 2008-06-05 | Murata Mfg Co Ltd | 多層配線基板 |
| JP2011009696A (ja) * | 2009-05-27 | 2011-01-13 | Kyocera Corp | 多数個取り配線基板および配線基板 |
| WO2011037260A1 (ja) * | 2009-09-28 | 2011-03-31 | 京セラ株式会社 | 構造体およびその製造方法 |
| JP2014127678A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
| US8975537B2 (en) | 2009-09-28 | 2015-03-10 | Kyocera Corporation | Circuit substrate, laminated board and laminated sheet |
| CN112601359A (zh) * | 2020-11-27 | 2021-04-02 | 苏州华博电子科技有限公司 | 一种正面与侧面连续薄膜电路的制作方法及制作模具 |
| WO2023091328A1 (en) * | 2021-11-22 | 2023-05-25 | Corning Incorporated | Methods and apparatus for manufacturing an electronic apparatus |
-
1996
- 1996-08-28 JP JP22701396A patent/JP3236782B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307200A (ja) * | 1999-04-23 | 2000-11-02 | Kyocera Corp | 多数個取りセラミック配線基板 |
| US6700177B2 (en) | 2000-05-30 | 2004-03-02 | Alps Electric Co., Ltd. | Compact, surface-mounting-type, electronic-circuit unit |
| FR2847716A1 (fr) * | 2002-11-25 | 2004-05-28 | Samsung Electro Mech | Substrat multicouche en ceramique et procede de fabrication de celui-ci |
| KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
| JP2008130618A (ja) * | 2006-11-16 | 2008-06-05 | Murata Mfg Co Ltd | 多層配線基板 |
| JP2011009696A (ja) * | 2009-05-27 | 2011-01-13 | Kyocera Corp | 多数個取り配線基板および配線基板 |
| WO2011037260A1 (ja) * | 2009-09-28 | 2011-03-31 | 京セラ株式会社 | 構造体およびその製造方法 |
| CN102550139A (zh) * | 2009-09-28 | 2012-07-04 | 京瓷株式会社 | 结构体及其制造方法 |
| US8975537B2 (en) | 2009-09-28 | 2015-03-10 | Kyocera Corporation | Circuit substrate, laminated board and laminated sheet |
| JP5734860B2 (ja) * | 2009-09-28 | 2015-06-17 | 京セラ株式会社 | 構造体およびその製造方法 |
| JP2014127678A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
| CN112601359A (zh) * | 2020-11-27 | 2021-04-02 | 苏州华博电子科技有限公司 | 一种正面与侧面连续薄膜电路的制作方法及制作模具 |
| WO2023091328A1 (en) * | 2021-11-22 | 2023-05-25 | Corning Incorporated | Methods and apparatus for manufacturing an electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3236782B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236782B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
| JP3580688B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
| JP2003101225A (ja) | セラミック基板及び分割回路基板 | |
| JP3231987B2 (ja) | 多層セラミック回路基板の製造方法 | |
| JP2000277916A (ja) | 基板および分割基板 | |
| JP3236785B2 (ja) | 積層セラミック基板の製造方法 | |
| JPH10275979A (ja) | セラミック基板および分割回路基板 | |
| JP2004179181A (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
| JP3500244B2 (ja) | セラミック基板の製造方法 | |
| JP3550283B2 (ja) | 高周波複合回路基板 | |
| JP3651925B2 (ja) | 積層コンデンサ基板の製造方法 | |
| JPH0818236A (ja) | 積層セラミック回路基板の製造方法 | |
| JP2004202831A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
| JP3563577B2 (ja) | 電子部品表面実装用基板 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JP3389383B2 (ja) | 高周波複合回路ブロックおよびその製造方法 | |
| JP3393676B2 (ja) | 多層セラミック回路基板の製造方法 | |
| JPH08213755A (ja) | コンデンサ内蔵型積層セラミック回路基板及びその製造方法 | |
| JP2005072500A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
| JPH0742165U (ja) | 積層回路基板 | |
| JP2004128522A (ja) | 積層インダクタ部品の製造方法 | |
| JP2004179525A (ja) | 複合シート、積層部品およびそれらの製造方法 | |
| JP2000165048A (ja) | 積層回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |