CN108702846B - 连接基板的制造方法 - Google Patents

连接基板的制造方法 Download PDF

Info

Publication number
CN108702846B
CN108702846B CN201780010366.9A CN201780010366A CN108702846B CN 108702846 B CN108702846 B CN 108702846B CN 201780010366 A CN201780010366 A CN 201780010366A CN 108702846 B CN108702846 B CN 108702846B
Authority
CN
China
Prior art keywords
main surface
glass
paste
ceramic substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780010366.9A
Other languages
English (en)
Other versions
CN108702846A (zh
Inventor
高垣达朗
宫泽杉夫
井出晃启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN108702846A publication Critical patent/CN108702846A/zh
Application granted granted Critical
Publication of CN108702846B publication Critical patent/CN108702846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam

Abstract

向陶瓷基材的贯通孔供给金属糊，通过加热而生成金属多孔体。在金属多孔体的主面涂布玻璃糊，并且使玻璃糊含浸到金属多孔体的开口气孔中。通过加热使玻璃糊固化，由此在金属多孔体的主面上形成玻璃层，且使含浸在开口气孔中的玻璃糊成为玻璃相。除去玻璃层，由此得到具备陶瓷基板1A、以及设置在贯通孔2A内的贯通导体11的连接基板10。贯通导体11具备金属多孔体和玻璃相。

Description

连接基板的制造方法
技术领域
本发明涉及制造在贯通孔内形成有通孔导体等贯通导体的电连接基板的方法。
背景技术
作为用于安装SAW滤波器等电子器件的基板，使用在陶瓷等绝缘基板设置贯通孔并将该孔用导体填埋而制成贯通电极的结构的基板(通孔基板)。近年来，随着以移动电话为代表的通信设备的小型化，对使用的电子器件也要求小型化、薄型化，对作为其构成部件的通孔基板也同样要求薄板化。
另外，为了小型化，基板表面的配线也需要微细化，因此，要求贯通电极直径的小径化、以及其位置的高精度化。此外，这些微细配线利用光刻、镀敷形成，为了防止抗蚀剂涂布工序、镀敷工序中药液浸入所带来的不良情况，特别要求贯通电极致密且水密性高。
对于贯通电极的致密化提出各种解决方案，均以较厚的基板和大直径的贯通电极作为对象，在使用薄板以及小直径的贯通电极的情况下，无法得到期望的结果。
例如，专利文献1中，公开如下方法：通过在疏松(多孔质)的贯通电极的表面形成导电保护膜来防止抗蚀液的浸入。但是，如果绝缘性基板较薄，则贯通电极的通气性升高，因此，导电保护膜的强度不足，无法作为保护膜发挥作用。另外，陶瓷与金属之间容易因热膨胀差而剥离。
专利文献2中，公开如下方法：形成多孔质的第一导电体作为贯通电极后，将其空隙用第二导电体填埋。但是，在使用陶瓷基板的情况下，在将基板薄板化时，容易因作为导电材料的金属与陶瓷的热膨胀差而发生开裂、基板的翘曲。
专利文献3中，公开如下方法：在陶瓷基板的贯通孔中填充包含活性金属的金属，由此，在陶瓷基板与贯通电极之间形成活性金属层，进行致密化。但是，除了如上所述的因陶瓷与金属的热膨胀差而发生开裂的问题以外，由于包含活性金属的金属焊料的粘度非常高，所以，如果贯通电极直径较小，则无法很好地填充。
专利文献4中，公开如下方法：在形成贯通电极时，使用包含膨胀材料的导体糊。但是，仅用膨胀材料很难将所有空洞填埋，特别是在薄板化的情况下，无法得到贯通电极的致密性。
专利文献5中，公开如下方法：将粒状导电物质分别配置在陶瓷基板的贯通孔内后，填充玻璃糊。但是，容易因陶瓷与球状导电物质的热膨胀差而发生开裂、翘曲。此外，如果贯通孔减小，则球状导电物质的配置变得困难。
现有技术文献
专利文献
专利文献1：日本特许4154913
专利文献2：日本特开2013-165265
专利文献3：日本特开2015-65442
专利文献4：日本特开H09-46013
专利文献5：日本特开2015-119165
发明内容
本发明的课题在于，在制造具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板时，使贯通孔的水密性得到提高。
本发明的特征在于，具有：
向具有第一主面和第二主面且设置有贯通孔的陶瓷基材的所述贯通孔供给金属糊、通过加热而生成金属多孔体的工序；
在所述金属多孔体的主面涂布玻璃糊、并且使所述玻璃糊含浸到所述金属多孔体的开口气孔中的工序；
通过加热使所述玻璃糊固化、由此在所述金属多孔体的主面上形成玻璃层、且使含浸在所述开口气孔中的所述玻璃糊成为玻璃相的工序；以及
除去所述玻璃层、由此得到具备陶瓷基板、以及设置在所述贯通孔内的贯通导体的连接基板的工序，
所述贯通导体具备所述金属多孔体和所述玻璃相。
根据本发明，在金属多孔体的主面上涂布玻璃糊，使玻璃糊含浸到金属多孔体的开口气孔中，进行烧结。并且，除去残留在陶瓷基材的第一主面侧的玻璃层，由此，使贯通导体在第一主面侧露出。
因此，本发明中，陶瓷基板的贯通孔内的贯通导体由金属多孔体和玻璃相构成，所以，贯通导体与陶瓷的热膨胀差得到缓和，不易发生开裂、翘曲。并且，从第一主面侧向金属多孔体的开口气孔内填充玻璃糊，进行烧结而生成玻璃相，因此，在陶瓷基板的第一主面侧因玻璃相而确保了水密性，连接基板整体的水密性得到改善。
附图说明
图1中，(a)是示意性地表示排列有贯通孔2的陶瓷基材1的俯视图，(b)是陶瓷基材1的横截面图。
图2中，(a)表示在陶瓷基材1的贯通孔中填充有金属糊3的状态，(b)表示将金属糊3烧结而形成金属多孔体4的状态，(c)表示在陶瓷基材1的第一主面1a上形成有玻璃层9的状态，(d)表示除去了玻璃层9的状态。
图3中，(a)是示意性地表示在贯通孔2A中形成有贯通导体11的连接基板10的俯视图，(b)是连接基板10的横截面图。
图4是表示贯通孔内生成的金属多孔体4的结构的示意图。
图5是表示含浸在金属多孔体4的开口气孔16A中的玻璃相19以及形成在陶瓷基板1的第一主面1a上的玻璃层18的示意图。
图6是表示除去玻璃层后的贯通导体11的结构的示意图。
图7是本发明例的贯通导体的照片。
图8是用于对水密性试验的方法进行说明的示意图。
具体实施方式
以下，适当参照附图，对本发明进一步详细地进行说明。
如图1所示，在陶瓷基材1设置有一方的主面1a和另一方的主面1b，形成有多个在主面1a与1b之间贯通的贯通孔2。贯通孔2中具有第一主面1a侧的开口2a和第二主面1b侧的开口2b。
接下来，如图2(a)所示，在陶瓷基材1的开口2内填充金属糊3。然后，对金属糊3进行加热，由此，将金属糊烧结，如图2(b)所示，使贯通孔2内产生金属多孔体4。5是金属多孔体4的第一主面，6是金属多孔体4的第二主面。
接下来，在陶瓷基材1的第一主面1a上涂布玻璃糊，形成玻璃糊层。与此同时，涂布在金属多孔体4的第一主面5上的玻璃糊含浸到金属多孔体4内的开口气孔中。在该状态下，对玻璃糊进行加热而烧结，由此，使其固化。由此，如图2(c)所示，在陶瓷基材1的第一主面1a上形成玻璃层9。同时，含浸在金属多孔体的开口气孔内的玻璃糊固化，生成玻璃相，由此，在贯通孔内生成贯通导体7。应予说明，8是贯通导体7的第一主面。
接下来，除去玻璃层9，由此，使贯通导体在陶瓷基材的第一主面侧露出，制成连接基板。此时，优选对陶瓷基材1的第一主面1a进一步进行研磨，如图2(d)所示，形成研磨面1c，得到连接基板10。
如图2(d)以及图3(a)、(b)所示，连接基板10的陶瓷基板1A中，在各贯通孔2A内填充有贯通导体11。11a是贯通导体11的第一主面，11b是贯通导体11的第二主面。
以下，对本发明的制法的特征进一步进行叙述。
如图2(b)所示，将金属糊烧结，由此，在贯通孔2中形成金属多孔体4。此处，本例中，金属多孔体4从陶瓷基材1的第一主面1a向第二主面1b延伸。5是金属多孔体的第一主面，6是另一方的主面。
如图4所示，金属多孔体4由金属基体(母体)20和气孔16A、16B、16C、16D构成。但是，在金属糊中添加有玻璃成分的情况下，气孔的一部分被玻璃相17填充。基体中产生的气孔有在第一主面5开口的开口气孔16A、16D、在第二主面6开口的开口气孔16B、以及相对于主面5、6而言没有开口的闭口气孔16C。应予说明，开口气孔16A在图4的横截面处相对于第一主面5开口。与此相对，开口气孔16D在图4的横截面处在第一主面5没有开口，但是，以横截面中没有出现的路径在第一主面5开口，因此，将开口气孔16A和16D区别开。
在图4的状态下，开口气孔16A、16B、16D、闭口气孔16C都是：一部分被玻璃相17填充，一部分残留着空隙。
此处，如果对陶瓷基板进行水密性试验，则有时观测到从第一主面1a朝向第二主面1b漏水。推定其原因是：在第一主面5开口的开口气孔16A、16D和在第二主面6开口的开口气孔16B是部分连通的。
因此，本发明的发明人如上所述想到：在第一主面1a侧涂布玻璃糊而形成玻璃层，并且，使玻璃糊的一部分从第一主面5侧含浸到开口气孔16A、16D中。
结果，如图5所示，玻璃糊从第一主面侧含浸到在第一主面5开口的开口气孔16A、16D中。以该状态将玻璃糊烧结，由此，在第一主面1a上形成有玻璃层18，同时，在开口气孔16A、16D中形成有玻璃相19。部分开口气孔中，有时还可能混合存在：原本就存在于金属多孔体中的玻璃相17和通过玻璃糊的含浸以及烧结生成的玻璃相19。
此处，使玻璃糊从第一主面侧含浸到金属多孔体的开口气孔中，由此，开口气孔中的至少第一主面侧被玻璃相19堵塞。结果，从第一主面5朝向第二主面6连通的开口气孔没有残留，因此，水密性得到明显改善。
但是，在图5的状态下，金属多孔体被玻璃层18覆盖，因此，无法通过贯通导体7使陶瓷基材1的两侧电导通。因此，本发明中，除去不需要的玻璃层18，使其成为图6中给出的状态，使贯通导体在第一主面侧露出。此时，如果通过对陶瓷基材的第一主面进行研磨加工，形成研磨面，则使贯通导体更可靠地露出，能够使其露出面平坦化，故优选。
在该状态下，如图6所示，在陶瓷基板1A形成有研磨面1c，陶瓷基板1A的厚度小于研磨前。并且，在贯通孔2A内形成有贯通导体11。在该状态下也是开口气孔中的至少第一主面侧11a被玻璃相19堵塞。结果，从第一主面11a朝向第二主面11b连通的开口气孔没有残留，因此，水密性得到明显改善。
以下，对本发明的构成要素进一步进行叙述。
优选的实施方式中，陶瓷基板的厚度为25～150μm，贯通孔的直径W为20μm～70μm。本发明对于像这样的小型且薄的连接基板特别有用。
从成型难易度的观点考虑，陶瓷基板中形成的贯通孔的直径W更优选为25μm以上。从抑制破损、开裂的观点考虑，邻接的贯通孔2的间隔D(最接近的贯通孔间的距离)优选为50μm以上，更优选为100μm以上。另外，从提高贯通孔的密度的观点考虑，邻接的贯通孔2的间隔D优选为1000μm以下，更优选为500μm以下。
在陶瓷基板形成贯通孔的方法没有特别限定。例如，可以在陶瓷基板的生片上通过销、激光加工形成贯通孔。或者，还可以在制造由陶瓷构成的半成品基板后、通过激光加工在半成品基板上形成贯通孔。
作为构成陶瓷基板的陶瓷，可例示：Al2O3、AlN、ZrO2、Si、Si3N4、SiC。
本发明中，向贯通孔供给金属糊，通过加热而生成金属多孔体。作为构成这样的金属糊的主成分、亦即金属，可例示：Ag、Au、Cu、Pd、或这些金属的混合物。另外，优选相对于金属混合玻璃成分而进行糊化。作为这样的玻璃成分，可例示：SiO2、Al2O3、氧化铋、氧化锌、氧化钒、氧化锡、氧化碲、碱金属氧化物、氟。
金属糊的烧结温度根据糊的种类适当选择，例如可以为500～900℃。
接下来，在金属多孔体的第一主面涂布玻璃糊，并且，使玻璃糊含浸到金属多孔体的开口气孔中。此时，可以在陶瓷基材的第一主面的整体上涂布玻璃糊。或者，也可以通过丝网印刷法等仅在金属多孔体的第一主面上涂布玻璃糊，其他陶瓷表面不涂布玻璃糊。
接下来，通过加热使玻璃糊固化，由此，在金属多孔体的主面上形成玻璃层，且使含浸在开口气孔中的玻璃糊成为玻璃相。玻璃糊的烧结温度根据糊的种类适当选择，例如可以为500～900℃。
接下来，至少除去金属多孔体上存在的玻璃层，由此，得到具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板。在该状态下，至少除去玻璃层而使贯通导体露出即可，优选还对陶瓷基材的第一主面进行研磨。然后，在陶瓷基板的各主面11a、11b形成规定的配线、焊盘等。另外，陶瓷基板制成一体的中继基板。
陶瓷基材优选进行精密研磨加工。作为这样的精密研磨加工，一般为CMP(Chemical Mechanical Polishing)加工。作为精密研磨加工中使用的研磨浆料，使用使具有30nm～200nm的粒径的磨粒分散于碱性或中性的溶液得到的研磨浆料。作为磨粒材质，可例示：二氧化硅、氧化铝、金刚石、氧化锆、二氧化铈，将这些材质单独或组合使用。另外，对于研磨垫，可例示：硬质聚氨酯垫、无纺布垫、麂皮绒抛光垫。
实施例
(实施例1)
按参照图1～图6进行说明的那样，制作连接基板。
具体而言，首先，调制将以下的成分混合得到的浆料。
Figure GDA0001757763270000071
使用刮刀法将该浆料按换算为烧成后的厚度时成为250μm成型为带状，按换算为烧成后的大小时成为直径
Figure GDA0001757763270000073
进行切断。将得到的粉末成型体在大气中于1240℃预烧(预备烧成)后，将基板载于钼制的板，在氢3：氮1的气氛中使1300℃至1550℃的升温速度为50℃/h，于1550℃保持2.5小时，进行烧成，得到半成品基板。
将该半成品基板在以下的条件下进行激光加工，由此，形成以下的尺寸的贯通孔。
Figure GDA0001757763270000072
Figure GDA0001757763270000081
接下来，通过利用研磨装置的磨削除去激光加工时附着于基板表面的熔融物(渣滓)，然后，在大气中于1300℃进行5小时退火处理，得到厚度180μm的陶瓷基材。
接下来，利用印刷向贯通孔埋入Ag糊。Ag糊中包含10％以下的玻璃成分。然后，于750℃进行烧成，在贯通孔中形成金属多孔体。接下来，将低熔点硼硅酸玻璃糊印刷在陶瓷基材的第一主面上，于670℃实施玻璃糊的熔融。
接下来，利用研磨加工除去残留在表面的玻璃层，得到连接基板。具体而言，以将基板贴附于氧化铝板的状态利用研磨装置进行磨削，然后，利用金刚石浆料对两面实施精研加工。金刚石的粒径为3μm。最后，利用SiO2磨粒和金刚石磨粒实施CMP加工。然后，将基板从氧化铝板剥下，对相反侧的主面进行同样的加工后，实施清洗，得到连接基板。
将得到的贯通导体的放大照片示于图7。
另外，在得到的连接基板的陶瓷基板中没有看到开裂、翘曲。
用参照图8说明的方法确认得到的连接基板的贯通导体的水密性。
即，将多孔体板21固定于台座22，在台座22上载置无尘纸23，在无尘纸23上设置陶瓷基板的样品24。在陶瓷基板24的贯通孔上滴加水26，像箭头A那样进行吸引。然后，确认在无尘纸上是否看到水分的附着。
结果，相对于设置在1块陶瓷基板的40000个贯通导体而言，看到漏液的贯通导体为1个。
(比较例1)
对与实施例1相同的陶瓷基材的各贯通孔进行Ag糊埋入。使用的Ag糊与实施例相同。然后，于750℃进行烧成，在贯通孔中形成金属多孔体。
接下来，没有实施将玻璃糊印刷在陶瓷基材的第一主面上的工序，就对陶瓷基材的两方主面进行精密研磨加工，得到连接基板。
接下来，与实施例1同样地进行水密性试验。结果，设置在1块陶瓷基板上的40000个贯通导体几乎都看到漏液。

Claims (3)

1.一种连接基板的制造方法，其特征在于，具有：
向具有第一主面和第二主面且设置有贯通孔的陶瓷基材的所述贯通孔供给金属糊、通过加热而生成金属多孔体的工序；
在所述金属多孔体的第一主面涂布玻璃糊、并且使所述玻璃糊含浸到所述金属多孔体的开口气孔中的工序；
通过加热使所述玻璃糊固化、由此在所述金属多孔体的所述第一主面上形成玻璃层、且使含浸在所述开口气孔中的所述玻璃糊成为玻璃相的工序；以及
除去所述玻璃层、由此使贯通导体在所述第一主面侧露出，得到具备陶瓷基板、以及设置在所述贯通孔内的贯通导体的连接基板的工序，
所述贯通导体具备所述金属多孔体和所述玻璃相。
2.根据权利要求1所述的方法，其特征在于，
在除去所述玻璃层的工序中，通过研磨加工除去所述玻璃层，并且，使所述陶瓷基板的所述第一主面成为研磨面。
3.根据权利要求1或2所述的方法，其特征在于，
所述陶瓷基板的厚度为25～150μm，所述贯通孔的直径为20μm～70μm。
CN201780010366.9A 2016-03-11 2017-01-12 连接基板的制造方法 Expired - Fee Related CN108702846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-048166 2016-03-11
JP2016048166 2016-03-11
PCT/JP2017/000769 WO2017154339A1 (ja) 2016-03-11 2017-01-12 接続基板の製造方法

Publications (2)

Publication Number Publication Date
CN108702846A CN108702846A (zh) 2018-10-23
CN108702846B true CN108702846B (zh) 2021-05-18

Family

ID=59790281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780010366.9A Expired - Fee Related CN108702846B (zh) 2016-03-11 2017-01-12 连接基板的制造方法

Country Status (7)

Country Link
US (1) US11013127B2 (zh)
JP (1) JP6918773B2 (zh)
KR (1) KR20180121508A (zh)
CN (1) CN108702846B (zh)
DE (1) DE112017001270T5 (zh)
TW (1) TWI710299B (zh)
WO (1) WO2017154339A1 (zh)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826319B1 (zh) * 1967-11-09 1973-08-08
JPS62296496A (ja) 1986-06-17 1987-12-23 富士通株式会社 多層セラミツク回路基板の製造方法
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JP3162539B2 (ja) 1993-04-05 2001-05-08 日本特殊陶業株式会社 導体ペーストによって導体を形成したセラミック配線基板の製造方法
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
EP1050888B1 (en) * 1998-08-28 2010-10-06 Panasonic Corporation Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
JP4688379B2 (ja) 2001-09-26 2011-05-25 福田金属箔粉工業株式会社 回路基板及びその製造方法ならびに電子装置
JP4154913B2 (ja) 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2005093105A (ja) 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP2006348225A (ja) * 2005-06-17 2006-12-28 Hitachi Chem Co Ltd 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
US20100096178A1 (en) * 2008-10-17 2010-04-22 Sumsung Electro-Mechanics Co., Ltd. Non-shirinkage ceramic substrate and manufacturing method thereof
JP5381800B2 (ja) * 2010-02-23 2014-01-08 旭硝子株式会社 発光素子搭載用基板およびこの基板を用いた発光装置
JP5566271B2 (ja) * 2010-11-24 2014-08-06 京セラ株式会社 配線基板およびその製造方法
DE102011009856B8 (de) * 2011-01-31 2012-12-27 W.C. Heraeus Gmbh Elektrische Durchführung und Verfahren zur Herstellung einer cermethaltigen Durchführung für eine medizinisch implantierbare Vorrichtung
JP2013165265A (ja) 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP6155551B2 (ja) 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
CN104364899B (zh) 2012-06-22 2017-11-24 株式会社村田制作所 电子部件模块
JP5978905B2 (ja) * 2012-10-11 2016-08-24 Tdk株式会社 非接触受電装置および非接触電力伝送システム
WO2014106925A1 (ja) 2013-01-07 2014-07-10 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
US9403023B2 (en) * 2013-08-07 2016-08-02 Heraeus Deutschland GmbH & Co. KG Method of forming feedthrough with integrated brazeless ferrule
JP6365111B2 (ja) 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
JP5820092B1 (ja) * 2014-03-19 2015-11-24 株式会社アライドマテリアル セラミック配線基板
CN105322909A (zh) * 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP6336829B2 (ja) 2014-06-19 2018-06-06 京セラ株式会社 配線基板、パッケージおよび電子機器
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法

Also Published As

Publication number Publication date
TWI710299B (zh) 2020-11-11
KR20180121508A (ko) 2018-11-07
JPWO2017154339A1 (ja) 2019-01-17
US20180359865A1 (en) 2018-12-13
WO2017154339A1 (ja) 2017-09-14
CN108702846A (zh) 2018-10-23
DE112017001270T5 (de) 2018-11-29
JP6918773B2 (ja) 2021-08-11
TW201803426A (zh) 2018-01-16
US11013127B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN108886870B (zh) 连接基板
JP4507012B2 (ja) 多層セラミック基板
KR20060112591A (ko) 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
CN108781506B (zh) 连接基板
CN108702846B (zh) 连接基板的制造方法
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
US8241449B2 (en) Method for producing ceramic body
JP2011176254A (ja) 多数個取り配線基板およびその製造方法
JP5142738B2 (ja) 多数個取り配線基板
JP4507705B2 (ja) セラミック基板の製造方法および未焼結複合積層体
JPH04283994A (ja) セラミックプリント配線板及びその製造方法
JP2008124108A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210518

Termination date: 20220112

CF01 Termination of patent right due to non-payment of annual fee