JP4688379B2 - 回路基板及びその製造方法ならびに電子装置 - Google Patents
回路基板及びその製造方法ならびに電子装置 Download PDFInfo
- Publication number
- JP4688379B2 JP4688379B2 JP2001294549A JP2001294549A JP4688379B2 JP 4688379 B2 JP4688379 B2 JP 4688379B2 JP 2001294549 A JP2001294549 A JP 2001294549A JP 2001294549 A JP2001294549 A JP 2001294549A JP 4688379 B2 JP4688379 B2 JP 4688379B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- glass powder
- silver particles
- conductive composition
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【発明の属する技術分野】
本発明は回路基板に関し、さらに詳しく述べると、半導体素子や水晶振動体などを実装した電子装置の製造において有用なセラミック製の回路基板と、この回路基板を筐体の一部として使用した電子装置に関する。本発明はまた、かかる回路基板の製造方法に関する。
【0002】
【従来の技術】
周知の通り、現在、各種の電子装置が提案され、実用に供されている。一例を示すと、ICチップを搭載したICパッケージ、水晶振動体を搭載した水晶振動子、ICチップと水晶振動体を搭載した水晶発振器などがある。これらの電子装置は、通常、回路基板とそのカバーとから構成される筐体(ケースあるいはケーシングとも呼ばれる)に電子要素を実装し、封止することによって製造されている。回路基板の材料としては、ガラス、セラミックス、シリコンなどの無機の絶縁材料が使用されている。回路基板は、したがって、絶縁基板とも呼ばれている。
【0003】
電子装置の製造に使用される回路基板は、通常、上記したような絶縁材料から絶縁基板を製造した後、その絶縁基板の所定の位置にスルーホールを開孔し、厚膜導体ペーストを充填することによって製造されている。従来の厚膜導体ペーストは、一般に、銀粒子、ガラス粉末及びビヒクルからなる。かかる導体ペーストは、通常、そのガラス粉末が650〜850℃の軟化点を有しており、銀とガラスの配合比が90:10〜95:5(重量比)であり、また、ビヒクル量が、銀とガラスの全量を基準にして、10〜30重量%の範囲である。スルーホール内に形成された導体ペーストからなる電気的導通部は、回路基板を厚さ方向に貫通しているので、その回路基板の上下面の電気的導通をとることができる。
【0004】
ところで、従来の回路基板の場合には、電気的導通部において気密性が十分でなく、電子装置のショートや特性の劣化等の悪影響が引き起こされるという問題がある。第1の理由は、スルーホールの充填に使用される厚膜導体ペーストにおいて、固有抵抗値と印刷性のみが重要視されていて、充填体の気密性の良し悪しは考慮されていないからである。この方法は、したがって、高度の気密性が要求されるICパッケージや、水晶振動子、水晶発信器などの製造に利用することができない。第2の理由は、製造工程の悪さにある。すなわち、回路基板をセラミック材料から製造する場合、焼成前(この段階では、収縮の問題はない)のグリーンシートの状態でスルーホールを加工し、その後、厚膜導体ペーストを充填し、最後に約1550〜1650℃の高温で焼成しなければならず、基板の寸法収縮が避けられないからである。焼成後の基板にこのような寸法収縮があると、得られる基板の形状や寸法にバラツキが発生するばかりでなく、電気的導通部がスルーホールに気密に充填されないといった問題や、電気的導通部の周囲にクラックが発生するといった問題を避けることができない。このような問題は、また、後続の熱処理段階、例えば、ICチップの実装時などにおいても発生可能である。
【0005】
上記のような問題を解決するため、特開平2000−77942号公報には、複数枚のグリーンシートを重ね合わせてセラミック回路基板を製造する時に、各グリーンシートのスルーホールの位置をずらすことで、高められた気密性を確保することが提案されている。すなわち、図1の表面実装型水晶発振器に模式的に示すように、回路基板51は、上面がほぼ平坦でかつ下面側に凹部状キャビティ部60が形成された概略直方体状の容器体の形を有している。参照番号56は、金属製蓋体である。図示されるように、回路基板51は、矩形状のセラミック絶縁層51a及び51bと、枠状のセラミック絶縁層51c及び51dを組み合わせた多層基板からなる。かかる多層基板において、それぞれのセラミック絶縁層には、上下面に形成された電極、配線パターン等を相互に電気的に接続するためのビアーホール導体が形成されている。また、回路基板51には、水晶振動子52、ICチップ53、そして電子部品素子54及び55が搭載されている。この回路基板51では、ビアーホール導体が回路基板の厚さ方向に折れ曲がった導電経路を形成するように構成したので、ビアーホール導体の周囲でクラックなどが発生したとしても、その影響が導電経路の全体に及ぶことを防止することができる。しかし、このような構成では、製造が非常に煩雑になり、製造コストも大幅に増加する。
【0006】
【発明が解決しようとする課題】
本発明の目的は、水晶振動子、水晶発振器を含めた各種の電子装置の製造に特に使用するためのものであって、固有抵抗値、印刷性及び気密封止性のすべての特性を同時に満足させることのできる回路基板を提供することにある。
【0007】
本発明の目的は、また、上記のような回路基板を製造するためのものであって、単純な工程で容易に製造が可能であり、歩留まりも良好な回路基板の製造方法を提供することにある。
【0008】
さらに、本発明の目的は、気密封止性やその他の特性に優れた、水晶振動子、水晶発振器を含めた各種の電子装置を提供することにある。
【0009】
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【0010】
【課題を解決するための手段】
本発明は、1つの面において、仕上げ加工後の絶縁基板と、該絶縁基板の所定の位置に後加工で貫通せしめられたスルーホールとを有する回路基板において、
前記スルーホールに、銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部が形成されているとともに、
前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ
前記ガラス粉末のガラスが、550〜650℃の軟化温度を有していること
を特徴とする回路基板にある。
【0011】
また、本発明は、もう1つの面において、絶縁基板と、該絶縁基板の所定の位置に形成された電気的導通部とを有する回路基板を製造する方法において、
無機粉末とバインダを含む複合物を焼成して、セラミックスからなる平板状の絶縁基板を仕上げ加工し、
前記絶縁基板の所定の位置に、その基板を貫通する少なくとも1個のスルーホールを後加工し、
前記スルーホールに、銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部を形成するとともに、その際、
前記導電性組成物として、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ前記ガラス粉末のガラスが、550〜650℃の軟化温度を有している組成物を使用すること
を特徴とする回路基板の製造方法にある。
【0012】
さらに、本発明は、そのもう1つの面において、回路基板と、該回路基板の表面を覆った蓋部材とから構成される筐体を含み、該筐体の内部に少なくとも1個の電子要素が実装されている電子装置において、
前記回路基板が、仕上げ加工後の絶縁基板と、該絶縁基板の所定の位置に後加工で貫通せしめられたスルーホールとを備えてなり、
前記スルーホールに、銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部が形成されており、そして
前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ
前記ガラス粉末のガラスが、550〜650℃の軟化温度を有していること
を特徴とする電子装置にある。
【0013】
ここで、本願明細書において使用されている用語について説明しておくと、「電子要素」とは、広義で用いられており、電子装置に通常実装されている半導体素子、例えばICチップ、LSIチップ、VLSIチップなどや、キャパシタ、レジスタ、コンダクタなどの部品や、水晶振動体などを包含している。また、したがって、「電子装置」なる語は、それを本願明細書で使用した場合、電子要素を用いた各種の装置、例えば半導体装置や水晶振動子、水晶発振器などを意味している。すなわち、本発明を効果的に適用できる限り、電子装置や、それに実装される電子要素は、特に種類を限定されるものではない。
【0014】
【発明の実施の形態】
本発明による回路基板は、仕上げ加工後の絶縁基板と、該絶縁基板の所定の位置に後加工で貫通せしめられたスルーホールとを少なくとも有している。ここで、「仕上げ加工後の絶縁基板」とは、絶縁基板がその製造の途中の段階、例えば未硬化の段階にあるのではなくて、原料の混練、成形、焼成などの一連の加工工程を経て、最終的に所望な形状及びサイズを有するようにすでに加工されていることを意味している。すなわち、仕上げ加工後の絶縁基板は、少なくとも硬化状態にあり、スルーホールやその他の基板要素を、さらに処理を施すことなく、ただちに形成可能である。また、「後加工」とは、スルーホールの形成のタイミングを従来の方法と区別するために用いるもので、絶縁基板の製造途中、例えばグリーンシートの段階で形成されたスルーホールなどを本発明の範囲から排除することが目的である。すなわち、以下の説明から明らかとなるように、本発明の回路基板では、熱処理などの悪影響から電気的導通部を保護するため、絶縁基板を作り上げた後にはじめて、スルーホールを形成する。
【0015】
本発明の回路基板は、
(1)スルーホールに、銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部が形成されていること、
(2)導電性組成物において、銀粒子とガラス粉末の合計量に対する銀粒子の含有量が、85〜90重量%の範囲であること、及び
(3)ガラス粉末のガラスが、550〜650℃の軟化温度を有していること、を必須の構成要件とする。本発明の回路基板は、電気的導通部におけるこのような構成要件が満足させられる限りにおいて、いろいろな形態で実施することができるけれども、以下、図2及び図3を参照して好ましい実施の形態を説明する。
【0016】
図2は、本発明による回路基板の好ましい1形態を示した断面図である。図示の回路基板20は、平板状のセラミック基板2からなる。セラミック基板2は、アルミナを主原料として含むスラリーの成形により得たグリーンシートを焼成することによって製造したものである。セラミック基板2の表面には、キャビティ(凹部)12がグリーンシートの焼成後に後加工で形成されている。キャビティ12は、以下に説明するように、平板型もしくは箱型の蓋部材(図示せず)とともに、電子要素(以下では、水晶振動体を参照して説明)を実装するための空間を規定することができる。セラミック基板2は、また、その表面に形成された配線層21及び26、そしてその裏面に形成された配線層22を有している。配線層26は、セラミック基板2を貫通して形成された電気的導通部23を介してセラミック基板2の裏面(筐体の表面)に形成された配線層22に接続されている。配線層21、22及び26は、セラミック基板2の表面に厚膜導体ペーストを塗布し、焼成すること(メタライズ加工)によって形成されたものであり、また、電気的導通部23は、セラミック基板2に形成されたスルーホールに本発明に従い導電性組成物を充填し、熱処理を行うことによって形成されたものである。
【0017】
セラミック基板2を貫通する電気的導通部23の形成は、図3の拡大断面図から容易に理解することができるであろう。
【0018】
まず、図3の(A)に示すように、セラミック基板2に予め開孔したスルーホール13に導電性組成物を充填する。充填方法としては、スクリーン印刷法などがある。導電性組成物は、それをスルーホール13に充填すると、比較的に大きな銀粒子5の間にガラス粉末6が分散した状態となる。また、これらの粉末を分散せしめるためにビヒクルが併用されているが、説明の簡略化のため、図では省略されている。スルーホール13に導電性組成物を充填した後に熱処理を行うと、図3の(B)に示すように、銀粒子5の表面にガラス粉末6の溶融物が広がり、銀粒子どうしを緻密に結合させる。また、銀粒子5の再配列が行われるので、充填の段階で銀粒子間に取り込まれていた気泡が外側に押出され、気密封止性と導通性が同時に達成される。
【0019】
図2及び図3の回路基板に関連してさらに説明すると、回路基板の主たる構成要素である絶縁基板は、平板状のセラミック基板である。基板材料としてのセラミック材料は、以下に列挙するものに限定されるわけではないけれども、アルミナ、ムライト、低温焼成セラミックスなどを包含する。とりわけ、アルミナが基板材料として好適である。
【0020】
セラミック基板は、プレス成形法、押出成形法、ドクターブレード法などで製造できるが、通常、広い面積をもったセラミック基板の製造には、原料の無機粉末やバインダなどを含むスラリーからグリーンシートを成形し、さらにこれを焼成することによって製造する方法がとられる。グリーンシートの成形には好ましくはドクターブレード法が用いられ、その際に使用される無機粉末は、上記したような基板材料の粉末であり、その粒径は、通常、約0.3〜0.6μmである。このようなセラミック粉末をバインダ、可塑剤、溶剤などと混合してスラリーを調製した後、グリーンシートに成形する。グリーンシートの厚さは、適用された成形条件などに応じて広く変動可能であるが、通常、約100〜300μmである。次いで、得られたグリーンシートの必要枚数を積層して、所望とするセラミック基板に対応する厚さをもった積層体となす。グリーンシートの積層数は、したがって、その厚さやセラミック基板の厚さに応じて変動可能である。また、最適な積層数を決定するに当たって、積層体がその後の焼成工程で20%ほど収縮することを考慮に入れることが好ましい。
【0021】
上記のようにしてグリーンシートから積層体を作製した後、焼成工程に移行する。すなわち、本発明では、従来の方法のようにその軟らかい積層体にキャビティ用の凹部やスルーホールなどを形成し、引き続いて焼成を行うことは不要である。焼成工程は、作製した積層体を焼成炉に入れ、常法に従って行うことができる。焼成温度は、通常、約1550〜1650℃である。必要に応じて、この温度範囲よりも低温あるいは高温であってもよい。
【0022】
本発明のセラミック基板は、電子要素を外部の要素等と接続するための電気的導通部を備える。この電気的導通部は、従来の回路基板においてしばしば採用されているような折れ曲がった導電経路を有するように形成することは不要で、セラミック基板の上面から下面をまっすぐに貫通するように形成されていればよい。電気的導通部は、セラミック基板を仕上げ加工した後、その所定の位置にスルーホールを形成し、さらにそのスルーホールに導電性組成物を充填し、熱処理することによって、有利に形成することができる。
【0023】
スルーホールは、回路基板上に1個のみ形成してもよく、2個もしくはそれ以上を形成してもよい。スルーホールの数は、そのサイズと同様に、回路基板の種類やそれが使用される電子装置の種類及び構成などに応じて変動可能である。スルーホールは、そのすべてが本発明に従って形成された電気的導通部を有していなくでもよく、また、必要に応じて、充填物を有していなくてもよい。
【0024】
スルーホールは、いろいろなサイズで形成することができる。例えば、回路基板が、水晶振動子などの小型電子装置の製造に使用される予定であるならば、スルーホールの孔径は、通常、約0.1〜0.3mmの範囲である。もちろん、必要ならば、この範囲を下回ったり上回ったりした孔径を有していてもよい。
【0025】
スルーホールは、いろいろな常用の技法に従って形成することができるけれども、特に有用な技法は、レーザートリミング、乾式又は湿式のホーニングなどである。
【0026】
電気的導通部の形成のためにスルーホールの充填に用いられる導電性組成物は、少なくとも、銀粒子、ガラス粉末及びビヒクルの3成分から構成される。
【0027】
第1の成分として、銀粒子が用いられる。銀粒子は、銀の単体であってもよく、必要ならば、銀の合金、例えばAg−Pd,Ag−Ptなどであってもよい。これらの銀粒子は、好ましくは、その平均粒子径が1〜10μmの範囲であり、その最大粒子径が50μmである。1μmよりも小さな平均粒子径を有する銀粒子を使用すると、図4に示すように、得られる電気的導通部において空洞が形成されたり、亀裂が入ったりする。すなわち、比較的に細かい銀粒子を使用したとすると、図4の(A)に示すように、銀粒子5とガラス粉末6がランダムに混在した状態となる。このような状態で熱処理を行うと、図4の(B)に示すように、焼結収縮が顕著に進行する結果、形成された電気的導通部の中央部付近において大きな空洞33が形成されてしまう。また、図示しないけれども、電気的導通部に亀裂などが入ることもある。このような欠陥が存在するので、電気的導通部が形成されるというものの、その導通効果は非常に乏しいものとなる。反対に、銀粒子の平均粒子径が10μmよりも大きくなると、粒子間に生ずる空隙が大きくなり、ガラスによる充填が不可能になり、得られる電気的導通部の空隙が連結した状態となり、気密性も導通性も不十分となる。
【0028】
本発明の実施には、上記したような銀粒子が有利に用いられるけれども、本発明の効果に悪影響を及ぼすことがなく、かつ銀粒子と比較可能な添加効果が得られるのであるならば、その他の金属もしくはその合金の粒子を使用してもよい。適当な金属もしくはその合金としては、例えば、Au,Cu,Ni又はその合金などを挙げることができる。
【0029】
電気的導通部の形成のために銀粒子と一緒に使用されるガラス粉末は、550〜650℃の軟化温度を有しているガラスの粉末であることが必要である。ガラスの軟化温度が550℃を下回ると、本発明で意図しているような緻密な結合を有し、気密封止性及び導通性に優れた電気的導通部を得ることができない。反対に、ガラスの軟化温度が650℃を上回ると、熱処理の際に銀粒子5が再配列できないので、図5に示すように、緻密化が進行せず、外部まで連通した形で気泡が残留すること(いわば、連続気泡の形成)となる。したがって、このような場合には、気密封止性も導通性も不十分となる。
【0030】
ガラス粉末は、また、銀粒子とガラス粉末の合計量に対する含有量で表して、10〜15重量%の範囲であることが好ましい。換言すると、銀粒子の含有量は、85〜90重量%の範囲であることが好ましい。ガラス粉末6の含有量が10重量%よりも少ないと、熱処理の際に銀粒子5が再配列できないので、図6に示すように、緻密化が進行せず、外部まで連通した形で気泡が残留することとなる。したがって、このような場合には、気密封止性も導通性も不十分となる。同様に、ガラス粉末の含有量が15重量%よりも多くても、不十分な気密封止性や導通性しか得られない。
【0031】
ガラス粉末は、さらに、その平均粒子径が1〜10μmの範囲であり、その最大粒子径が50μmであることが好ましい。ガラス粉末の平均粒子径が1μmを下回ると、銀粒子の間隙を埋め尽くすには好適であるが、印刷性を低下させ、電気的導通部の充填不足などの問題が発生する。反対に、平均粒子径が10μmを上回ると、その大きさが銀粒子の再配列を妨害して、緻密化が進行せず、気泡の残留などの問題が発生する。
【0032】
ガラス粉末は、電気抵抗が高く、耐熱性に優れ、環境条件の影響を受け難く、さらに誘電率、誘電損失が小さいものならどのような材料でもかまわないが、Al2O3,Bi2O3,PbO,CdO,ZnO,BaO,CaO等の中間体または変成体を含む、ホウ珪酸塩が好ましい。このホウ珪酸塩は、熱膨張係数がアルミナに近く、焼成したときに所望の粘度や表面張力とすることができる材料である。
【0033】
導電性組成物では、上記した銀粒子とガラス粉末の他に、それらの粒子や粉末を良好に分散させるため、ビヒクルが使用される。適当なビヒクルは、例えば、メチルセルロース、エチルセルロース、アクリル樹脂などである。これらのビヒクルは、導電性組成物の組成に応じていろいろな量で添加することができるというものの、通常、銀粒子とガラス粉末の合計量に対する含有量で表して、5〜20重量%の範囲であることが好ましい。ビヒクルの添加量が5重量%を下回ると、得られる分散効果が不十分であり、反対に、20重量%を上回っても、分散効果の顕著な改善を望めない。
【0034】
本発明に実施において、導電性組成物は、さらに、任意の添加剤を必要量で添加してもよい。このような添加剤を含ませることによって、得られる電気的導通部の特性をさらに改善することができるからである。適当な添加剤としては、例えば、界面活性剤、チクソ性付与剤などを挙げることができる。
【0035】
上記した導電性組成物は、いろいろな技法を使用して、セラミック基板のスルーホールに充填することができる。適当な充填方法としては、例えば、スクリーン印刷法、ディスペンサを用いた充填法などを挙げることができる。導電性組成物の充填量は、特に限定されるものではないが、必要に応じて、溶剤の乾燥や焼成時のビヒクルの蒸発による体積減少に配慮した供給がなされる。
【0036】
スルーホール内への充填が完了し、乾燥工程を行った後、導電性組成物の熱処理を行う。熱処理温度は、導電性組成物を構成するガラスの軟化点により決まり、通常、約750〜900℃の範囲である。熱処理温度が750℃を下回ると、ガラスの溶融が十分に進行せず、また、反対に900℃を上回ると、組成物からのガラスの分離といった不都合が発生する。熱処理時間は、被処理物の容量に依存して変動するというものの、通常、約5〜10分である。このような熱処理は、通常、連続又はバッチタイプの大気焼成炉で行われる。
【0037】
本発明による回路基板は、その絶縁基板にスルーホール(電気的導通部)を有することが必須であるけれども、さらに加えて、回路基板に常用の追加の要素、例えば、電極、配線等の導体パターンなどをその表面や内部に有していてもよい。
【0038】
また、絶縁基板は、その表面に電子要素等を収納するためのキャビティを有することが好ましい。キャビティは、回路基板のいろいろな製造段階で形成することができるけれども、通常、上記のようにしてセラミック基板の焼成が完了した後にその表面に加工することが好ましい。通常、上記したスルーホールの形成の前、その間あるいはその後に形成される。キャビティの形成に使用する加工方法としては、特に限定されないけれども、レーザートリミング、ホーニングなどを有利に使用することができる。このようにして形成されるキャビティの形状及びサイズは、電子要素の詳細、電子装置のデザインなどに応じて広く変動することができる。
【0039】
本発明による電子装置は、上記のような本発明の回路基板を備えてなることに特徴がある。本発明の電子装置は、上記したように、各種の電子装置を包含するが、その筐体は、回路基板と、その回路基板の表面を覆った蓋部材とから構成され、また、その内部に少なくとも1個の電子要素を収納するため、それらの収納に十分な形状及び寸法を有するキャビティを備えている。キャビティは、通常、回路基板の表面に所定の深さで穿たれた凹部と、それを閉塞するように被せられた蓋部材の裏面とによって規定される。蓋部材の裏面は、平滑であっても、基板の凹部に対応する領域に所定の深さの凹部を有していてもよい。換言すると、蓋部材は、平板状であってもよく、あるいは箱型であってもよい。基板の表面と蓋部材の裏面の両方に凹部が存在していると、それらによって形成されるキャビティの中央部に電子要素を配置することができるので、キャビティの内壁に電子要素が不用意に接触するのを防止できるといった効果がある。
【0040】
電子装置の筐体についてさらに説明すると、筐体の一方を構成する回路基板は、前記した通り、仕上げ加工後の絶縁基板からなり、好ましくは平板状のセラミック基板である。セラミック基板とその製造は、前記した通りである。
【0041】
セラミック基板のキャビティには、電子要素が実装される。電子要素は、前記したように、半導体素子や、水晶振動体などである。これらの電子要素は、通常、1個のみでキャビティ内に実装されるが、電子装置のデザインなどによっては2個もしくはそれ以上の電子要素が組み合わさって、あるいは互いに独立して、実装されていてもよい。また、キャビティの内部には、特にその空き領域を利用して、電子装置の完成に必要な追加の要素、例えば各種の部品が実装されていてもよく、配線層、電極などが配設されていてもよい。配線層、電極などは、常法に従って形成することができる。
【0042】
上記したような電子要素は、例えばセラミック基板の表面などに所定のパターンで配線を形成した後、それに接続するようにして配設することができる。配線層は、好ましくは、厚膜導体ペーストを所定のパターンで塗布し、焼成することによってメタライズ層となすことによって形成することができる。厚膜導体ペーストとしては、好ましくは、Agを主成分とする金属ペースト、例えばAg、Ag/Pt、Ag/Pdペーストなど、あるいはCuペースト、Auペーストなどの各種の金属ペーストを用途により使い分けることができる。かかるメタライズ層の厚さは、広い範囲で変更することができるというものの、通常、約5〜30μmである。
【0043】
筐体の形成のためにセラミック基板と組み合わせて用いられる蓋部材は、特に限定されるものではなく、前記したように、平板状でもよく、平板に凹部を備えた箱状でもよい。蓋部材のサイズは、上記したセラミック基板に準じる。また、蓋部材は、基板の熱膨張係数に近い材料、例えばコバール(Fe/Ni/Co合金)、42%Ni−Fe合金、セラミックスなどの金属材料から形成してもよく、あるいは例えば、ガラス、セラミックス等の絶縁材料から、ロウ付け接合部が厚膜導体ペーストでメタライズされない蓋部材を形成してもよい。この蓋部材にも、必要に応じて、配線層などの加工が施されたりしていてもよい。
【0044】
本発明の電子装置において、その筐体は、セラミック基板と蓋部材を低温金属ロウ材を介して溶着することによって一体化され、気密封止される。セラミック基板と蓋部材の溶着は、セラミック基板上に、その表面にすでに形成されている厚膜導体ペーストからなるメタライズ層の上に蓋部材の裏面が当接するようにして蓋部材を載置した後、その当接面を低温金属ロウ材からなる接合層を介して接合することにより行う。低温金属ロウ材を常法に従ってロウ付けすることによって、接合層を形成することができる。
【0045】
接合層を形成するための低温金属ロウ材は、例えばAu−Sn合金、Au−Ge合金、Au−Si合金等の箔、ペーストなどを使用することができる。かかる接合層の厚さは、広い範囲で変更することができるというものの、通常、約5〜25μmである。
【0046】
また、セラミック基板と蓋部材の接合強度を高めることなどのため、両者の接合構造をいろいろに改良することが推奨される。例えば、厚膜導体ペーストからなるメタライズ層の上にさらにめっき層を形成した後、上述のような接合層を設けることが好ましい。めっき層には、Ni+Auの無電解めっき層などが有用である。このようなめっき層は、工程中のロウ付け面や接合面を保護し、耐蝕性を高め、低温金属ロウ材の濡れ性を向上させるのに有効である。また、かかるめっき層の厚さは、広い範囲で変更することができるというものの、通常、無電解Ni層は3μm以上、Au層は約0.05〜1μmである。
【0047】
本発明による電子装置は、いろいろな手法を使用して製造することができるけれども、平板状のセラミック基板を形成した後、そのセラミック基板の表面に厚膜導体ペーストからメタライズ層を形成し、セラミック基板のメタライズ層と蓋部材とを低温金属ロウ材を介して溶着することによって有利に製造することができる。
【0048】
本発明の電子装置は、特に、次のような工程を順に実施することによって有利に製造することができる。なお、それぞれの工程において、その詳細がすでに説明されている時は、その重複した説明を省略する。
(1)セラミック基板の形成
プレス成形法、押出成形法、ドクターブレード法などによってグリーンシートを成形し、さらにこれを焼成して平板状のセラミック基板を形成する。
(2)キャビティの形成
セラミック基板の表面に、電子要素を収容するキャビティを形成する。また、このキャビティの形成と同時に、あるいはその前後で、電気的導通部を形成するためのスルーホールやその他の加工部を形成する。
(3)電気的導通部の形成
セラミック基板に後加工で貫通させたスルーホールに本発明に従い導電性組成物を充填し、熱処理する。緻密であり、気密封止性と導通性に優れた電気的導通部が得られる。
(4)メタライズ層の形成
セラミック基板の表面に予め定められたパターンで厚膜導体ペーストを塗布し、焼成することによってメタライズ層を形成する。
【0049】
また、セラミック基板と蓋部材の溶着は、引き続く工程で形成される接合層を介して有利に実施することができるけれども、さらに好ましくは、すでに形成されているメタライジング層の上に、めっき層、好ましくはNi+Auの無電解めっき層を形成することができる。このめっき層には耐蝕性を改善する働きなどがあり、両者間においてより高められた接合強度を得ることができるからである。
(5)電子要素の実装
セラミック基板に形成したキャビティに電子要素を実装する。実装方法は、常用の技法を使用して実施することができる。例えば、セラミック基板上の配線層に導電ペーストを介して電子要素を実装することができる。また、導電ペーストの使用以外の実装方法としては、例えば、BGA法、ロウ付け法などを挙げることができる。
(6)接合層の形成
セラミック基板及び(又は)蓋部材の接合位置に低温金属ロウ材を配設して接合層を形成する。
(7)セラミック基板と蓋部材の溶着
セラミック基板と蓋部材を接合層を介して溶着する。目的とする電子装置が得られる。得られた電子装置は、通常、完成検査に供される。
【0050】
【実施例】
引き続いて、本発明をその実施例について説明する。なお、本発明は、下記の実施例で特に水晶振動子の製造を参照して説明するが、本発明はこの実施例によって限定されるものではないことを理解されたい。
【0051】
図7は、本発明による電子装置である水晶振動子の好ましい1形態を示した断面図である。水晶振動子10は、平板状のセラミック基板2と、その表面を覆ったコバール製の蓋部材3とから構成される筐体を備えている。セラミック基板2は、アルミナを主原料として含むスラリーの成形により得たグリーンシートを焼成することによって製造したものである。セラミック基板2の表面には、キャビティ12がグリーンシートの焼成後に加工されている。キャビティ12と箱型の蓋部材3の内部空間とによって規定される空間には、水晶振動体1が実装されている。水晶振動体1の一端は、セラミック基板2の表面に形成された配線層26の上に導電ペースト24を介して取り付けられている。配線層26は、図示されるように、蓋部材3と導通しないように縁切りされている。また、この配線層26は、セラミック基板2を貫通して形成された電気的導通部23を介してセラミック基板2の裏面(筐体の表面)に形成された配線層22に接続されている。電気的導通部23は、本発明に従い導電性組成物の熱処理によって形成されたものである。また、配線層21、22及び26は、セラミック基板2の表面に厚膜導体ペースト(低温焼成金属ペースト:Ag/Pdペースト)を塗布し、焼成すること(メタライズ加工)によって形成されたものである。また、図示していないが、厚膜導体ペーストから形成された配線層の上にめっき層、例えばNi+Auの無電解めっき層が施される。
【0052】
セラミック基板2と蓋部材3とは、図示のように、セラミック基板2の上に順次形成された配線層21と低温金属ロウ材からなる接合層25を介して溶着されている。ここで使用した低温金属ロウ材は、20%Sn−Auからなるロウ材である。また、このロウ材に代えて、同様な組成のペーストなどを使用してもよい。
【0053】
図8は、図7の水晶振動子の1変形例である。この水晶振動子10では、セラミック基板2とソーダガラスよりなる蓋部材3とが、セラミック基板2の上に形成された低融点ガラスよりなる接合層29を介して溶着されている。その他の構成は、図7の水晶振動子に基本的に同じである。
【0054】
図9は、本発明による電子装置である水晶発振器の好ましい1形態を示した断面図である。水晶発振器50は、図示の通り、先に図7を参照して説明した水晶振動子10を備えるとともに、そのセラミック基板2の裏面に、ICチップ40が実装されている。ICチップ40は、ポリイミド樹脂41で基板上に封止されるとともに、ボンディングワイヤ42を介して配線層22に接続されている。装置の気密封止には、蓋部材43が用いられている。
【0055】
また、図10及び図11は、図7に示した水晶振動子の製造工程を順を追って示した断面図である。
工程(A):セラミック基板の形成
セラミック粉末、バインダ、可塑剤、分散剤、溶剤を混合してスラリーを調製し、このスラリーから、ドクターブレード法によって厚さ130μmのグリーンシートを成形する。4枚のグリーンシートを積層し、酸化雰囲気中で約1550〜1650℃で約1時間にわたって焼成する。厚さ400μmの平板状のセラミック基板2が得られる。
工程(B):キャビティ及びスルーホールの形成
セラミック基板2の表面に、図示のような直方体状のキャビティ12をホーニングによって形成する。また、このキャビティ12の形成と同時に、電気的導通部を形成するためのスルーホール13もレーザートリミングによって形成する。スルーホール13の孔径は、約150μmである。
工程(C):電気的導通部、配線層などの形成
本発明のペースト状導電性組成物をスルーホール13に充填し、所定の温度で熱処理して、緻密に充填された電気的導通部23を形成する。
【0056】
次いで、Ag/Pd厚膜ペーストをセラミック基板2の表裏両面に予め定められたパターンで塗布する。その後、Ag/Pd厚膜ペーストを酸化雰囲気中で約850℃で約1時間にわたって焼成する。メタライズ層からなる配線層21、22及び26が形成される。
工程(D):めっき層の形成
上記のようにして形成した配線層21、22及び26の上に、3μm厚のNi+0.5μm厚のAuの無電解めっき層27及び28を形成する。これらのめっき層は、工程中のロウ付け面や接合面の耐蝕保護と低温金属ロウ材の濡れ性の向上に有効である。なお、以下の工程では、説明の簡略化のため、これらのめっき層がないものとして説明を継続する。
工程(E):水晶振動体の実装
セラミック基板2の配線層21上に水晶振動体1を実装する。配線層26の所定の部位と水晶振動体1の一端に導電ペースト(Ag含有熱硬化性樹脂)を塗布し、約180℃で硬化処理する。なお、この段階で水晶振動体の周波数調整も行う。
工程(F):接合層の形成
セラミック基板2の蓋部材接合位置に低温金属ロウ材(Au−Snロウ)を配設して接合層25を形成する。
工程(G):セラミック基板と蓋部材の溶着
セラミック基板2とコバール(Fe/Ni/Co合金)製の蓋部材3を接合層25を介してロウ付けにより溶着する。完全に気密封止された水晶振動子10が得られる。
【0057】
また、上述のような一連の製造工程において、蓋部材としてコバールに代えてガラス(絶縁材料)を使用し、セラミック基板と蓋部材を低融点ガラスを介して溶着すると、図8に模式的に示した水晶振動子10が得られる。最後に、この水晶振動子10の完成検査を行う。
〔評価試験〕
セラミック基板に開孔したスルーホールに、異なる組成又は特性を有するペースト状導電性組成物をスクリーン印刷で充填し、熱処理して電気的導通部を作製した。それぞれのセラミック基板の電気的導通部を、(1)気密性、(2)体積固有抵抗値及び(3)印刷性の3項目に関して評価した。以下に、本例で使用した評価方法を説明する。
(1)気密性の評価
供試基板をヘリウム・リーク・デテクタ、「MSE−HAU」(商品名、島津製作所社製)に搭載し、電気的導通部から漏れたヘリウム量の測定値から気密性を○及び×で評価した。
【0058】
ヘリウム漏出量 1×10−9atm・cc/sec〔He〕以上…×
ヘリウム漏出量 1×10−9atm・cc/sec〔He〕未満…○
この測定法の詳細については、MIL−STD−883Bを参照されたい。
(2)体積固有抵抗値の評価
電気的導通部の体積固有抵抗値を抵抗測定装置、「ミリオームテスター」(商品名、日置電機社製)で測定し、6×10−6Ω・cm以上を×、6×10−6Ω・cm未満を○とした。なお、基準とした体積固有抵抗値6×10−6Ω・cmは、水晶振動子で有利に使用できるレベルを考慮して設定したものである。
(3)印刷性の評価
ペースト状導電性組成物をスクリーン印刷でスルーホールに充填する際の難易度と印刷後の充填状態を総合的に判断して、不満足な結果が得られたものを×、許容し得る結果が得られたものを△、満足な結果が得られたものを○とした。
実施例1
本例では、導電性組成物の銀粒子/ガラス粉末の配合比(重量比)の変化が、得られる電気的導通部の特性にいかに影響するかを考察した。
【0059】
まず、下記の組成のスラリーを調製した。
【0060】
このスラリーからドクターブレード法によって厚さ130μmのグリーンシートを成形した。合計4枚のグリーンシートを積層し、酸化雰囲気中で約1550〜1650℃で約1時間にわたって焼成した。厚さ400μmの平板状のセラミック基板が得られた。さらに、得られたセラミック基板のほぼ中央に、直径約150μmのスルーホールをレーザートリミングによって開孔した。
【0061】
別に、下記の第1表に記載のような組成及び特性のペースト状導電性組成物を調製した。なお、ここで使用した銀粒子は、還元銀粉(福田金属箔粉社製)、ガラス粉末は、ホウ珪酸鉛ガラスのフリットであり、また、ビヒクルは、メチルセルロース(第一工業社製)であった。
【0062】
この導電性組成物をセラミック基板のスルーホールにスクリーン印刷法を用いて充填し、乾燥の後、ガラスの軟化温度に対応して700〜800℃で熱処理した。
【0063】
得られた電気的導通部を上述の評価項目に関して試験したところ、下記の第1表に記載のような評価結果が得られた。
【0064】
【表1】
【0065】
上記第1表に記載の評価結果から理解されるように、ガラス粉末の配合量が所定の範囲を外れると、それが少なすぎても、あるいは多すぎても、気密性と体積固有抵抗値が低下する。銀粒子とガラス粉末の配合物において、銀の配合量は、85〜90重量%の範囲が最適であると考察される。導電性組成物の印刷性は、すべての電気的導通部において良好であることが確認された。
実施例2
本例では、導電性組成物中で使用するガラス粉末の軟化温度の変化が、得られる電気的導通部の特性にいかに影響するかを考察した。
【0066】
前記実施例1に記載の手法を繰り返したが、本例では、下記の第2表に記載するように、銀/ガラスの配合量(重量比)を一定の値(90/10)で維持するとともに、ガラス粉末として、475〜775℃の範囲の異なる軟化温度を有するガラスのフリットを使用した。
【0067】
得られた電気的導通部を上述の評価項目に関して試験したところ、下記の第2表に記載のような評価結果が得られた。
【0068】
【表2】
【0069】
また、上記の評価試験において、銀/ガラスの配合量(重量比)を90/10から85/15に変更した場合にも、比較可能な評価結果が得られた。
【0070】
上記第2表に記載の評価結果から理解されるように、ガラス粉末の軟化温度は550〜650℃の範囲が最適であり、その範囲を外れたガラスフリットを使用すると、軟化温度が低すぎても、あるいは高すぎても、気密性が低下する。導電性組成物の印刷性と体積固有抵抗値は、すべての電気的導通部において良好であることが確認された。
実施例3
本例では、導電性組成物中で使用するビヒクル含量の変化が、得られる電気的導通部の特性にいかに影響するかを考察した。
【0071】
前記実施例1に記載の手法を繰り返したが、本例では、下記の第3表に記載するように、銀/ガラスの配合量(重量比)を一定の値(90/10)で維持するとともに、ビヒクル含量を3〜25重量部の範囲で変更した。
【0072】
得られた電気的導通部を上述の評価項目に関して試験したところ、下記の第3表に記載のような評価結果が得られた。なお、表中の「−」は、印刷性が悪くて評価試験を行えなかったことを示す。
【0073】
【表3】
【0074】
また、上記の評価試験において、銀/ガラスの配合量(重量比)を90/10から85/15に変更した場合にも、比較可能な評価結果が得られた。
【0075】
上記第3表に記載の評価結果から理解されるように、導電性組成物中で使用するビヒクルの含量には最適値が存在する。ビヒクル含量が多すぎると、電気的導通部に隙間ができ、気密性が低下してしまう。銀粒子/ガラス粉末の配合物に対するビヒクルの含量は、5〜20重量部の範囲が最適である。印刷性は、ビヒクル含量が少なすぎると悪くて、ビヒクル含量を高めるにつれて徐々に改善されることが確認された。
実施例4
本例では、導電性組成物中で使用するガラス粉末の粒径の変化が、得られる電気的導通部の特性にいかに影響するかを考察した。
【0076】
前記実施例1に記載の手法を繰り返したが、本例では、下記の第4表に記載するように、銀/ガラスの配合量(重量比)を一定の値(90/10)で維持するとともに、ガラス粉末の50%平均粒径/最大粒径を0.4/10μm〜20/75μmの範囲で変更した。
【0077】
得られた電気的導通部を上述の評価項目に関して試験したところ、下記の第4表に記載のような評価結果が得られた。なお、表中の「−」は、印刷性が悪くて評価試験を行えなかったことを示す。
【0078】
【表4】
【0079】
また、上記の評価試験において、銀/ガラスの配合量(重量比)を90/10から85/15に変更した場合にも、比較可能な評価結果が得られた。
【0080】
上記第4表に記載の評価結果から理解されるように、導電性組成物中で使用するガラス粉末の粒径は、小さすぎても、大きすぎても、不可である。ガラス粉末は、その最大粒径が50μm以内であり、かつ平均粒径が1〜10μmの範囲内であることが最適である。ガラス粉末の粒径は、電気的導通部の気密性、体積固有抵抗値及び印刷性のすべてに影響を及ぼすということが確認された。
実施例5
本例では、導電性組成物中で使用する銀粒子の粒径の変化が、得られる電気的導通部の特性にいかに影響するかを考察した。
【0081】
前記実施例1に記載の手法を繰り返したが、本例では、下記の第5表に記載するように、銀/ガラスの配合量(重量比)を一定の値(90/10)で維持するとともに、銀粒子の50%平均粒径/最大粒径を0.5/8μm〜20/75μmの範囲で変更した。
【0082】
得られた電気的導通部を上述の評価項目に関して試験したところ、下記の第5表に記載のような評価結果が得られた。なお、表中の「−」は、印刷性が悪くて評価試験を行えなかったことを示す。
【0083】
【表5】
【0084】
また、上記の評価試験において、銀/ガラスの配合量(重量比)を90/10から85/15に変更した場合にも、比較可能な評価結果が得られた。
【0085】
上記第5表に記載の評価結果から理解されるように、導電性組成物中で使用する銀粒子の粒径は、小さすぎても、大きすぎても、不可である。銀粒子は、その最大粒径が50μm以内であり、かつ平均粒径が1〜10μmの範囲内であることが最適である。銀粒子の粒径は、電気的導通部の気密性、体積固有抵抗値及び印刷性のすべてに影響を及ぼすということが確認された。
【0086】
【発明の効果】
以上に説明したように、本発明によれば、電子装置を製造する際に有用な回路基板が得られる。この回路基板は、製造が容易で製造コストの低減を図ることができるばかりでなく、電気的導通部を形成するときに、固有抵抗値、印刷性及び気密封止性のすべてを満足させることができる。
【0087】
また、本発明によれば、気密性に優れ、長期間にわたる使用でも特性の劣化や故障などを生じない電子装置、例えば水晶振動子、水晶発振器、半導体装置などを提供することができる。
【図面の簡単な説明】
【図1】従来の表面実装型水晶発信器の構成を示した断面図である。
【図2】本発明による回路基板の好ましい1形態を示した断面図である。
【図3】図2に示した回路基板における電気的導通部の形成について説明した断面図である。
【図4】電気的導通部の形成における欠陥の発生状態を説明した断面図である。
【図5】電気的導通部の形成における欠陥の発生状態を説明した断面図である。
【図6】電気的導通部の形成における欠陥の発生状態を説明した断面図である。
【図7】本発明による電子装置の好ましい1形態を示した断面図である。
【図8】本発明による電子装置のもう1つの好ましい形態を示した断面図である。
【図9】本発明による電子装置のさらにもう1つの好ましい形態を示した断面図である。
【図10】図7に示した電子装置の製造工程の前半を順を追って示した断面図である。
【図11】図7に示した電子装置の製造工程の後半を順を追って示した断面図である。
【符号の説明】
1…電子要素(水晶振動体)
2…セラミック基板
3…蓋部材
5…銀粒子
6…ガラス粉末
10…電子装置(水晶振動子)
12…キャビティ
13…スルーホール
20…回路基板
23…電気的導通部
40…ICチップ
50…電子装置(水晶発振器)
Claims (20)
- 気密封止された電子装置の製造において筐体の一部として用いられるものであって、仕上げ加工後の絶縁基板と、該絶縁基板の所定の位置に後加工で貫通せしめられたスルーホールとを有する回路基板において、
前記スルーホールに、平均粒子径が1〜10μmの範囲である銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部が形成されているとともに、
前記電気的導通部は、回路基板の上面から下面をまっすぐ貫通するように形成されており、
前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ
前記ガラス粉末のガラスが、550〜650℃の軟化温度を有していること
を特徴とする回路基板。 - 前記絶縁基板が、無機粉末とバインダを含む複合物を焼成して形成されたセラミック基板であることを特徴とする請求項1に記載の回路基板。
- 前記銀粒子の最大粒子径が50μmであることを特徴とする請求項1又は2に記載の回路基板。
- 前記ガラス粉末が、ホウ珪酸鉛ガラスの粉末であることを特徴とする請求項1〜3のいずれか1項に記載の回路基板。
- 前記ガラス粉末の平均粒子径が、1〜10μmの範囲であり、かつその最大粒子径が50μmであることを特徴とする請求項1〜4のいずれか1項に記載の回路基板。
- 前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記ビヒクルの含有量が、5〜20重量%の範囲であることを特徴とする請求項1〜5のいずれか1項に記載の回路基板。
- 電子要素を収納するためのキャビティをその表面にさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の回路基板。
- 前記電子要素が水晶振動体であり、前記回路基板が、水晶振動子を気密封止する筐体の一部を構成することを特徴とする請求項1〜7のいずれか1項に記載の回路基板。
- 絶縁基板と、該絶縁基板の所定の位置に形成された電気的導通部とを有する、気密封止された電子装置の製造において筐体の一部として用いられる回路基板を製造する方法において、
無機粉末とバインダを含む複合物を焼成して、セラミックスからなる平板状の絶縁基板を仕上げ加工し、
前記絶縁基板の所定の位置に、その基板を貫通する少なくとも1個のスルーホールを後加工し、
前記スルーホールに、平均粒子径が1〜10μmの範囲である銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って、回路基板の上面から下面をまっすぐ貫通するように形成された電気的導通部を形成するとともに、その際、
前記導電性組成物として、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ前記ガラス粉末のガラスが、550〜650℃の軟化温度を有している組成物を使用すること
を特徴とする回路基板の製造方法。 - 前記導電性組成物において、前記銀粒子の最大粒子径が50μmであることを特徴とする請求項9に記載の回路基板の製造方法。
- 前記導電性組成物において、前記ガラス粉末が、ホウ珪酸鉛ガラスの粉末であることを特徴とする請求項9又は10に記載の回路基板の製造方法。
- 前記導電性組成物において、前記ガラス粉末の平均粒子径が、1〜10μmの範囲であり、かつその最大粒子径が50μmであることを特徴とする請求項9〜11のいずれか1項に記載の回路基板の製造方法。
- 前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記ビヒクルの含有量が、5〜20重量%の範囲であることを特徴とする請求項9〜12のいずれか1項に記載の回路基板の製造方法。
- 回路基板と、該回路基板の表面を覆った蓋部材とから構成される筐体を含み、該筐体の内部に少なくとも1個の電子要素が実装されている、気密封止された電子装置において、
前記回路基板が、仕上げ加工後の絶縁基板と、該絶縁基板の所定の位置に後加工で貫通せしめられたスルーホールとを備えてなり、
前記スルーホールに、平均粒子径が1〜10μmの範囲である銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部が形成されており、
前記電気的導通部は、回路基板の上面から下面をまっすぐ貫通するように形成されており、そして
前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲であり、かつ
前記ガラス粉末のガラスが、550〜650℃の軟化温度を有していること
を特徴とする電子装置。 - 前記絶縁基板が、無機粉末とバインダを含む複合物を焼成して形成されたセラミック基板であることを特徴とする請求項14に記載の電子装置。
- 前記導電性組成物において、前記銀粒子の最大粒子径が50μmであることを特徴とする請求項14又は15に記載の電子装置。
- 前記導電性組成物において、前記ガラス粉末が、ホウ珪酸鉛ガラスの粉末であることを特徴とする請求項14〜16のいずれか1項に記載の電子装置。
- 前記導電性組成物において、前記ガラス粉末の平均粒子径が、1〜10μmの範囲であり、かつその最大粒子径が50μmであることを特徴とする請求項14〜17のいずれか1項に記載の電子装置。
- 前記導電性組成物において、前記銀粒子とガラス粉末の合計量に対する前記ビヒクルの含有量が、5〜20重量%の範囲であることを特徴とする請求項14〜18のいずれか1項に記載の電子装置。
- 前記電子要素が水晶振動体であり、前記回路基板と前記筐体とで気密封止された水晶振動子が構成されていることを特徴とする請求項14〜19のいずれか1項に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294549A JP4688379B2 (ja) | 2001-09-26 | 2001-09-26 | 回路基板及びその製造方法ならびに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294549A JP4688379B2 (ja) | 2001-09-26 | 2001-09-26 | 回路基板及びその製造方法ならびに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003101181A JP2003101181A (ja) | 2003-04-04 |
JP4688379B2 true JP4688379B2 (ja) | 2011-05-25 |
Family
ID=19116129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001294549A Expired - Fee Related JP4688379B2 (ja) | 2001-09-26 | 2001-09-26 | 回路基板及びその製造方法ならびに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4688379B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347881A (ja) * | 2004-05-31 | 2005-12-15 | Kyocera Kinseki Corp | 圧電発振器の製造方法 |
WO2006025139A1 (ja) * | 2004-09-01 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 回路基板とその製造方法及びこれを用いた電子部品 |
JP4891235B2 (ja) * | 2005-06-01 | 2012-03-07 | パナソニック株式会社 | 回路基板とその製造方法及びこれを用いた電子部品 |
JP5075400B2 (ja) * | 2006-11-30 | 2012-11-21 | 京セラクリスタルデバイス株式会社 | 水晶振動子の電気的導通路の形成方法 |
JP5135510B2 (ja) * | 2008-02-18 | 2013-02-06 | セイコーインスツル株式会社 | 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計 |
JP4926094B2 (ja) * | 2008-02-27 | 2012-05-09 | 京セラ株式会社 | セラミック基板およびセラミック基板の製造方法 |
JP2011040499A (ja) * | 2009-08-07 | 2011-02-24 | Seiko Instruments Inc | 電子デバイス及びその製造方法 |
JP5864196B2 (ja) * | 2011-10-12 | 2016-02-17 | シチズンファインデバイス株式会社 | 振動子 |
JP6365111B2 (ja) | 2013-11-12 | 2018-08-01 | セイコーエプソン株式会社 | 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体 |
JP6918774B2 (ja) | 2016-03-11 | 2021-08-11 | 日本碍子株式会社 | 接続基板 |
WO2017154339A1 (ja) | 2016-03-11 | 2017-09-14 | 日本碍子株式会社 | 接続基板の製造方法 |
KR20180121509A (ko) * | 2016-03-11 | 2018-11-07 | 엔지케이 인슐레이터 엘티디 | 접속 기판 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439813A (ja) * | 1990-06-04 | 1992-02-10 | Dai Ichi Kogyo Seiyaku Co Ltd | 低温焼成多層基板用の内層導体ペースト |
JPH04137310A (ja) * | 1990-09-27 | 1992-05-12 | Dai Ichi Kogyo Seiyaku Co Ltd | 窒化アルミニウム焼結基板用導体ペースト |
JPH11163486A (ja) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | 回路基板 |
JP2000077942A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 表面実装型水晶発振器 |
-
2001
- 2001-09-26 JP JP2001294549A patent/JP4688379B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439813A (ja) * | 1990-06-04 | 1992-02-10 | Dai Ichi Kogyo Seiyaku Co Ltd | 低温焼成多層基板用の内層導体ペースト |
JPH04137310A (ja) * | 1990-09-27 | 1992-05-12 | Dai Ichi Kogyo Seiyaku Co Ltd | 窒化アルミニウム焼結基板用導体ペースト |
JPH11163486A (ja) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | 回路基板 |
JP2000077942A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 表面実装型水晶発振器 |
Also Published As
Publication number | Publication date |
---|---|
JP2003101181A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426551B1 (en) | Composite monolithic electronic component | |
KR20040031680A (ko) | 전자 장치 및 그 제조 방법 | |
JP4688379B2 (ja) | 回路基板及びその製造方法ならびに電子装置 | |
US7018494B2 (en) | Method of producing a composite sheet and method of producing a laminate by using the composite sheet | |
US9370111B2 (en) | Ceramic multilayer substrate and method for producing the same | |
US6249049B1 (en) | Ceramic package type electronic part which is high in connection strength to electrode | |
JP3610247B2 (ja) | 配線基板 | |
JP2002043757A (ja) | 多層基板及びその製造方法 | |
KR100800509B1 (ko) | 도전성 페이스트 및 다층 세라믹 기판 | |
JPH053132A (ja) | チツプ型積層セラミツクスコンデンサ | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JPH1116418A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
EP0428086A2 (en) | Method of manufacturing a ceramic circuit board | |
JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
JP3744678B2 (ja) | 配線基板の実装構造 | |
JP2000012728A (ja) | セラミックパッケ−ジおよびセラミックパッケ−ジ型電子部品 | |
JP4497627B2 (ja) | ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
JP3652184B2 (ja) | 導体ペースト、ガラスセラミック配線基板並びにその製法 | |
JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JP4632472B2 (ja) | 銅導体組成物及びこれを用いた配線基板 | |
JP3792612B2 (ja) | 圧電振動子用容器および圧電振動子 | |
JP2001284489A (ja) | 積層回路基板 | |
JP2003188302A (ja) | 複合電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080618 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |