KR20180121507A - 접속 기판 - Google Patents

접속 기판 Download PDF

Info

Publication number
KR20180121507A
KR20180121507A KR1020187024055A KR20187024055A KR20180121507A KR 20180121507 A KR20180121507 A KR 20180121507A KR 1020187024055 A KR1020187024055 A KR 1020187024055A KR 20187024055 A KR20187024055 A KR 20187024055A KR 20180121507 A KR20180121507 A KR 20180121507A
Authority
KR
South Korea
Prior art keywords
main surface
conductor
glass
pores
hole
Prior art date
Application number
KR1020187024055A
Other languages
English (en)
Inventor
스기오 미야자와
다츠로 다카가키
아키요시 이데
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20180121507A publication Critical patent/KR20180121507A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

접속 기판은, 관통 구멍이 형성되어 있는 세라믹 기판, 및 관통 구멍 중에 형성된 관통 도체(11)로서, 제1 주면(主面; 11a)과 제2 주면(11b)을 갖는 관통 도체를 구비한다. 관통 도체(11)가, 제1 주면(11a)에 연통(連通)되는 제1 개기공(開氣孔; 16A, 16D) 및 제2 주면(11b)에 연통되는 제2 개기공(16B)이 형성된 금속 다공체(20), 제1 개기공(16A, 16D) 내에 형성된 제1 유리상(相)(17, 19), 제2 개기공(16B) 내에 형성된 제2 유리상(17B), 제1 개기공 내에 형성된 제1 공극(30), 및 제2 개기공(16B) 내에 형성된 제2 공극(32)을 갖는다. 제1 공극(30)이 제1 주면에 연통되지 않는 폐공극(閉空隙)이다. 제2 공극(32)이 제2 주면(11b)에 연통되는 개공극(開空隙)이다.

Description

접속 기판
본 발명은 비아 도체 등의 관통 도체가 관통 구멍 내에 마련된 전기적 접속 기판에 관한 것이다.
SAW 필터 등의 전자 디바이스를 실장하기 위한 기판으로서, 세라믹 등의 절연 기판에 관통 구멍을 형성하고, 그 구멍을 도체로 메워, 관통 전극으로 하는 구조의 기판(비아 기판)이 이용되고 있다. 최근에는 휴대 전화로 대표되는 통신 기기의 소형화에 따라, 사용되는 전자 디바이스에도 소형화, 저배화(低背化)가 요구되고 있고, 그 구성 요소인 비아 기판에 대해서도 마찬가지로 박판화가 요구되고 있다.
또한, 소형화를 위해서, 기판 표면의 배선도 미세화할 필요가 있기 때문에, 관통 전극 직경의 소직경화, 및 그 위치의 고정밀도화가 요구된다. 또한, 이들 미세 배선은 포토리소그래피나 도금에 의해 형성되기 때문에, 레지스트 도포 공정이나 도금 공정에서의 약액의 침입에 의한 문제를 방지하기 위해서, 관통 전극이 치밀하고 수밀성이 높은 것이 특히 요구되고 있다.
관통 전극의 치밀화에 대해서는 각종의 해결책이 제시되어 있으나, 모두 비교적 두꺼운 기판과 대직경의 관통 전극을 대상으로 한 것이며, 박판 및 소직경의 관통 전극을 이용하는 경우에는 원하는 결과가 얻어지지 않는다.
예컨대, 특허문헌 1에서는, 포러스(다공질)의 관통 전극의 표면에 도전 보호막을 형성함으로써, 레지스트액의 침입을 방지하는 방법이 개시되어 있다. 그러나, 절연성 기판이 얇으면, 관통 전극의 통기성이 높아지기 때문에, 도전 보호막의 강도가 부족하여, 보호막으로서 기능하지 않는다. 또한, 세라믹스와 금속 사이가 열팽창차에 의해 박리되기 쉽다.
특허문헌 2에서는, 관통 전극으로서 다공질의 제1 도전체를 형성한 후, 그 공극을 제2 도전체로 메우는 방법이 개시되어 있다. 그러나, 세라믹 기판을 이용하는 경우, 도전재인 금속과 세라믹스의 열팽창차에 의해, 기판을 박판화했을 때에 크랙이나 기판의 휘어짐이 발생하기 쉽다.
특허문헌 3에서는, 세라믹 기판의 관통 구멍에, 활성 금속을 포함하는 금속을 충전함으로써, 세라믹 기판과 관통 전극 사이에 활성 금속층을 형성하여, 치밀화하는 방법이 개시되어 있다. 그러나, 전술한 바와 같은 세라믹스와 금속의 열팽창차에 의한 크랙 발생과 같은 문제에 더하여, 활성 금속을 포함하는 금속 땜납은 점도가 매우 높기 때문에, 관통 전극 직경이 작으면, 잘 충전할 수 없다.
특허문헌 4에서는, 관통 전극을 형성할 때, 팽창재를 포함하는 도체 페이스트를 이용하는 방법이 개시되어 있다. 그러나, 팽창재만으로 모든 공동을 메우는 것은 어렵고, 특히 박판화한 경우에는 관통 전극의 치밀성이 얻어지지 않는다.
특허문헌 5에서는, 입자형 도전 물질을 세라믹 기판의 관통 구멍 내에 각각 배치한 후, 유리 페이스트를 충전하는 방법이 개시되어 있다. 그러나, 세라믹스와 구(球)형 도전 물질의 열팽창차에 기인하는 크랙이나 휘어짐이 발생하기 쉽다. 또한, 관통 구멍이 작아지면, 구형 도전 물질의 배치가 곤란해진다.
특허문헌 1: 일본 특허 제4154913호 특허문헌 2: 일본 특허 공개 제2013-165265호 특허문헌 3: 일본 특허 공개 제2015-65442호 특허문헌 4: 일본 특허 공개 평성 제09-46013호 특허문헌 5: 일본 특허 공개 제2015-119165호
본 발명의 과제는, 세라믹 기판과, 관통 구멍 내에 마련된 관통 도체를 구비하는 접속 기판을 제조할 때에, 관통 구멍의 수밀성을 향상시킬 수 있는 것과 같은 미세 구조를 제공하는 것이다.
본 발명에 따른 접속 기판은, 관통 구멍이 형성되어 있는 세라믹 기판, 및 상기 관통 구멍 중에 마련된 관통 도체로서, 제1 주면(主面)과 제2 주면을 갖는 관통 도체를 구비하고 있다. 그리고, 관통 도체가, 제1 주면에 연통(連通)되는 제1 개기공(開氣孔) 및 제2 주면에 연통되는 제2 개기공이 마련된 금속 다공체, 제1 개기공 내에 형성된 제1 유리상(相), 제2 개기공 내에 형성된 제2 유리상, 제1 개기공 내에 마련된 제1 공극, 및 제1 개기공 내에 마련된 제2 공극을 구비한다. 제1 공극이 제1 주면에 연통되지 않는 폐공극(閉空隙)이고, 제2 공극이 제2 주면에 연통되는 개공극(開空隙)이다.
본 발명자는, 관통 도체의 수밀성을 검토하는 과정에서, 이하의 지견에 이르렀다. 즉, 종래에는, 세라믹 기판의 관통 구멍에 금속 페이스트를 공급하고, 베이킹함으로써 관통 도체를 얻고 있었다. 이러한 관통 도체의 미세 구조는 전체적으로 균일하다. 여기서 세라믹 기판의 두께가 매우 작아지면, 관통 도체의 양방의 주면 사이에서 일부의 개기공이 연통되어, 미량의 액 누설이 발생한 것으로 생각되었다.
그래서, 본 발명자는, 관통 도체를 구성하는 금속 다공체의 기공을 적게 하는 것도 검토하였다. 그러나, 금속 다공체의 기공이 적어지면, 관통 도체와 세라믹스의 열팽창차가 크기 때문에, 계면에서의 박리가 발생하기 쉬워지고, 이 박리 부분을 통해 수밀성이 손상된다.
이 때문에, 본 발명자는, 관통 도체를 주로 구성하는 금속 다공체의 미세 구조에 주목하였다. 금속 다공체에는, 제1 주면에 연통되는 제1 개기공 및 제2 주면에 연통되는 제2 개기공이 포함되어 있었다.
그래서, 본 발명자는, 각 기공 내에 유리상을 생성시킴으로써 관통 도체와 세라믹스 사이의 열팽창차에 의한 박리를 억제할 때에, 제1 주면에 연통되는 제1 개기공 내에서는, 유리상에 의해 공극을 폐색하고, 이에 의해, 관통 도체 중 제1 개기공측에 수밀성 기능을 주로 담지시키는 것을 상도하였다. 이와 동시에, 제2 주면에 연통되는 제2 개기공측에서는, 유리상에 의해 클래드층을 폐색하지 않고, 공극을 제2 개기공에 연통시키는 구조로 하였다. 이에 의해, 관통 도체 그 자체의 수밀성을 유지하면서, 전체적으로 관통 도체와 세라믹스의 박리는 발생하기 어려워지고, 이 점에서도 수밀성이 유지된다.
도 1의 (a)는 관통 구멍(2)이 배열된 세라믹 기재(1)를 모식적으로 도시한 평면도이고, 도 1의 (b)는 세라믹 기재(1)의 횡단면도이다.
도 2의 (a)는 세라믹 기재(1)의 관통 구멍에 금속 페이스트(3)를 충전한 상태를 도시하고, 도 2의 (b)는 금속 페이스트(3)를 베이킹하여 금속 다공체(4)를 형성한 상태를 도시하며, 도 2의 (c)는 세라믹 기재(1)의 제1 주면(1a) 상에 유리층(9)을 형성한 상태를 도시하고, 도 2의 (d)는 유리층(9)을 제거한 상태를 도시한다.
도 3의 (a)는 관통 구멍(2A) 중에 관통 도체(11)가 형성된 접속 기판(10)을 모식적으로 도시한 평면도이고, 도 3의 (b)는 접속 기판(10)의 횡단면도이다.
도 4는 관통 구멍 내에 생성한 금속 다공체(4)의 구조를 도시한 모식도이다.
도 5는 금속 다공체(4)의 개기공(16A)에 함침된 유리상(19) 및 세라믹 기판(1)의 제1 주면(1a) 상에 형성된 유리층(18)을 도시한 모식도이다.
도 6은 유리층을 제거한 후의 관통 도체(11)의 구조를 도시한 모식도이다.
도 7은 관통 도체의 미세 구조를 설명하기 위한 확대도이다.
도 8은 수밀성 시험의 방법을 설명하기 위한 모식도이다.
이하, 적절히 도면을 참조하면서, 본 발명을 더욱 상세히 설명한다. 최초로, 본 발명의 세라믹 기판을 제조하는 방법예에 대해 서술한다.
도 1에 도시된 바와 같이, 세라믹 기재(1)에는 한쪽의 주면(1a)과 다른쪽의 주면(1b)이 형성되어 있고, 주면(1a와 1b) 사이를 관통하는 관통 구멍(2)이 다수 형성되어 있다. 관통 구멍(2)에는, 제1 주면(1a)측의 개구(2a)와, 제2 주면(1b)측의 개구(2b)가 있다.
계속해서, 도 2의 (a)에 도시된 바와 같이, 세라믹 기재(1)의 개구(2) 내에 금속 페이스트(3)를 충전한다. 그리고, 금속 페이스트(3)를 가열함으로써, 금속 페이스트를 베이킹하여, 도 2의 (b)에 도시된 바와 같이, 관통 구멍(2) 내에 금속 다공체(4)를 생성시킨다. 도면 부호 5는 금속 다공체(4)의 제1 주면이고, 도면 부호 6은 금속 다공체(4)의 제2 주면이다.
계속해서, 세라믹 기재(1)의 제1 주면(1a) 상에 유리 페이스트를 도포하여, 유리 페이스트층을 형성한다. 이 상태에서, 유리 페이스트를 가열하여 베이킹함으로써, 유리를 용융시킨다. 이에 의해, 도 2의 (c)에 도시된 바와 같이, 세라믹 기재(1)의 제1 주면(1a) 상에 유리층(9)이 형성된다. 동시에, 용융된 유리가 금속 다공체의 개기공 내에 함침되어, 유리상을 생성하고, 이에 의해 관통 구멍 내에 관통 도체(7)를 생성한다. 한편, 도면 부호 8은 관통 도체(8)의 제1 주면이다.
계속해서, 유리층(9)을 제거함으로써, 세라믹 기재의 제1 주면측에 관통 도체를 노출시켜, 접속 기판으로 한다. 이때, 바람직하게는, 세라믹 기재(1)의 제1 주면(1a)을 더욱 연마해서, 도 2의 (d)에 도시된 바와 같이, 연마면(1c)을 형성하여, 접속 기판(10)을 얻는다.
도 2의 (d) 및 도 3의 (a), 도 3의 (b)에 도시된 바와 같이, 접속 기판(10)의 세라믹 기판(1A)에서는, 각 관통 구멍(2A) 내에 관통 도체(11)가 충전되어 있다. 도면 부호 11a는 관통 도체(11)의 제1 주면이고, 도면 부호 11b는 관통 도체(11)의 제2 주면이다.
도 2의 (b)에 도시된 바와 같이, 금속 페이스트를 베이킹함으로써, 관통 구멍(2) 중에 금속 다공체(4)를 형성한다. 여기서, 본 예에서는, 금속 다공체(4)는, 세라믹 기재(1)의 제1 주면(1a)으로부터 제2 주면(1b)으로 연장되어 있다. 도면 부호 5는 금속 다공체의 제1 주면이고, 도면 부호 6은 다른쪽의 주면이다.
도 4에 도시된 바와 같이, 금속 다공체(4)는, 금속 매트릭스(20)와 기공(16A, 16B, 16C, 16D)으로 이루어진다. 단, 금속 페이스트 중에 유리 성분을 첨가한 경우에는, 기공의 일부가 유리상(17, 17A, 17B)에 의해 충전된다. 매트릭스 중에 발생하는 기공에는, 제1 주면(5)에 개구되는 제1 개기공(16A, 16D), 제2 주면(6)에 개구되는 제2 개기공(16B), 및 주면(5, 6)에 대해 개구되어 있지 않은 폐기공(閉氣孔; 16C)이 있다. 한편, 개기공(16A)은, 도 4의 횡단면에 있어서 제1 주면(5)에 대해 개구되어 있다. 이에 대해, 개기공(16D)은, 도 4의 횡단면에 있어서는 제1 주면(5)에 개구되어 있지 않으나, 횡단면에 나타나 있지 않은 루트로 제1 주면(5)에 개구되어 있기 때문에, 개기공(16A와 16D)을 구별하고 있다.
도 4의 상태에서는, 개기공(16A, 16B, 16D), 폐기공(16C) 모두, 일부분은 유리상(17, 17A, 17B)에 의해 충전되고, 일부분은 공극인 채로 잔류하고 있다. 공극(33)은, 주면에 연통되어 있지 않은 폐공극이고, 공극(32)은, 제2 주면(6)에 개구되는 개공극이다.
여기서, 세라믹 기판에 대해 수밀성 시험을 행하면, 제1 주면(1a)으로부터 제2 주면(1b)을 향해 누수가 관측되는 경우가 있었다. 그 이유가 있는데, 제1 주면(8)에 연통되는 제1 개기공(16A, 16D)과, 제2 주면(6)에 연통되는 제2 개기공(16B)이, 일부에서 연통되어 있었던 것으로 추정되었다.
한편, 도 5에 도시된 바와 같이, 제1 주면(5)에 개구되는 개기공(16A, 16D)을 덮는 형태로 유리 페이스트를 도포한다. 이 상태에서 유리 페이스트를 베이킹함으로써, 제1 주면(1a) 상에 유리층(18)이 형성되고, 동시에 용융된 유리가 함침되어, 개기공(16A, 16D) 중에 유리상(19)이 형성된다. 일부의 개기공에서는, 금속 다공체 중에 원래 존재하고 있었던 유리상(17)과, 유리 페이스트의 함침 및 베이킹에 의해 생성된 유리상(19)이 혼재하는 경우도 있을 수 있다.
여기서, 용융된 유리를 제1 주면측으로부터 금속 다공체의 개기공(16A, 16B)에 함침시킴으로써, 제1 개기공 중 적어도 제1 주면측은 유리상(19)에 의해 폐색된다. 이 결과, 제1 주면(5)으로부터 제2 주면(6)을 향해 연통되는 것과 같은 개기공은 잔류하지 않기 때문에, 수밀성이 현저히 개선된다.
단, 도 5의 상태에서는 금속 다공체가 유리층(18)에 의해 뚜껑이 덮여져 있기 때문에, 관통 도체(7)에 의해 세라믹 기재(1)의 양측을 전기적으로 도통(導通)시킬 수 없다. 그래서, 불필요해진 유리층(18)을 제거해서, 도 6에 도시된 상태로 하여, 관통 도체를 제1 주면측에 노출시킨다. 이때, 세라믹 기재의 제1 주면을 연마 가공함으로써, 연마면을 형성하면, 관통 도체의 노출을 한층 더 확실하게 하여, 그 노출면을 평탄화할 수 있기 때문에 바람직하다.
이 상태에서는, 도 6에 도시된 바와 같이, 세라믹 기판(1A)에 연마면(1c)이 형성되어 있어, 세라믹 기판(1A)의 두께는 연마 전보다 작아지고 있다. 그리고, 관통 구멍(2A) 내에는 관통 도체(11)가 형성되어 있다.
여기서, 도 6에 도시된 바와 같은 형태의 관통 도체를 더욱 분석하면, 이하의 것이 판명되었다. 도 7을 참조하면서 수밀성의 발현 기구를 설명한다.
도 7에 있어서, 제1 개기공(16A, 16D)은 관통 도체의 제1 주면(11a)에 연통되어 있다. 또한, 제2 개기공(16B)은 제2 주면(11b)에 연통되어 있다. 도면 부호 16C는, 주면(11a, 11b)의 어디에도 연통되지 않는 폐기공이다. 제1 개기공(16A, 16D)에는, 금속 페이스트에서 유래하는 유리상(17)과, 나중에 함침시킨 유리에서 유래하는 유리상(19)과, 주면(11a)에 개구되지 않는 공극(30)이 잔류하고 있다. 또한, 폐기공(16C) 중에는, 금속 페이스트에서 유래하는 유리상(17A)과, 주면에 개구되지 않는 공극(33)이 잔류하고 있다. 또한, 제2 주면(11b)에 연통되는 제2 개기공(16B)에는, 금속 페이스트에서 유래하는 유리상(17B)과, 주면(11b)에 연통되는 공극(32)과, 주면(11a, 11b)에 개구되지 않는 공극(31)이 잔류하고 있다.
그리고, 제1 개기공(16A, 16D)에 잔류하는 제1 공극(30)은, 유리상(17 및 19)에 의해 폐색되고, 이에 의해 제1 주면(11a)에 연통되지 않는 폐공극으로 되어 있다. 이에 의해, 제1 개기공 및 제2 개기공을 통해 주면 사이에서 액이 누설되는 일은 없어진다. 이와 함께, 제2 개기공 내의 제2 공극(32)은, 제2 주면(11b)에 연통되는 개공극으로 되어 있다. 이러한 주면에 연통되는 공극을 잔류시킴으로써, 세라믹스와 관통 도체 사이의 응력을 완화하고, 관통 도체의 세라믹스로부터의 박리에 의한 액 누설을 억제할 수 있다.
한편, 전술한 예에서는, 관통 도체의 제1 주면측으로부터 용융된 유리를 함침시킴으로써, 제1 개기공 중에 유리상을 생성시키고, 이에 의해 제1 공극이 제1 주면에 연통되지 않도록 하였다. 그러나, 본 발명은 이 제법에 한정되는 것이 아니다. 예컨대, 관통 구멍에 금속 페이스트를 충전할 때에, 관통 구멍의 상반부와 하반부 사이에서 페이스트 조성을 변화시킴으로써, 본 발명과 같은 미세 구조의 관통 도체를 제작할 수 있다.
이하, 본 발명의 구성 요소에 대해 더 서술한다.
적합한 실시형태에 있어서는, 관통 도체의 횡단면에 있어서, 금속 다공체의 면적 비율이 30%~70%이다. 금속 다공체의 면적 비율이 지나치게 높으면, 관통 도체와 세라믹스 사이의 열응력이 증대하고, 이 면적 비율이 지나치게 낮으면, 도전성이 낮다. 이 관점에서는, 금속 다공체의 면적 비율을 30%~70%로 하지만, 40%~65%가 보다 바람직하고, 45%~60%가 특히 바람직하다.
적합한 실시형태에 있어서는, 관통 도체의 횡단면에 있어서, 유리상의 면적 비율(합계값)이 10%~50%이고, 특히 바람직하게는 20%~40%이다.
또한, 적합한 실시형태에 있어서는, 관통 도체의 횡단면에 있어서, 공극의 면적 비율의 합계값을, 5%~60%로 하는 것이 바람직하고, 5%~40%로 하는 것이 더욱 바람직하다.
이들 금속 다공체, 유리, 공극의 면적 비율의 측정은, 관통 도체의 횡단면의 SEM(1000배) 화상을 사진 촬영함으로써 행한다. SEM에 의해 각 재료에 따라 색조를 변경하여 촬영함으로써, 각 재료를 식별하는 것이 가능해진다. 그 후, 측정하는 도체부를 한 변 5 um의 격자로 분할하고, 각 격자마다 가장 많은 면적을 점유하고 있는 재료를 결정한다. 그 각 재료마다 결정된 격자수를 비교함으로써 면적 비율을 산출할 수 있다.
적합한 실시형태에 있어서는, 세라믹 기판의 두께가 25 ㎛~150 ㎛이고, 관통 구멍의 직경(W)이 20 ㎛~60 ㎛이다. 본 발명은 이러한 소형이고 얇은 접속 기판에 대해 특히 유용하다.
세라믹 기판에 형성하는 관통 구멍의 직경(W)은, 성형하기 용이함의 관점에서는, 25 ㎛ 이상이 더욱 바람직하다. 인접하는 관통 구멍(2)의 간격(D)(가장 근접하는 관통 구멍 사이의 거리)은, 파손이나 크랙을 억제한다고 하는 관점에서는, 50 ㎛ 이상이 바람직하고, 100 ㎛ 이상이 더욱 바람직하다. 또한, 인접하는 관통 구멍(2)의 간격(D)은, 관통 구멍의 밀도를 향상시킨다고 하는 관점에서는, 1000 ㎛ 이하가 바람직하고, 500 ㎛ 이하가 더욱 바람직하다.
세라믹 기판에 관통 구멍을 형성하는 방법은, 특별히 한정되지 않는다. 예컨대, 세라믹 기판의 그린시트에 핀이나 레이저 가공에 의해 관통 구멍을 형성할 수 있다. 혹은, 세라믹스로 이루어지는 블랭크 기판을 제조한 후에, 블랭크 기판에 레이저 가공에 의해 관통 구멍을 형성할 수도 있다. 레이저의 발진원에 대해서는 CO2, YAG(이트륨·알루미늄 가닛) 등을 이용할 수 있다.
세라믹 기판을 구성하는 세라믹스로서는, 산화알루미늄, 산화이트륨, YAG, 산화지르코늄, 질화알루미늄을 예시할 수 있다. 이들 중, 산화알루미늄, 특히 순도 99.9% 이상의 고순도의 산화알루미늄은, 영률이 400 ㎬ 이상으로 높아, 박판화했을 때의 형상 안정성이 우수하기 때문에, 특히 유용하다.
본 발명에서는, 관통 구멍에 금속 페이스트를 공급하고, 가열에 의해 금속 다공체를 생성시킨다. 이러한 금속 페이스트를 구성하는 주성분인 금속으로서는, Ag, Au, Cu, Pd, 또는 이들의 혼합물을 예시할 수 있다. 또한, 금속에 대해 유리 성분을 혼합하여 페이스트화하는 것이 바람직하다. 이러한 유리 성분으로서는, B2O3, SiO2, ZnO, PbO, Li2O, Na2O, K2O, MgO, CaO, SrO, BaO, Bi2O3, Al2O3, Gd2O3, Y2O3, La2O3, Yb2O3, TeO2, V2O5, P2O5를 예시할 수 있다.
금속 페이스트의 베이킹 온도는, 페이스트의 종류에 따라 적절히 선택하지만, 예컨대 500℃~900℃로 할 수 있다.
계속해서, 금속 다공체의 제1 주면에 유리 페이스트를 도포하고 금속 다공체의 개기공 중에 유리 페이스트를 함침시킨다. 이때에는, 세라믹 기재의 제1 주면의 전체에 걸쳐 유리 페이스트를 도포할 수 있다. 혹은, 스크린 인쇄법 등에 의해, 금속 다공체의 제1 주면 상에만 유리 페이스트를 도포하고, 그 외의 세라믹스 표면에는 유리 페이스트를 도포하지 않도록 할 수도 있다.
계속해서, 가열에 의해 유리 페이스트를 용융시킴으로써, 금속 다공체의 주면 상에 유리층을 형성하고, 또한 개기공에 용융된 유리를 함침시켜, 유리상으로 한다. 유리 페이스트의 베이킹 온도는, 페이스트의 종류에 따라 적절히 선택하지만, 예컨대 500℃~900℃로 할 수 있다.
계속해서, 적어도 금속 다공체 상에 있는 유리층을 제거함으로써, 세라믹 기판과, 관통 구멍 내에 마련된 관통 도체를 구비하는 접속 기판을 얻는다. 이 상태에서는, 적어도 유리층을 제거하여 관통 도체를 노출시키면 충분하지만, 바람직하게는 세라믹 기재의 제1 주면도 연마한다. 그리고, 세라믹 기판의 각 주면(11a, 11b)에는, 소정의 배선이나 패드 등을 형성한다. 또한, 세라믹 기판은, 일체의 중계 기판으로 한다.
세라믹 기재는 정밀 연마 가공하는 것이 바람직하다. 이러한 정밀 연마 가공으로서는, CMP(Chemical Mechanical Polishing) 가공이 일반적이고, 이것에 사용되는 연마 슬러리로서, 알칼리 또는 중성의 용액에 30 ㎚~200 ㎚의 입자 직경을 갖는 지립을 분산시킨 것이 사용된다. 지립 재질로서는, 실리카, 알루미나, 다이아, 지르코니아, 산화세륨(ceria)을 예시할 수 있고, 이들을 단독 또는 조합하여 사용한다. 또한, 연마 패드에는, 경질 우레탄 패드, 부직포 패드, 스웨이드 패드를 예시할 수 있다.
실시예
(실시예 1)
도 1~도 6을 참조하면서 설명한 바와 같이 하여 접속 기판을 제작하였다.
구체적으로는, 먼저 이하의 성분을 혼합한 슬러리를 조제하였다.
(원료 분말)
·비표면적 3.5 ㎡/g~4.5 ㎡/g,
평균 일차 입자 직경 0.35 ㎛~0.45 ㎛의 α-알루미나 분말
(알루미나 순도 99.99%) 100 질량부
·MgO(마그네시아) 250 pppm
·ZrO2(지르코니아) 400 ppm
·Y2O3(이트리아) 15 ppm
(분산매)
·2-에틸헥산올 45 중량부
(결합제)
·PVB(폴리비닐부티랄) 수지 4 중량부
(분산제)
·고분자 계면 활성제 3 중량부
(가소제)
·DOP 0.1 중량부
이 슬러리를, 닥터 블레이드법을 이용해서, 소성 후의 두께로 환산하여 300 ㎛가 되도록 테이프형으로 성형하고, 소성 후의 크기로 환산하여, 세로 100 ㎜×가로 100 ㎜의 정사각형이 되도록 절단하였다. 얻어진 분말 성형체를, 대기 중 1240℃에서 하소(예비 소성) 후, 기판을 몰리브덴제의 판에 얹어 놓고, 수소 3:질소 1의 분위기 중에서 1300℃로부터 1550℃에서의 승온 속도를 50℃/h로 하며, 1550℃에서 2.5시간 유지해서, 소성을 행하여, 블랭크 기판을 얻었다.
이 블랭크 기판을 이하의 조건으로 레이저 가공함으로써, 이하의 치수의 관통 구멍을 형성하였다.
CO2 레이저: 파장 10.6 ㎛
펄스: 1000 Hz-On time 5 ㎲
레이저 마스크 직경: 0.9 ㎜
샷 횟수: 40회
관통 구멍 직경(W): 표면 0.06 ㎜, 이면 0.02 ㎜
관통 구멍의 간격(D): 0.12 ㎜
관통 구멍의 수: 30,000개/장
계속해서, 레이저 가공 시, 기판 표면에 부착된 용융물(드로스)을 그라인더에 의한 연삭으로 제거한 후, 대기 중 1300℃에서 5시간 어닐링 처리를 행하여, 두께 200 ㎛의 세라믹 기재를 얻었다.
다음으로, 이하의 조건으로, 세라믹 기재의 관통 구멍에 Ag-Pd 페이스트의 매립 인쇄를 행하고, 건조시킨 후, 소성함으로써, 관통 도체를 형성하였다.
[Ag-Pd 페이스트]
고형분 농도: 95 중량%
고형분 조성=Ag:Pd:유리 프릿=91:3:6(중량비)
점도: 200 ㎩·s
[인쇄 조건]
마스크: 사용하지 않음[페이스트를 직접 기판에 얹어 놓고, 스퀴지(squeegee)로 관통 구멍에 페이스트를 압입하였다].
스퀴지 각도: 20도
스퀴지 속도: 5 ㎜/sec
스퀴지 횟수: 10회
[건조 조건]
95℃×30분
[소성 조건]
600℃×40분
계속해서, 이하의 조건으로, 관통 도체를 덮는 형태로 기판의 편면(片面)에 유리 페이스트를 도포, 소성, 용융시킴으로써 도체 내부의 기공에 유리를 함침시켰다.
[유리 페이스트]
고형분 농도: 95 중량%
유리 조성: Bi-Zn-B계
점도: 50 ㎩·s
[인쇄 조건]
마스크: #360 메시, 30 um 두께
스퀴지 각도: 70도
스퀴지 속도: 5 ㎜/sec
스퀴지 횟수: 1회
[건조 조건]
95℃×30분
[용융, 함침 조건]
570℃×3시간
계속해서, 표면에 잔류한 유리층을 연마 가공에 의해 제거하여, 접속 기판을 얻었다. 구체적으로는, 기판을 알루미나 플레이트에 부착한 상태에서 그라인더에 의한 연삭을 행한 후, 다이아몬드 슬러리에 의한 랩(lap) 가공을 양면에 실시하였다. 다이아몬드의 입자 직경은 3 ㎛로 하였다. 마지막으로 SiO2 지립과 다이아몬드 지립에 의한 CMP 가공을 실시하였다. 그 후, 기판을 알루미나 플레이트로부터 박리하고, 반대측의 주면에 동일한 가공을 한 후, 세정을 실시하여, 접속 기판을 얻었다.
얻어진 접속 기판에 대해, 관통 도체의 횡단면을 관측하였다. 이 결과, 도 7의 모식도에 도시된 바와 같이, 제1 개기공 내에 형성된 제1 유리상, 제2 개기공 내에 형성된 제2 유리상, 제1 개기공 내에 마련된 제1 공극, 및 제1 개기공 내에 마련된 제2 공극이 확인되었다. 또한, 폐기공 내에도 공극이 확인되었다. 또한, 제1 개기공 중의 제1 공극이 주면(11a)에 개구되어 있는 개수를 계수한 결과, 0개였다. 또한, 제2 개기공 중의 제2 공극이 주면(11b)에 개구되어 있는 개수는 6개였다.
관통 도체의 횡단면에 있어서의 금속 다공체의 면적 비율: 60%
관통 도체의 횡단면에 있어서의 유리상의 면적 비율(합계): 30%
얻어진 접속 기판의 관통 도체의 수밀성을, 도 8을 참조하면서 설명하는 방법으로 확인하였다.
즉, 대좌(22)에 다공체판(21)을 고정하고, 대좌(22) 상에 무진지(無塵紙)(23)를 배치하며, 그 위에 세라믹 기판의 샘플(24)을 설치하였다. 세라믹 기판(24)의 관통 구멍 상에 물(26)을 적하하고, 화살표 A와 같이 -80 ㎪로 흡인하였다. 그리고, 무진지에 수분의 부착이 보여지는지의 여부를 확인하였다.
이 결과, 1장의 세라믹 기판에 마련된 관통 도체 30000개에 대해, 액 누설이 보여진 관통 도체는 1개였다.
(실시예 2~7)
실시예 1과 동일하게 하여 접속 기판을 제작하였다.
단, 관통 도체의 횡단면에 있어서의 금속 다공체의 면적 비율, 유리상의 면적 비율(합계)을, 표 1에 나타내는 바와 같이 변경하였다. 이들 파라미터를 변경하기 위해서는, Ag-Pd 페이스트의 고형분 농도, Ag와 Pd와 유리 프릿의 비율, 소성 온도, 유리 페이스트의 용융, 함침의 온도 및 시간을 조정함으로써 행하였다.
그리고, 얻어진 각 세라믹 기판에 대해, 1장의 세라믹 기판에 마련된 관통 도체 30000개에 대해, 액 누설이 보여진 관통 도체의 개수를 측정하고, 표 1에 나타내었다.
Figure pct00001
(비교예 1)
실시예 1과 동일한 세라믹 기재의 각 관통 구멍에 Ag 페이스트 매립을 행하였다. 사용한 Ag 페이스트는 실시예 1과 동일하다. 그 후, 700℃에서 소성을 행하여, 관통 구멍 중에 금속 다공체를 형성하였다.
계속해서, 유리 페이스트를 세라믹 기재의 제1 주면 상에 인쇄하는 공정을 실시하지 않고, 세라믹 기재의 양방의 주면을 정밀 연마 가공하여, 접속 기판을 얻었다.
이렇게 해서 작성한 기판의 비아부 단면을 확인한 결과, 비아의 전체에 걸쳐 공극이 균일하게 잔류하고 있었다. 즉, 미세 구조를 나타내는 각 파라미터는 이하와 같다.
제1 개기공 중의 제1 공극이 주면(11a)에 개구되어 있는 개수: 5개
제2 개기공 중의 제2 공극이 주면(11b)에 개구되어 있는 개수: 6개
관통 도체의 횡단면에 있어서의 금속 다공체의 면적 비율: 60%
관통 도체의 횡단면에 있어서의 유리상의 면적 비율(합계): 20%
계속해서, 실시예 1과 동일하게 하여 수밀성 시험을 행하였다. 그 결과, 1장의 세라믹 기판에 마련된 관통 도체 30000개의 거의 전수에 대해 액 누설이 보여졌다.

Claims (4)

  1. 관통 구멍이 형성되어 있는 세라믹 기판, 및
    상기 관통 구멍 중에 마련된 관통 도체로서, 제1 주면(主面)과 제2 주면을 갖는 관통 도체를 구비하는 접속 기판으로서,
    상기 관통 도체가,
    상기 제1 주면에 연통(連通)되는 제1 개기공(開氣孔) 및 상기 제2 주면에 연통되는 제2 개기공이 형성된 금속 다공체,
    상기 제1 개기공 내에 형성된 제1 유리상(相),
    상기 제2 개기공 내에 형성된 제2 유리상,
    상기 제1 개기공 내에 마련된 제1 공극, 및
    상기 제2 개기공 내에 마련된 제2 공극
    을 갖고 있고, 상기 제1 공극이 상기 제1 주면에 연통되지 않는 폐공극(閉空隙)이고, 상기 제2 공극이 상기 제2 주면에 연통되는 개공극(開空隙)인 것을 특징으로 하는 접속 기판.
  2. 제1항에 있어서, 상기 관통 도체의 횡단면에 있어서, 상기 금속 다공체의 면적 비율이 30%~70%인 것을 특징으로 하는 접속 기판.
  3. 제1항 또는 제2항에 있어서, 상기 금속 다공체에 폐기공(閉氣孔)이 마련되어 있고, 이 폐기공 중에 제3 유리상이 존재하는 것을 특징으로 하는 접속 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세라믹 기판의 두께가 25 ㎛~150 ㎛이고, 상기 관통 구멍의 직경이 20 ㎛~60 ㎛인 것을 특징으로 하는 접속 기판.
KR1020187024055A 2016-03-11 2017-02-01 접속 기판 KR20180121507A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-048165 2016-03-11
JP2016048165 2016-03-11
PCT/JP2017/003554 WO2017154422A1 (ja) 2016-03-11 2017-02-01 接続基板

Publications (1)

Publication Number Publication Date
KR20180121507A true KR20180121507A (ko) 2018-11-07

Family

ID=59789214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187024055A KR20180121507A (ko) 2016-03-11 2017-02-01 접속 기판

Country Status (7)

Country Link
US (1) US10257941B2 (ko)
JP (1) JP6918774B2 (ko)
KR (1) KR20180121507A (ko)
CN (1) CN108781506B (ko)
DE (1) DE112017001274T5 (ko)
TW (1) TWI720123B (ko)
WO (1) WO2017154422A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068015A (ja) * 2017-10-05 2019-04-25 日本電気硝子株式会社 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296496A (ja) 1986-06-17 1987-12-23 富士通株式会社 多層セラミツク回路基板の製造方法
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JP3162539B2 (ja) * 1993-04-05 2001-05-08 日本特殊陶業株式会社 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
JP4688379B2 (ja) 2001-09-26 2011-05-25 福田金属箔粉工業株式会社 回路基板及びその製造方法ならびに電子装置
JP4154913B2 (ja) 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
JP5098646B2 (ja) * 2005-12-12 2012-12-12 パナソニック株式会社 回路基板の製造方法
US20100096178A1 (en) 2008-10-17 2010-04-22 Sumsung Electro-Mechanics Co., Ltd. Non-shirinkage ceramic substrate and manufacturing method thereof
JP2011091185A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP2011151185A (ja) * 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
JP5381800B2 (ja) 2010-02-23 2014-01-08 旭硝子株式会社 発光素子搭載用基板およびこの基板を用いた発光装置
JP5497504B2 (ja) * 2010-03-23 2014-05-21 株式会社日立製作所 電子部品
JP5566271B2 (ja) 2010-11-24 2014-08-06 京セラ株式会社 配線基板およびその製造方法
JP2013165265A (ja) * 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
JP6155551B2 (ja) 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
US20150351241A1 (en) * 2013-01-07 2015-12-03 A.L.M.T. Corp. Ceramic Wiring Substrate, Semiconductor Device, And Method For Manufacturing Ceramic Wiring Substrate
US9403023B2 (en) * 2013-08-07 2016-08-02 Heraeus Deutschland GmbH & Co. KG Method of forming feedthrough with integrated brazeless ferrule
JP6365111B2 (ja) 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
WO2015141344A1 (ja) 2014-03-19 2015-09-24 株式会社アライドマテリアル セラミック配線基板および半導体装置
CN105322909A (zh) * 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法
JP2015231009A (ja) 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP6336829B2 (ja) 2014-06-19 2018-06-06 京セラ株式会社 配線基板、パッケージおよび電子機器
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP6291435B2 (ja) 2015-02-20 2018-03-14 日本電信電話株式会社 プログラムおよびクラスタシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068015A (ja) * 2017-10-05 2019-04-25 日本電気硝子株式会社 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法

Also Published As

Publication number Publication date
CN108781506B (zh) 2021-06-29
US20180359866A1 (en) 2018-12-13
TW201743369A (zh) 2017-12-16
TWI720123B (zh) 2021-03-01
JP6918774B2 (ja) 2021-08-11
WO2017154422A1 (ja) 2017-09-14
JPWO2017154422A1 (ja) 2019-01-17
DE112017001274T5 (de) 2019-01-10
US10257941B2 (en) 2019-04-09
CN108781506A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
JP6831832B2 (ja) 接続基板
KR20110089051A (ko) 소자 탑재용 기판 및 그 제조 방법
US5464950A (en) Aluminum nitride circuit board and method of producing same
JPWO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
KR20180121507A (ko) 접속 기판
US9538653B2 (en) Insulating substrates including through holes
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
US11013127B2 (en) Method for producing connection substrate
JP2007095862A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
JP2005277217A (ja) セラミック基板の製造方法