JP2005277217A - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP2005277217A
JP2005277217A JP2004090238A JP2004090238A JP2005277217A JP 2005277217 A JP2005277217 A JP 2005277217A JP 2004090238 A JP2004090238 A JP 2004090238A JP 2004090238 A JP2004090238 A JP 2004090238A JP 2005277217 A JP2005277217 A JP 2005277217A
Authority
JP
Japan
Prior art keywords
ceramic
molded body
substrate
suppression layer
ceramic molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004090238A
Other languages
English (en)
Inventor
Osamu Chikagawa
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004090238A priority Critical patent/JP2005277217A/ja
Publication of JP2005277217A publication Critical patent/JP2005277217A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができる、セラミック基板を提供する。
【解決手段】低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼成温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、未焼結の収縮抑制層を着色する第３の工程と、焼成後の複合セラミック成形体から、未焼結の収縮抑制層を除去し、セラミック基板を得る第４の工程と、を備えるセラミック基板の製造方法により、セラミック基板を作製する。
【選択図】 図２

Description

本発明は、電子機器に使用されるセラミック基板の製造方法に関するもので、特に、いわゆる無収縮プロセスによるセラミック基板の製造方法に関するものである。
近年、コンピュータ、移動体通信端末などの電子機器に対する小型化、高機能化、高信頼化、低コスト化への要求は極めて大きく、半導体ＩＣなどのチップ部品は、高密度集積化、高速化の方向へ急速に発展している。これに伴って、回路基板などに用いるセラミック基板に対しても、高精度化、高信頼化、高密度配線化などが要求されている。
一般に、セラミック基板は、セラミック材料の調合、混合工程、セラミック組成物の成形工程、およびセラミック成形体の焼成工程、を経ることによって作製される。セラミック基板を製造するに際し、セラミック成形体は、その焼成工程において、Ｘ方向、Ｙ方向（平面方向）及びＺ方向（厚み方向）の３方向に収縮し、特にＸ方向、Ｙ方向には、各々０．４〜０．６％程度の寸法誤差を生じることがある。
この寸法誤差は、特に、セラミック基板に配線を施した場合に、外部電極パターンの位置精度の低下や内部導体の断線という問題を引き起こすことがあった。
これを解決する方法として、特許文献１には、低温焼成可能なセラミック成形体の上下主面に、このセラミック成形体の焼成温度では収縮しないグリーンシート（以下、収縮抑制層と称する。）を圧着した後、これを比較的低温で焼成し、しかる後、超音波振動法などの手法により、未焼結の収縮抑制層を除去するといった、いわゆる無収縮プロセスが提案されている。
この方法によれば、セラミック成形体の平面方向の収縮、すなわちＸ−Ｙ方向の収縮を抑えることができるため、得られるセラミック基板の寸法精度を極めて向上させることができる。そのため、高密度に配線を施しても、内部導体の断線や、外部電極の位置精度の低下などの問題が生じにくいといった利点がある。
ところが、この方法によると、未焼結の収縮抑制層を除去する工程において、セラミック基板の表面に未焼結の収縮抑制層が残留し、表面性が低下するという問題があった。これは、例えば、アルミナ−ホウケイ酸ガラス系材料からなる一般的なセラミック成形体と、アルミナからなる一般的な収縮抑制層とが、共に白色であるため、目視では未焼結の収縮抑制層の除去状態を容易に判断することができないためである。
そこで、特許文献２に開示されているように、セラミック成形体と収縮抑制層の色を異ならせて、未焼結の収縮抑制層の除去状態を目視で判断できるようにするために、セラミック成形体、または収縮抑制層に着色剤を添加した後に焼成し、その後、未焼結の収縮抑制層を除去することが行われている。
特許第２５５４４１５号公報 特開平５−２８８６７号公報
しかし、上述の方法において、セラミック成形体または収縮抑制層に添加する着色剤としてＣｒ2Ｏ3やＣｏ3Ｏ4などの遷移金属酸化物を用いるが、遷移金属酸化物をセラミック成形体に添加した後に焼成すると、セラミック基板の特性に影響を与える場合がある。例えば、無電解めっき処理を行う際、電極以外の部分にＮｉやＡｕの異常析出を発生させることがある。また、Ｑ値などの高周波特性を低下させる場合がある。さらにレーザーでトリミングを行うと変色する場合がある。また、同様の方法により収縮抑制層を着色した場合には、焼成時に遷移金属元素の拡散が起こるため、セラミック基板に不要な着色が起こり、セラミック基板の色むらが生じて著しく商品価値が落ちる、という問題がある。
本発明は、上記課題を解決するためになされたもので、セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができるセラミック基板の製造方法を提供することにある。
本発明は、低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、焼成後の前記複合セラミック成形体において、未焼結の前記収縮抑制層を着色する第３の工程と、焼成後の前記複合セラミック成形体から、着色した前記収縮抑制層を除去し、セラミック基板を得る第４の工程と、を備えるセラミック基板の製造方法に関するものである。
本発明のセラミック基板の製造方法は、上述の基体用セラミック成形体が、複数のセラミック層が積層されてなることが好ましい。
本発明のセラミック基板の製造方法は、上述の第３の工程において、未焼結の前記収縮抑制層に着色剤を染み込ませることにより着色することが好ましい。
本発明のセラミック基板の製造方法は、上述の着色剤が水溶性インクであることが好ましい。
本発明は、低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、未焼結の前記収縮抑制層に着色剤を含む溶液を吹き付けることにより、焼成後の前記複合セラミック成形体から、未焼結の前記収縮抑制層を除去し、セラミック基板を得る第３の工程と、を備えるセラミック基板の製造方法に関するものである。
本発明のセラミック基板の製造方法は、上述の基体用セラミック成形体が、複数のセラミック層が積層されてなることが好ましい。
本発明のセラミック基板の製造方法は、上述の着色剤が水溶性インクであることが好ましい。
本発明のセラミック基板の製造方法は、上述の着色剤を含む溶液が砥粒を含む溶液であることが好ましい。
本発明のセラミック基板の製造方法は、低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、焼成後の前記複合セラミック成形体において、未焼結の前記収縮抑制層を着色する第３の工程と、焼成後の前記複合セラミック成形体から、着色した前記収縮抑制層を除去し、セラミック基板を得る第４の工程と、を備えるため、セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができる。
また、本発明のセラミック基板の製造方法は、低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、未焼結の前記収縮抑制層に着色剤を含む溶液を吹き付けることにより、焼成後の前記複合セラミック成形体から、未焼結の前記収縮抑制層を除去し、セラミック基板を得る第３の工程と、を備えるため、セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができるセラミック基板の製造方法を、さらに簡略化することができる。
＜実施形態１＞
以下、本発明の実施形態を説明する。
本実施形態のセラミック基板について図１を用いて説明する。図１は、本実施形態のセラミック基板の製造方法により作製されたセラミック基板を示す概略断面図である。
図１に示すように、本発明のセラミック基板１は、低温焼結セラミック材料からなるセラミック層２ａ、２ｂ、２ｃ、２ｄおよび２ｅを積層してなるセラミック積層体２からなる。このセラミック積層体２には、内部導体パターンおよび外部導体パターンが形成されている。内部導体パターンとしては、セラミック層２ａ〜２ｅの間の界面に沿って形成されるいくつかの内部導体５、各セラミック層２ａ〜２ｅを貫通するように形成されるいくつかのビアホール導体６があり、外部導体パターンとしては、セラミック積層体２の一方主面３に形成される外部電極７および他方主面４に形成される外部電極８がある。外部電極７は、表面実装部品９ａや９ｂがセラミック積層体２の外表面上に搭載される場合に、接続のためのに用いられるものである。外部電極７には、例えばチップ型積層セラミックコンデンサのように、その表面に端子電極を備える表面実装部品９ａ、例えば半導体デバイスようにバンプ電極を備える表面実装部品９ｂが搭載される。また、外部電極８は、セラミック基板１を図示しないマザーボードに接続される場合に、ランド電極として用いられる。
本発明のセラミック基板は、上述のように、その主面に各種の表面実装部品を搭載し、その内部にインダクタやコンデンサ、さらには抵抗を有するような機能基板であってもよいし、あるいは、表面実装部品が搭載されていない単機能部品用基板であってもよい。
次に、本実施形態のセラミック基板の製造方法について図２を用いて説明する。図２は本実施形態の複合セラミック成形体を示す概略断面図である。
（複合セラミック成形体を作製する工程）
まず、低温焼結セラミック材料と、必要に応じて溶剤、バインダ、および可塑剤とを、例えばボールミルなどにより混合することにより、１０００℃以下での低温で焼結可能なセラミックスラリーを調製する。低温焼結セラミック材料とは、１０００℃以下の焼成温度で焼結可能であり、ＡｇやＣｕなどの低融点金属と共焼結可能なセラミック材料（ＬＴＣＣ：Low Temperature Co-fired Ceramic）である。ＬＴＣＣ材料としては、例えば、アルミナやフォルステライトなどのセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ2Ｏ3−ＳｉＯ2系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系のセラミック粉末や、Ａｌ2Ｏ3−ＣａＯ−ＳｉＯ2−ＭｇＯ−Ｂ2Ｏ3系セラミック粉末などを用いた非ガラス系ＬＴＣＣ材料が挙げられる。
次に、このセラミックスラリーをドクターブレード法などによりシート状に成形して、セラミックグリーンシート１２ａ〜１２ｅを作製する。次に、得られたセラミックグリーンシート１２ａ〜１２ｅに、必要に応じてビアホール導体を形成するための貫通孔を設け、この貫通孔に導電性ペーストまたは導体粉を充填することにより、未焼成のビアホール導体１６を形成する。また、セラミックグリーンシート１２ａ〜１２ｅ上に、必要に応じて、導電性ペーストをスクリーン印刷することによって、未焼成の内部導体１５または未焼成の外部電極１７、１８を形成する。そして、それぞれ作製されたセラミックグリーンシート１２ａ〜１２ｅを所定の順序をもって積層、圧着して基体用セラミック成形体１２を作製する。なお、導電性ペーストまたは導体紛としては、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ａｕなどの、低融点金属であり、かつ比抵抗の小さい金属を用いることができる。
次に、例えば、アルミナ粉末やジルコニア粉末を主成分とする無機粉末と、必要に応じて、溶剤、バインダ、および可塑剤とを、例えばボールミルなどにより混合することにより、セラミックスラリーを調製する。次に、このセラミックスラリーをドクターブレード法などによりシート状に成形して、基体用セラミック成形体１２の平面方向の焼成収縮を抑制する収縮抑制層２０のための収縮抑制用セラミックグリーンシート２０ａ〜２０ｄを作製する。収縮抑制用セラミックグリーンシート２０ａ〜２０ｄは、その焼結温度が基体用セラミック成形体１２の焼結温度よりも極めて高く（例えば１６００℃）なるものであれば、上記の無機粉末以外の無機粉末を用いて作製してもよい。
収縮抑制用セラミックグリーンシート２０ａ〜２０ｄを基体用セラミック成形体１２の両主面に積層、圧着し、複合セラミック成形体１１を作製する。なお、例えば、収縮抑制用セラミックグリーンシート２０ａと２０ｂ、２０ｃと２０ｄをそれぞれ積層、圧着したものを、基体用セラミック成形体１２の両主面に積層、圧着して、複合セラミック成形体１１を作製してもよい。また、複合セラミック成形体１１は、セラミックグリーンシート１２ａ〜１２ｅと収縮抑制用セラミックグリーンシート２０ａ〜２０ｄとを積層、圧着することにより作製してもよい。
さらに、収縮抑制層２０は収縮抑制用セラミックグリーンシート２０ａ〜２０ｄにより形成されるものに限定されるものではなく、基体用セラミック成形体平面方向の焼成収縮を抑制できる厚膜組成物などであってもよい。また、収縮抑制層２０は、基体用セラミック成形体１２の一方主面にのみ形成されてもよい。
（複合セラミック成形体を焼成する工程）
次に、複合セラミック成形体を１１基体用セラミック成形体１２の焼結温度で焼成する。基体用セラミック成形体１２の焼結温度とは、１０００℃以下であり、特に８００〜１０００℃であることが好ましい。なお、この基体用セラミック成形体１２の焼結温度は、収縮抑制層２０が焼結する温度未満の温度であれば、基体用セラミック成形体１２が焼結する温度以上であってもよい。このとき複合セラミック成形体１１に対し、上下方向から一定の圧力を加えながら焼成してもよいし、圧力を加えず、無加圧の状態で焼成してもよい。
ここで、収縮抑制層２０は、基体用セラミック成形体１２の焼結温度では焼結せず、したがって、基体用セラミック成形体１２はその平面方向（Ｘ−Ｙ方向）へは実質的に収縮しない。すなわち、複合セラミック成形体１１の平面方向への収縮が抑制されて、複合セラミック成形体１１に形成された内部導体１５の断線を抑制することができ、外部電極１７、１８の位置精度が保持することができる。
（未焼結の収縮抑制層を着色する工程）
次に、焼成後の複合セラミック成形体の、未焼結の収縮抑制層を着色する。未焼結の収縮抑制層は多孔質であるため、その気孔に着色剤を染み込ませることにより、容易に着色することができる。一方、焼結後の基体用セラミック成形体は緻密な焼結体であるため、着色剤が染み込まない。したがって、着色剤により未焼結の収縮抑制層のみを着色することができる。
未焼結の収縮抑制層を着色する方法としては、例えば、インクなどの着色剤を直接収縮抑制層に染み込ませる方法や、インクなどの着色剤を含む溶液に焼結後の複合セラミック成形体を浸漬する方法などがある。このインクとしては、収縮抑制層の気孔に染み込むものであれば、染料、顔料のいずれからなるインクを用いてもよく、また、無機顔料、有機顔料のいずれからなるインクを用いてもよい。具体的には、例えば、朱液などを用いることができる。なお、着色剤は水溶性であることが好ましい。油性の着色剤を用いた場合、焼結後の基体用セラミック成形体が着色されることがあり、例えば有機溶剤などを用いて着色剤を除去しなければならないが、水溶性のインクを用いた場合は、後の除去工程において水を用いた方法を採用することにより、未焼結の収縮抑制層の除去と同時に着色剤を洗い流すことができるためである。
（未焼結の収縮抑制層を除去する工程）
次に、焼成後の複合セラミック成形体から、着色された未焼結の収縮抑制層を除去する。除去する方法としては、例えば、以下に示す各方法によることができる。図３〜５は未焼結の収縮抑制層を除去するための各方法を示す概略工程図である。
第１の方法として、図３に示すように、支持台２１上位に載置された焼結後の複合セラミック成形体２２に、高速で回転する回転ブラシ２４をあてながら、図中矢印Ａ方向に順次走査することにより、未焼結の収縮抑制層２３を除去する。このような操作を焼成後の複合セラミック成形体２２の両主面に実施することにより、未焼結の収縮抑制層２３を除去する。
この方法により、着色された未焼結の収縮抑制層を除去し、着色剤の色が見られなくなった段階で未焼結の収縮抑制層の除去を完了させ、セラミック基板を作製する。
第２の方法として、ブラストノズルを用いて、水、または水と砥粒とを圧縮空気と共に吹き付ける方法により未焼結の収縮抑制層を除去する。
図４に示すように、支持台３１上に載置された焼成後の複合セラミック成形体３２の未焼結の収縮抑制層３３に、水３４と圧縮空気３５の混合体からなる吐出物３６、ブラストノズルの吐き出し口であるノズル３７から加速しながら吹き付ける。なお、吐出物３６としては、砥粒を分散してなる溶液と圧縮空気との混合体からなる吐出物を用いてもよい。
そして、ノズル３７を図中矢印Ａ方向に順次走査しながら、連続的に吐出物３６を吹き付けると、水と圧縮空気、または砥粒を含む溶液と圧縮空気の物理的な作用によって、未焼結の収縮抑制層３３は徐々に除去される。このような操作を焼成後の複合セラミック成形体３２の両主面に実施することにより、未焼結の収縮抑制層３３を除去する。
このとき、水、または砥粒を含む溶液は、空気などを圧縮した圧縮ガスによって加速しながら吹き付けることが望ましい。すなわち、水、砥粒、圧縮ガスの相乗作用によって、必要かつ十分に収縮抑制層を除去できる。
また、砥粒を含む溶液としては、アルミナ、シリカ、炭化ケイ素、炭化ホウ素、ジルコニア及び窒化ホウ素からなる群より選ばれる少なくとも１種を分散してなる水溶液を使用することができる。なお、溶液（溶媒）としては、水溶液以外のアルコール類、ケトン類などを用いてもよい。また、砥粒の平均粒径は数μｍ〜数百μｍが望ましい。
この方法により、着色された未焼結の収縮抑制層を除去し、着色剤の色が見られなくなった段階で未焼結の収縮抑制層の除去を完了させ、セラミック基板を作製する。
また、第３の方法として、超音波洗浄により未焼結の収縮抑制層を除去する。
図５に示すように、洗浄槽４４に洗浄液４５を入れ、洗浄槽４４中に備えられた洗浄カゴ４６に被洗浄物である焼成後の複合セラミック成形体４２を入れ、超音波発振器４７に接続されている超音波振動子４８を使用して洗浄液４５中に超音波を照射して、未焼結の収縮抑制層４３を除去する。この際、焼成後の複合セラミック成形体４２は洗浄カゴ４６に立てて収納するほうが、両面を同時に処理することができるため望ましい。
この方法により、着色された未焼結の収縮抑制層を除去し、着色剤の色が見られなくなった段階で未焼結の収縮抑制層の除去を完了させ、セラミック基板を作製する。
なお、上記の各方法を組み合わせて、未焼結の収縮抑制層を除去してセラミック基板を作製してもよい。
次に、必要に応じて、チップ型積層セラミックコンデンサのような受動部品、半導体デバイスのような能動部品などの表面実装部品を搭載してセラミック電子部品を作製してもよい。
本実施形態によると、セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができる。
＜実施形態２＞
以下、本発明のその他の実施形態を説明する。
本実施形態におけるセラミック基板は、実施形態１に記載のセラミック基板と同様の構成を有する。
本実施形態におけるセラミック基板の製造方法について、以下に説明する。
実施形態１に記載したのと同様に、複合セラミック成形体を作製する工程、および複合セラミック成形体を焼成する工程経て、焼成後の複合セラミック成形体を作製する。
（未焼結の収縮抑制層を除去する工程）
次に、未焼結の収縮抑制層を着色すると同時に、焼成後の複合セラミック成形体から着色された未焼結の収縮抑制層を除去する。
本工程は、例えば、図４のブラストノズルを用いて実施することができるため、以下、図４を援用して説明する。
図４に示すように、支持台３１上に載置された焼成後の複合セラミック成形体３２の未焼結の収縮抑制層３３に、着色剤および水３４と、圧縮空気３５との混合体からなる吐出物３６を、ブラストノズルの吐き出し口であるノズル３７から加速しながら吹き付ける。なお、吐出物３６としては、着色剤および砥粒を分散してなる水溶液と、圧縮空気との混合体からなる吐出物を用いてもよい。
そして、ノズル３７を図中矢印Ａ方向に順次走査しながら、連続的に吐出物３６を吹き付けることにより、混合体中の着色剤を未焼結の収縮抑制層３３の気孔に染み込ませる。未焼結の収縮抑制層３３は多孔質であるため、未焼結の収縮抑制層３３に着色剤を含む混合体を吹き付けることにより、その気孔に着色剤を染み込ませることができ、容易に着色することができる。一方、焼結後の基体用セラミック成形体３８は緻密な焼結体であるため、着色剤が染み込まない。したがって、着色剤により、未焼結の収縮抑制層３３のみを着色することができる。
そして同時に、水と圧縮空気、または砥粒および水と圧縮空気の物理的な作用によって、未焼結の収縮抑制層３３は徐々に除去される。このような操作を焼成後の複合セラミック成形体３２の両主面に実施することにより、未焼結の収縮抑制層３３を着色し、同時に除去する。
このとき、着色剤および水、または、着色剤および砥粒を分散してなる水溶液は、空気などを圧縮した圧縮ガスによって加速しながら吹き付けることが望ましい。すなわち、水、砥粒、圧縮ガスの相乗作用によって、必要かつ十分に収縮抑制層を除去できる。
また、砥粒を含む溶液としては、アルミナ、シリカ、炭化ケイ素、炭化ホウ素、ジルコニア及び窒化ホウ素からなる群より選ばれる少なくとも１種を分散してなる水溶液を使用することができる。なお、溶液（溶媒）としては、水溶液以外のアルコール類、ケトン類などを用いてもよい。また、砥粒の平均粒径は数μｍ〜数百μｍが望ましい。
なお、水、または砥粒を含む溶液を吹き付けるときの圧力（吐出圧力）は、０．１８〜０．２０ＭＰａとすることが望ましい。吐出圧力が０．１８ＭＰａを下回ると、収縮抑制層の十分な除去が困難になることがあり、他方、吐出圧力が０．２０ＭＰａを上回ると、セラミック基板表面に形成された外部電極やビア電極などを研削してしまうことがある。
ブラストノズルから吹き付けられる混合体に含まれる着色剤としては、インクなどを用いることができる。このインクとしては、収縮抑制層の気孔に染み込むものであれば、染料、顔料のいずれからなるインクを用いてもよく、また、無機顔料、有機顔料のいずれからなるインクを用いてもよい。具体的には、例えば、朱液などを用いることができる。なお、着色剤は水溶性であることが好ましい。油性の着色剤を用いた場合、焼結後の基体用セラミック成形体が着色されることがあり、例えば有機溶剤などを用いて着色剤を除去しなければならないが、水溶性の着色剤を用いた場合は、混合体に含まれる水により、未焼結の収縮抑制層の除去と同時に着色剤を洗い流すことができるためである。
この方法により、着色された未焼結の収縮抑制層を除去し、着色剤の色が見られなくなった段階で未焼結の収縮抑制層の除去を完了させ、セラミック基板を作製する。
次に、必要に応じて、チップ型積層セラミックコンデンサのような受動部品、半導体デバイスのような能動部品などの表面実装部品を搭載してセラミック電子部品を作製してもよい。
本実施形態によると、未焼結の収縮抑制層の着色と除去とを同時に行うことができるため、セラミック基板の特性および品質に影響を与えることなく、目視で未焼結の収縮抑制層の除去状態を容易に判断することができるセラミック基板の製造方法をさらに簡略化することができる。
本発明のセラミック基板を示した概略断面図である。 本発明のセラミック基板の製造方法における複合セラミック成形体を示す概略断面図である。 本発明のセラミック基板の製造方法における未焼結の収縮抑制層を除去する工程を示した概略工程図である。 本発明のセラミック基板の製造方法における未焼結の収縮抑制層を除去する工程を示した概略工程図である。 本発明のセラミック基板の製造方法における未焼結の収縮抑制層を除去する工程を示した概略工程図である。
符号の説明
１ セラミック基板
２ セラミック積層体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ セラミック層
５ 内部導体
６ ビアホール導体
７、８ 外部電極
９ａ、９ｂ 表面実装部品
１１ 複合セラミック成形体
１２ 基体用セラミック成形体
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ
セラミックグリーンシート
１５ 未焼成の内部導体
１６ 未焼成のビアホール導体
１７、１８ 未焼成の外部電極
２０ 収縮抑制用セラミックグリーンシート

Claims (8)

  1. 低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、
    前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、
    焼成後の前記複合セラミック成形体において、未焼結の前記収縮抑制層を着色する第３の工程と、
    焼成後の前記複合セラミック成形体から、着色した前記収縮抑制層を除去し、セラミック基板を得る第４の工程と、
    を備えるセラミック基板の製造方法。
  2. 前記基体用セラミック成形体が、複数のセラミック層が積層されてなる、請求項１に記載のセラミック基板の製造方法。
  3. 前記第３の工程において、未焼結の前記収縮抑制層に着色剤を染み込ませることにより着色する、請求項１または２に記載のセラミック基板の製造方法。
  4. 前記着色剤が水溶性インクである、請求項３に記載のセラミック基板の製造方法。
  5. 低温焼結セラミック材料からなる基体用セラミック成形体と、前記基体用セラミック成形体の少なくとも一方主面に配置され、前記基体用セラミック成形体の焼結温度では焼結しない収縮抑制層と、からなる複合セラミック成形体を準備する第１の工程と、
    前記複合セラミック成形体を、前記基体用セラミック成形体の焼結温度で焼成する第２の工程と、
    未焼結の前記収縮抑制層に着色剤を含む溶液を吹き付けることにより、焼成後の前記複合セラミック成形体から、未焼結の前記収縮抑制層を除去し、セラミック基板を得る第３の工程と、
    を備えるセラミック基板の製造方法。
  6. 前記基体用セラミック成形体が、複数のセラミック層が積層されてなる、請求項５に記載のセラミック基板の製造方法。
  7. 前記着色剤が水溶性インクである、請求項５または６に記載のセラミック基板の製造方法。
  8. 前記着色剤を含む溶液が砥粒を含む溶液である、請求項５ないし７のいずれかに記載のセラミック基板の製造方法。
JP2004090238A 2004-03-25 2004-03-25 セラミック基板の製造方法 Pending JP2005277217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004090238A JP2005277217A (ja) 2004-03-25 2004-03-25 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004090238A JP2005277217A (ja) 2004-03-25 2004-03-25 セラミック基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005277217A true JP2005277217A (ja) 2005-10-06

Family

ID=35176521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004090238A Pending JP2005277217A (ja) 2004-03-25 2004-03-25 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005277217A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108823B1 (ko) 2011-01-20 2012-01-31 삼성전기주식회사 세라믹 기판 제조 방법
JP2019014634A (ja) * 2017-07-10 2019-01-31 日本電気硝子株式会社 焼結体の製造方法及び焼結体の製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108823B1 (ko) 2011-01-20 2012-01-31 삼성전기주식회사 세라믹 기판 제조 방법
JP2019014634A (ja) * 2017-07-10 2019-01-31 日本電気硝子株式会社 焼結体の製造方法及び焼結体の製造装置
JP6996138B2 (ja) 2017-07-10 2022-01-17 日本電気硝子株式会社 焼結体の製造方法及び焼結体の製造装置

Similar Documents

Publication Publication Date Title
KR0127666B1 (ko) 세라믹전자부품 및 그 제조방법
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
JP4507012B2 (ja) 多層セラミック基板
US20080268637A1 (en) Electrically conductive composition for via-holes
KR20060112591A (ko) 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
US20070248802A1 (en) Laminated Ceramic Component and Method for Manufacturing the Same
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP2001316169A (ja) 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
KR101175412B1 (ko) 적층형 세라믹 전자부품의 제조방법
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP2005277217A (ja) セラミック基板の製造方法
JP2007318173A (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
US8241449B2 (en) Method for producing ceramic body
JP4623433B2 (ja) 多層セラミック基板の製造方法及びそれによる多層セラミック基板
JP4081771B2 (ja) 多層セラミック基板および多層セラミック基板の製造方法
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP2007142223A (ja) セラミック基板の製造方法
JP2007123677A (ja) 積層セラミック基板の製造方法
JP2005335986A (ja) セラミック原料組成物、セラミック基板およびその製造方法
JP4645962B2 (ja) 多層セラミック基板
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP2010098023A (ja) セラミックス電子部品とこれを用いた電子機器