JPS58141595A - 回路板の形成方法 - Google Patents
回路板の形成方法Info
- Publication number
- JPS58141595A JPS58141595A JP2417682A JP2417682A JPS58141595A JP S58141595 A JPS58141595 A JP S58141595A JP 2417682 A JP2417682 A JP 2417682A JP 2417682 A JP2417682 A JP 2417682A JP S58141595 A JPS58141595 A JP S58141595A
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit board
- alumite
- forming
- alumite film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は回路板の形成方法に関し、とくにアルミニウム
基板にアルマイト皮膜を形成し、この皮1腐′@:構成
する結晶体群のセルに、選択的に導電物質と非導電物質
を充填して、接触面が平滑かつ微細なパターンの直気回
路金形成する回路板の形成方法に関する。
基板にアルマイト皮膜を形成し、この皮1腐′@:構成
する結晶体群のセルに、選択的に導電物質と非導電物質
を充填して、接触面が平滑かつ微細なパターンの直気回
路金形成する回路板の形成方法に関する。
従来接触式エンコータ用コードスイッチ基板などを形成
する場合、印刷や真空蒸着などの厚膜、#膜形成技術と
転与法を併用して、接触子が摺動する面が平滑でかつ微
イ111な回路パターン金絶縁基板上に形成する方法が
知られている。しかし上記従来例にあって、r6+路の
最小パターン巾が100趨以下の微細な回路を有し、か
つ100万サイクル以上の摺動寿命を有する回路板の形
成は蒸着等の工程が面倒で高価になり、また薄膜のため
摺動寿命が短かくなる欠点が凌)−〕だ。
する場合、印刷や真空蒸着などの厚膜、#膜形成技術と
転与法を併用して、接触子が摺動する面が平滑でかつ微
イ111な回路パターン金絶縁基板上に形成する方法が
知られている。しかし上記従来例にあって、r6+路の
最小パターン巾が100趨以下の微細な回路を有し、か
つ100万サイクル以上の摺動寿命を有する回路板の形
成は蒸着等の工程が面倒で高価になり、また薄膜のため
摺動寿命が短かくなる欠点が凌)−〕だ。
本発明は上記欠点を除去するものであり、アルミニウム
基板上に形成したアルマイト皮膜を利用して、長寿命か
つ微細な回路パターンを形成し、これをエンコーダ用ス
イッチ基板などに応用することを目的とする。
基板上に形成したアルマイト皮膜を利用して、長寿命か
つ微細な回路パターンを形成し、これをエンコーダ用ス
イッチ基板などに応用することを目的とする。
以下本発明を第1図〜第3図と共に説明する。
第1図(イ)〜(イ)は工程鯖明図で、(1)はアルミ
ニウムの金鴫基板、(2)はこの金風基板上に陽極酸化
法(アルミニウム基板を陽極としてショウ酸等の″電解
液中で電解酸化を行なう)によって形成されたアルマイ
ト皮膜である。この陽極酸化法で形成されたアルマイト
皮膜(2)は公知のごとく多孔質酸化皮膜よりなり、第
2図に示した部分拡大図のように、多くの微細な多角形
状の結晶体(2a)が密接・配置され、それぞれの結晶
体(2a)には最大寸法が300部程度の微細なセル(
2b)が基板(1)而にまで接続して形成される。次に
工程図(ハ)において、前hピアルマイト皮膜(2)上
にアクリル系の一感光性樹脂(例えばデュポン社製の商
品名リストン)皮膜(3)がコーティングされ、次のに
)(ホ)の工程ではこの感光性樹脂皮膜(3)に不要フ
ォトレジスト除去処理が施こされて#樹脂皮膜(3)の
一部が除去される。このレジスト除去処理により残余の
皮膜(3m) + (3a)間に所望の回路のアルマイ
ト皮膜のネガパターン(2C)が形成される。次の(へ
)の工程ではこのネガパターン(2C)のアルマイト皮
膜(2)の上記結晶体(2&)のセルト 5 (2b)に二(i化モリブデン(MO82) (6)な
どの非導電物質が充填されるが、この方法はアルマイト
処理したアルミニウム基板(1)ラブトラチオモリブデ
ン酸アンモニウムの水浴液中で二次電解し、アルマイト
皮l1IA(2)のセル(2b)内に二硫化モリブデン
(6)の絶縁層t4) ?形成することによって行われ
る。次いで(ト)の工程では上記残余の感光性樹脂皮膜
(3a)が塩化メチレンなどの溶剤やパフなどの併用に
より化学約1たは!1)誠的に除去される。岐後の(男
の工程では残余のアルマイト皮膜(2)の結晶体(2a
)のセル(2b)にメッキにより、金(7)などの導電
物質がセル(2b)の出口上面(2bl)よね少し盛り
上がる程度に充填される。これにより第3図に示すよう
に、回路の各接点室& (5&) + (sb)+(s
c) 、 (5a) 、 (56)を構成する導W、層
(5)が形成される。
ニウムの金鴫基板、(2)はこの金風基板上に陽極酸化
法(アルミニウム基板を陽極としてショウ酸等の″電解
液中で電解酸化を行なう)によって形成されたアルマイ
ト皮膜である。この陽極酸化法で形成されたアルマイト
皮膜(2)は公知のごとく多孔質酸化皮膜よりなり、第
2図に示した部分拡大図のように、多くの微細な多角形
状の結晶体(2a)が密接・配置され、それぞれの結晶
体(2a)には最大寸法が300部程度の微細なセル(
2b)が基板(1)而にまで接続して形成される。次に
工程図(ハ)において、前hピアルマイト皮膜(2)上
にアクリル系の一感光性樹脂(例えばデュポン社製の商
品名リストン)皮膜(3)がコーティングされ、次のに
)(ホ)の工程ではこの感光性樹脂皮膜(3)に不要フ
ォトレジスト除去処理が施こされて#樹脂皮膜(3)の
一部が除去される。このレジスト除去処理により残余の
皮膜(3m) + (3a)間に所望の回路のアルマイ
ト皮膜のネガパターン(2C)が形成される。次の(へ
)の工程ではこのネガパターン(2C)のアルマイト皮
膜(2)の上記結晶体(2&)のセルト 5 (2b)に二(i化モリブデン(MO82) (6)な
どの非導電物質が充填されるが、この方法はアルマイト
処理したアルミニウム基板(1)ラブトラチオモリブデ
ン酸アンモニウムの水浴液中で二次電解し、アルマイト
皮l1IA(2)のセル(2b)内に二硫化モリブデン
(6)の絶縁層t4) ?形成することによって行われ
る。次いで(ト)の工程では上記残余の感光性樹脂皮膜
(3a)が塩化メチレンなどの溶剤やパフなどの併用に
より化学約1たは!1)誠的に除去される。岐後の(男
の工程では残余のアルマイト皮膜(2)の結晶体(2a
)のセル(2b)にメッキにより、金(7)などの導電
物質がセル(2b)の出口上面(2bl)よね少し盛り
上がる程度に充填される。これにより第3図に示すよう
に、回路の各接点室& (5&) + (sb)+(s
c) 、 (5a) 、 (56)を構成する導W、層
(5)が形成される。
この場合絶縁層(4)と4重層(5)とが形成されるア
ルマイト皮膜(2)の各結晶%’ (2a)とセル(2
b)とは、前記のようにきわめて#却jでかつ相互に密
接しているので、各接点上を摺接する独立した各接触子
は各接点(5a)〜(5e)において同時に多敷のセル
(2b)I・6 上を摺接し、セル(2b)に充填されてか号?ル(2b
)の出口上面(2bl)に少し盛り上がり被着形成され
た金(7)と相互に接触するので接点(5a)〜(5e
)と接触子(図示せず)との屯気的接触不艮の恐れは全
くなく、更にセル(2b)に光」資された金(7)など
の41!物質はこのセル(2b)によって保目侭される
ので耐摩耗性にすぐれた長寿命の回路板が得られム捷た
更に回路のネガパターン形成もフォト処Iによるので微
細かつ精度の高いものが容易に得られるなどの利点があ
り、こうして形成された回路板を用いることにより、従
来に叱して格段に小形のコードスイッチが供給できる等
の顕著な効果がある。
ルマイト皮膜(2)の各結晶%’ (2a)とセル(2
b)とは、前記のようにきわめて#却jでかつ相互に密
接しているので、各接点上を摺接する独立した各接触子
は各接点(5a)〜(5e)において同時に多敷のセル
(2b)I・6 上を摺接し、セル(2b)に充填されてか号?ル(2b
)の出口上面(2bl)に少し盛り上がり被着形成され
た金(7)と相互に接触するので接点(5a)〜(5e
)と接触子(図示せず)との屯気的接触不艮の恐れは全
くなく、更にセル(2b)に光」資された金(7)など
の41!物質はこのセル(2b)によって保目侭される
ので耐摩耗性にすぐれた長寿命の回路板が得られム捷た
更に回路のネガパターン形成もフォト処Iによるので微
細かつ精度の高いものが容易に得られるなどの利点があ
り、こうして形成された回路板を用いることにより、従
来に叱して格段に小形のコードスイッチが供給できる等
の顕著な効果がある。
なお上記本発明の回路板では接点を構成する各導電層(
5)かアルミニウム基板<1)上に形成されて、相互に
導通しているので、コード信号の拾い出しには各接点毎
にそれぞれ独立した接触子を用いるが、この場合上記コ
ードスイッチ基板を回転可能にスイッチケースに収納す
ると共に、スイッチケースに端子兼用の接点に対応した
複数の接触子をインサー)・成与りによって植設するな
どの手段を用いればよ(、す。塘た、アルマイト皮膜(
2)のセル(2b)に充填される非褥′iに物・°4や
導11t勿買は実施例のものに限定されるものではなく
、回路のパターン形Hv、も任意〆こ設定できることば
耐°う擾でもない。
5)かアルミニウム基板<1)上に形成されて、相互に
導通しているので、コード信号の拾い出しには各接点毎
にそれぞれ独立した接触子を用いるが、この場合上記コ
ードスイッチ基板を回転可能にスイッチケースに収納す
ると共に、スイッチケースに端子兼用の接点に対応した
複数の接触子をインサー)・成与りによって植設するな
どの手段を用いればよ(、す。塘た、アルマイト皮膜(
2)のセル(2b)に充填される非褥′iに物・°4や
導11t勿買は実施例のものに限定されるものではなく
、回路のパターン形Hv、も任意〆こ設定できることば
耐°う擾でもない。
【図面の簡単な説明】
図面はいずれも本発明に係り、第1図(イ)〜(ホ)は
工作請四図、第2図(l↑アルマイト皮膜の部分拡大図
、第3図(1コードスイツチ用基板の上面図である。 (1)アルミニウム基板 (2)アルマイト皮膜、 (2a)結晶体+ (2b)
セル(3)感光性樹脂皮膜 (4)絶縁層 (5)導電層+ (5a)+(5b)+(50)+(5
d)+(fNl)接点第7図 (伯 にニーノ 4 (す) 弗化 イ・ 手続補正書(自瘉) 昭和57士11月19日 特許庁長官敗 1、事件の表示 持顆昭57〜24176 号 2、発明の名称 回路板の形成方法 3、補正をする者 事件との関係 出願人 住 所東京都大田区雪谷大塚町1番7号〒145
電話東京(726) + 211 (代表)名
称 アルプス電気株式会社A09 代
表者片岡勝太部 4、補正の対象 明細書 5、補正の内容 別紙のとおり 明細書第2頁】1「を目に「微細」とあるを「微細」ど
補正する。
工作請四図、第2図(l↑アルマイト皮膜の部分拡大図
、第3図(1コードスイツチ用基板の上面図である。 (1)アルミニウム基板 (2)アルマイト皮膜、 (2a)結晶体+ (2b)
セル(3)感光性樹脂皮膜 (4)絶縁層 (5)導電層+ (5a)+(5b)+(50)+(5
d)+(fNl)接点第7図 (伯 にニーノ 4 (す) 弗化 イ・ 手続補正書(自瘉) 昭和57士11月19日 特許庁長官敗 1、事件の表示 持顆昭57〜24176 号 2、発明の名称 回路板の形成方法 3、補正をする者 事件との関係 出願人 住 所東京都大田区雪谷大塚町1番7号〒145
電話東京(726) + 211 (代表)名
称 アルプス電気株式会社A09 代
表者片岡勝太部 4、補正の対象 明細書 5、補正の内容 別紙のとおり 明細書第2頁】1「を目に「微細」とあるを「微細」ど
補正する。
Claims (1)
- 【特許請求の範囲】 a アルミニウム基板上にセルを有する結晶体より成る
アルマイト皮膜を形成する第1の工程と、b 上記アル
マイト皮膜上に感光性#脂皮膜を形成する第2の工程と
、 C上記感光性樹脂皮膜の一部を除去して所望の回路のネ
ガパターンを形成する第3の工程と、d 上記ネガパタ
ーンの上記アルマイト皮膜のセルに非導゛イ、物質を充
填する第4の工程と、e 上記残余のアルマイト皮膜上
の感光性樹脂皮膜を除去する第5の工程と、 f 上記感光性樹脂皮膜が除去されたアルマイト皮膜の
セルに、導電物質を充填する第6の工程とより成ること
を特徴とする回路板の形成勇気
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2417682A JPS58141595A (ja) | 1982-02-17 | 1982-02-17 | 回路板の形成方法 |
US06/430,601 US4463084A (en) | 1982-02-09 | 1982-09-30 | Method of fabricating a circuit board and circuit board provided thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2417682A JPS58141595A (ja) | 1982-02-17 | 1982-02-17 | 回路板の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58141595A true JPS58141595A (ja) | 1983-08-22 |
Family
ID=12131037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2417682A Pending JPS58141595A (ja) | 1982-02-09 | 1982-02-17 | 回路板の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58141595A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8138609B2 (en) | 2009-07-17 | 2012-03-20 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US8242612B2 (en) | 2009-07-21 | 2012-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board having piercing linear conductors and semiconductor device using the same |
US8304664B2 (en) | 2009-05-19 | 2012-11-06 | Shinko Electric Industries Co., Ltd. | Electronic component mounted structure |
US8324513B2 (en) | 2010-01-21 | 2012-12-04 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor apparatus including the wiring substrate |
US8362369B2 (en) | 2009-06-03 | 2013-01-29 | Shinko Electric Industries Co., Ltd. | Wiring board |
US8638542B2 (en) | 2009-07-14 | 2014-01-28 | Shinko Electric Industries Co., Ltd. | Capacitor containing a large number of filamentous conductors and method of manufacturing the same |
US8729401B2 (en) | 2010-03-11 | 2014-05-20 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
-
1982
- 1982-02-17 JP JP2417682A patent/JPS58141595A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304664B2 (en) | 2009-05-19 | 2012-11-06 | Shinko Electric Industries Co., Ltd. | Electronic component mounted structure |
US8362369B2 (en) | 2009-06-03 | 2013-01-29 | Shinko Electric Industries Co., Ltd. | Wiring board |
US8638542B2 (en) | 2009-07-14 | 2014-01-28 | Shinko Electric Industries Co., Ltd. | Capacitor containing a large number of filamentous conductors and method of manufacturing the same |
US8138609B2 (en) | 2009-07-17 | 2012-03-20 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US8242612B2 (en) | 2009-07-21 | 2012-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board having piercing linear conductors and semiconductor device using the same |
US8324513B2 (en) | 2010-01-21 | 2012-12-04 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor apparatus including the wiring substrate |
US8729401B2 (en) | 2010-03-11 | 2014-05-20 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880701066A (ko) | 도체회로판의 제조방법. | |
US3801388A (en) | Printed circuit board crossover and method for manufacturing the same | |
US3240685A (en) | Method and device for selective anodization | |
HU208715B (en) | Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition | |
US2834723A (en) | Method of electroplating printed circuits | |
DE69919888D1 (de) | Herstellungsverfahren von festelektrolytkondensatoren in chip-bauweise | |
US4401521A (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
US6368363B1 (en) | Method of mass producing solid electrolytic capacitors and apparatus for making the same | |
MY131896A (en) | Solid electrolytic capacitor and process for making the same | |
JPS58141595A (ja) | 回路板の形成方法 | |
KR870007645A (ko) | 기판상의 전기회로 형성방법 | |
US4463084A (en) | Method of fabricating a circuit board and circuit board provided thereby | |
JPS58137915A (ja) | 回路板の形成方法 | |
KR880000625A (ko) | 이중매트 용착처리된 구리박막 | |
US4098637A (en) | Process for the production of a planar conductor path system for integrated semiconductor circuits | |
JPH02301118A (ja) | 固体電解コンデンサの製造方法 | |
JPH0219992B2 (ja) | ||
GB980468A (en) | Improvements in and relating to electrical circuit elements | |
US3575822A (en) | Method of manufacturing miniaturized electric circuits | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPS62188798A (ja) | メツキ用コンタクトピン | |
JPH02301119A (ja) | 固体電解コンデンサの製造方法 | |
JPH045813A (ja) | 固体電解コンデンサの製造方法 | |
US4882233A (en) | Selectively deposited electrodes onto a substrate | |
JPS6032357B2 (ja) | 容量素子の製造方法 |