JPS58137915A - 回路板の形成方法 - Google Patents

回路板の形成方法

Info

Publication number
JPS58137915A
JPS58137915A JP1921282A JP1921282A JPS58137915A JP S58137915 A JPS58137915 A JP S58137915A JP 1921282 A JP1921282 A JP 1921282A JP 1921282 A JP1921282 A JP 1921282A JP S58137915 A JPS58137915 A JP S58137915A
Authority
JP
Japan
Prior art keywords
film
aluminum substrate
forming
alumite
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1921282A
Other languages
English (en)
Other versions
JPH0222966B2 (ja
Inventor
健一 三森
相川 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP1921282A priority Critical patent/JPS58137915A/ja
Priority to US06/430,601 priority patent/US4463084A/en
Publication of JPS58137915A publication Critical patent/JPS58137915A/ja
Publication of JPH0222966B2 publication Critical patent/JPH0222966B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacture Of Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は回路板の形成方法に関L1とくにアルミニウム
基板にアルマイト皮膜を形成し1この皮膜を構成する結
晶体群のセルに、選択的に導電物質と非導電物質とを充
填し″C%接触面が平滑がつ微細なパターンの電気回路
を形成する回路板の形成方法に関する。
従来接触式エンコーダ用コードスイツナ基板などを形成
する場合、印刷や真空蒸着などの厚膜、薄膜形成技術と
転写法とを併用して、接触子が摺動する面が平滑でかつ
微細な回路パターンを絶縁基板上に形成する方法が知ら
れ(%I)る。
しかし、上記従東側にあって、回路の最小パターンt?
が100 /As以下の微細な回路をfL、がつ100
万サイクル以上の摺動寿命を有する回路板の形成は蒸着
等の工程が面倒で高価になり、また薄膜のため摺動寿命
が短がくなる欠点があった。
本発明は上記欠点f:除去するものであり、アルミニウ
ム基板上に形成したセルt−Vするアルマイト皮膜を利
用L’(、長寿命かつ微細な回路パターンを容易に形成
りうる回路板の形成方法を提供することを目的とする。
以下本発明を第1図〜第3図と共に説明する。
第1図(イ)〜(ロ)は工程説明図、(1)はアルミニ
ウムの金属板、(2)は前記アルミニウム基板上に陽極
酸化法(アルミニウム基板を陽極としてショウ酸等の電
解液中で電解酸化を行なう)によって形成されたアルマ
イト皮膜である。この陽極酸化法で形成されたアルマイ
ト皮膜(2)は公知の如く多孔質酸化皮膜よりなり第2
図に示した部分拡大図のように、多くの微細な多角形状
の結晶体(251)が密接・配置され、それぞれの結晶
体(2a)には兼大寸法が300大程度の微細なセル(
2b)がアルミニウム基板面にまで接続して形成される
次に第1図ぐ→において、前記アルマイト皮膜(2)上
にアクリル系の感光性樹脂(例えばデュポン社製の商品
名リストン)皮膜(3)がコーテングされ、次のに)、
(ホ)の工程ではこの感光性−指皮膜(3)に不要フォ
トレジスト除去処理が施こされて該皮膜(3)の一部が
除去される。この不要フォトレジスト除去処理により残
余の皮膜(3a) 、(3a)間に所望の回路のアルマ
イト皮膜のネガパターン(2C)が形成される。次の(
へ)の工程ではこのネガパターン(2C)のアルマイト
皮膜(2)の上記結晶体(2a)のセル(2b)に二硫
化モリブデン(M)8.) (6)などの非導電物質が
充填されるが、この方法はアルマイト処理しfニアルミ
ニウム基板tlitテトラナオモリブデン酸アンモニウ
ムの水溶液で二次電解し1アルマイト皮膜(2)のセル
(2b)内に二硫化モリブデンの絶縁層(4)を形成す
ることによって行われる。次いで、(ト)の工程では上
記残余の感光性樹脂皮膜(3a)が塩化メナレンなどの
溶剤やパフなどの併用により、化学的または機械的に除
去される。次の(ト)の工程では残余のアルマイト皮膜
(2)の結晶体(2a)のセル(2b)にメッキにより
、金(7)などの導電物質がセル(2b)の出口上面(
2bt)より少し盛り上がる程度に充填される。これに
より第3図に示すように、回路の各接点電極(sa) 
、(sb) % (5c) 、(5d) 、(5e) 
を構成する導電層(5)がアルマイト皮膜中に形成され
る。次の(史の工程では、アルマイト皮膜(2)に上記
のように形成された絶縁層(4)及び導電層(5)を賓
するアルミニウム基板(1)の裏面側に上記r+の工程
と同じようにして感光性樹脂皮膜(8)が形成され、次
のヲ)、四、(イ)の工程において、これらの樹脂皮膜
(8)、アルミニウム基板(1)&二不要フォトレジス
ト除査処理及びエツチング処理が施こされ、先に形成L
t:絶縁層(4)(ネガパターン(20))に対向する
パターン(9)が形成される。更に簡の工程で残金の感
光性樹脂皮膜(8a)が上記(へ)の工程と同じように
して除去され、(2)の最終工程で、上記(イ)の工程
で形成゛されたバタータ(9)内に合成樹lIi四の絶
縁物質を充填L”(絶縁層αυを形成する。絶縁層aυ
の形成により導電層(5)がアルミニウム基板(11に
よって相互に導通するのを防止された回路板形成が完了
し、例えば$3図に示すようなコードスイツナ基板が得
られることになる。
このように形成された回路板は、絶縁層(4)と導電層
(5)とが形成されズいるアルマイト皮11K (21
の各結晶体(2a)とセル(2b)とは、前記のように
きわめて微細やかつ相互に密接し【いるので各接点(5
a)〜(5e)上をtI播する各接触子(図示せず)は
各接点(5a)〜(5e)におい【同時に多数のセル(
2b)上を椙接し、セル(2b)に充填され【かつこの
セル(2b)の出口上面(2b1)に少し盛り上がり被
着形成された金(7)に相互に接触するので接点(5a
)〜(5e)と接触子との電気的接触不良の恐れは全(
すく、更にセル(2b)に充填された金(71などの導
電物質はこのセル(2b)により【保暖されるので耐摩
耗性に丁ぐれた長寿命の回路板が得られる。また更に回
路のネガパターン形成もフォト処理によるので微細かつ
精度の高いものが容易に得られるなどの利点があり、こ
うして形成された回路板を用いることにより、従来に比
して格段に小形のコードスイッチが供給できる。また、
上記回路板では接点を構成する各導電層(5)がアルミ
ニウム基板(11上に形成されてはいるが、これらは絶
縁層aυによって相互の導通が阻止されズいるのでコー
ド信号の拾い出しには1枚の金属板から分岐した接触子
を用いればよい。
なお、アルマイト皮膜(2)のセル(2b)に充填され
る非導電物質や導電物質は実施例のものに限定されるも
のではなく、回路のパターン形成も任意に設定できるこ
とは言うまでもない。
【図面の簡単な説明】
図面はいずれも本発明に係り、第1図(イ)〜韓)は工
程説明図、第2図はアルマイト皮膜の部分拡大図、$3
図はコードスイッチ用基“板の上面図である。 (1)   アルミニウム基板 (2)   アルマイト皮膜 (2!l)  結晶体 (2b)  セル (2C)  ネガパターン (3)、(8)4光性樹脂皮膜 (41、(lυ 絶縁層 (5)   導電層 (5a) 、(5b) 、(5c) 、(5d) 、(
5e)  接点特軒出鞍人  アルプス電気株式会社 −;;コー・ (ナノ 茅zI2T

Claims (1)

  1. 【特許請求の範囲】 a アルミニウム基板上にセルを1jる結晶体より成る
    アルマイト皮膜を形成する第1の工程と、b 上記アル
    マイト皮膜上に感光、性樹脂皮膜を形成する第2の工程
    と、 C上記感光性樹脂皮膜の一部をwI4kL′C所望の回
    路のネガパターンを形成する第3の工程と、d 上記ネ
    ガパターンの上記アルヤイ)ILllのセルに非導電物
    質を充填する第4の工程と、e 上記残金のアルマイト
    皮膜上の感光!に@脂皮膜のセルに導電物質を充填する
    第6の工程と、g 上記アルミニウム基板のアルマイト
    皮膜が形成された面の裏面側に感光性樹脂皮膜を形成す
    る1%7の工程と、 h 上記第7の工程によつズ形威された感光性樹脂皮膜
    とアルミニウム基板の裏面とをフォトエツチング処理に
    よって前記ネガパターンに対向するパターンに除去する
    第8の工程と、上記第8の工程によって残余された感光
    性樹脂皮膜を除去する第9の工程と、 上記第8の工程によ6つズ上記アルミニウム基板に形成
    された前記パターンに非導電物質を充填する第10の工
    程とより成ること3特徴とする回路板の形成方法。
JP1921282A 1982-02-09 1982-02-09 回路板の形成方法 Granted JPS58137915A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1921282A JPS58137915A (ja) 1982-02-09 1982-02-09 回路板の形成方法
US06/430,601 US4463084A (en) 1982-02-09 1982-09-30 Method of fabricating a circuit board and circuit board provided thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1921282A JPS58137915A (ja) 1982-02-09 1982-02-09 回路板の形成方法

Publications (2)

Publication Number Publication Date
JPS58137915A true JPS58137915A (ja) 1983-08-16
JPH0222966B2 JPH0222966B2 (ja) 1990-05-22

Family

ID=11993058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1921282A Granted JPS58137915A (ja) 1982-02-09 1982-02-09 回路板の形成方法

Country Status (1)

Country Link
JP (1) JPS58137915A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138609B2 (en) 2009-07-17 2012-03-20 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8242612B2 (en) 2009-07-21 2012-08-14 Shinko Electric Industries Co., Ltd. Wiring board having piercing linear conductors and semiconductor device using the same
US8304664B2 (en) 2009-05-19 2012-11-06 Shinko Electric Industries Co., Ltd. Electronic component mounted structure
US8324513B2 (en) 2010-01-21 2012-12-04 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor apparatus including the wiring substrate
US8362369B2 (en) 2009-06-03 2013-01-29 Shinko Electric Industries Co., Ltd. Wiring board
US8638542B2 (en) 2009-07-14 2014-01-28 Shinko Electric Industries Co., Ltd. Capacitor containing a large number of filamentous conductors and method of manufacturing the same
US8729401B2 (en) 2010-03-11 2014-05-20 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304664B2 (en) 2009-05-19 2012-11-06 Shinko Electric Industries Co., Ltd. Electronic component mounted structure
US8362369B2 (en) 2009-06-03 2013-01-29 Shinko Electric Industries Co., Ltd. Wiring board
US8638542B2 (en) 2009-07-14 2014-01-28 Shinko Electric Industries Co., Ltd. Capacitor containing a large number of filamentous conductors and method of manufacturing the same
US8138609B2 (en) 2009-07-17 2012-03-20 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8242612B2 (en) 2009-07-21 2012-08-14 Shinko Electric Industries Co., Ltd. Wiring board having piercing linear conductors and semiconductor device using the same
US8324513B2 (en) 2010-01-21 2012-12-04 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor apparatus including the wiring substrate
US8729401B2 (en) 2010-03-11 2014-05-20 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0222966B2 (ja) 1990-05-22

Similar Documents

Publication Publication Date Title
US5262226A (en) Anisotropic conductive film
EP0415096B1 (en) Electrical double-layer capacitor
US3240685A (en) Method and device for selective anodization
US4125441A (en) Isolated bump circuitry on tape utilizing electroforming
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
US2834723A (en) Method of electroplating printed circuits
JPS58137915A (ja) 回路板の形成方法
US2221596A (en) Method of manufacturing dry rectifiers
US4141782A (en) Bump circuits on tape utilizing chemical milling
US4463084A (en) Method of fabricating a circuit board and circuit board provided thereby
Rose et al. Photoelectrochemical deposition of metals onto p‐silicon using an internal cell
US4139434A (en) Method of making circuitry with bump contacts
JPS58141595A (ja) 回路板の形成方法
US4357400A (en) Photoelectrochemical cell employing discrete semiconductor bodies
US4098637A (en) Process for the production of a planar conductor path system for integrated semiconductor circuits
CN107305961A (zh) 电池、电池制造方法和电池制造装置
JPH02301118A (ja) 固体電解コンデンサの製造方法
JPH0682905B2 (ja) コネクター機能を有するプリント配線板およびその接続方法
US3444003A (en) Multilayer catalytic electrode having a layer of noble metal and lead and a surface layer free of lead and method of constructing same
JPH02121384A (ja) 電池内蔵型プリント配線板
US3481843A (en) Technique for anodization of thin film resistors
JPS6242234U (ja)
SU635540A1 (ru) Способ изготовлени решетки дл электрода свинцоыого аккумул тора
JPS61193315A (ja) 平滑スイツチ基板の製造方法
US4882233A (en) Selectively deposited electrodes onto a substrate