JP2011222596A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011222596A5 JP2011222596A5 JP2010087257A JP2010087257A JP2011222596A5 JP 2011222596 A5 JP2011222596 A5 JP 2011222596A5 JP 2010087257 A JP2010087257 A JP 2010087257A JP 2010087257 A JP2010087257 A JP 2010087257A JP 2011222596 A5 JP2011222596 A5 JP 2011222596A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- semiconductor device
- hole
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の第1態様の半導体装置は、第1面と、前記第1面とは反対の第2面と、前記第1面に設けられた電極パッドとを備えた半導体基板と、前記第2面から前記第1面に向けて前記半導体基板を貫通し、前記電極パッドを露呈する貫通孔と、前記電極パッドが露呈されている露呈部及び前記貫通孔の側面を被覆し、底面と側面とを有し、前記電極パッドと電気的に接続された貫通電極と、前記貫通孔内に充填され、前記貫通電極を被覆し、複数層で形成された保護層とを備える。この半導体装置において、前記保護層の前記複数層のうち最も前記第1面に近い層は、少なくとも前記貫通電極の前記底面と前記側面との間に位置する交差部を被覆し、ポジ型感光性樹脂からなり、二番目に前記第1面に近い層は、最も前記第1面に近い層と異なる樹脂からなる。即ち、最も前記第1面に近い前記層は、ポジ型感光性樹脂を用いて形成されている。
本発明の第1態様の半導体装置においては、最も前記第1面に近い層は、前記交差部のみを被覆していてもよい。
本発明の第1態様の半導体装置においては、最も前記第1面に近い層は、前記交差部のみを被覆していてもよい。
Claims (4)
- 半導体装置であって、
第1面と、前記第1面とは反対の第2面と、前記第1面に設けられた電極パッドとを備えた半導体基板と、
前記第2面から前記第1面に向けて前記半導体基板を貫通し、前記電極パッドを露呈する貫通孔と、
前記電極パッドが露呈されている露呈部及び前記貫通孔の側面を被覆し、底面と側面とを有し、前記電極パッドと電気的に接続された貫通電極と、
前記貫通孔内に充填され、前記貫通電極を被覆し、複数層で形成された保護層と、
を備え、
前記保護層の前記複数層のうち最も前記第1面に近い層は、少なくとも前記貫通電極の前記底面と前記側面との間に位置する交差部を被覆し、ポジ型感光性樹脂からなり、
二番目に前記第1面に近い層は、最も前記第1面に近い層と異なる樹脂からなる
ことを特徴とする半導体装置。 - 最も前記第1面に近い層は、前記交差部のみを被覆していることを特徴とする請求項1に記載の半導体装置。
- 半導体装置の製造方法であって、
(A)第1面と、前記第1面とは反対の第2面とを有する半導体基板を準備し、前記第1面に電極パッドを形成し、
(B)前記第2面から前記第1面に向けて前記半導体基板を貫通する貫通孔を形成し、前記電極パッドを露呈し、
(C)前記電極パッドが露呈されている露呈部及び前記貫通孔の側面を被覆し、底面と側面とを有する貫通電極を形成し、
(D)ポジ型感光性樹脂を用いて前記貫通電極を被覆し、
(E)前記半導体基板の前記第2面に光を照射し、
(F)少なくとも前記貫通電極の前記底面と前記側面との間に位置する交差部に前記ポジ型感光性樹脂が残存するように、前記ポジ型感光性樹脂を除去し、
(G)次いで、前記貫通孔内に樹脂を充填する
ことを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法であって、
前記工程D,前記工程E,及び前記工程Fを複数回繰り返すことを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087257A JP5568357B2 (ja) | 2010-04-05 | 2010-04-05 | 半導体装置及びその製造方法 |
TW100111590A TW201201342A (en) | 2010-04-05 | 2011-04-01 | Semiconductor device and method for manufacturing the same |
PCT/JP2011/058420 WO2011125935A1 (ja) | 2010-04-05 | 2011-04-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087257A JP5568357B2 (ja) | 2010-04-05 | 2010-04-05 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011222596A JP2011222596A (ja) | 2011-11-04 |
JP2011222596A5 true JP2011222596A5 (ja) | 2013-05-23 |
JP5568357B2 JP5568357B2 (ja) | 2014-08-06 |
Family
ID=44762873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010087257A Expired - Fee Related JP5568357B2 (ja) | 2010-04-05 | 2010-04-05 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5568357B2 (ja) |
TW (1) | TW201201342A (ja) |
WO (1) | WO2011125935A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2584598B1 (en) * | 2011-10-20 | 2018-12-05 | ams AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
JP6263859B2 (ja) * | 2013-04-18 | 2018-01-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
TWI633640B (zh) * | 2013-12-16 | 2018-08-21 | 新力股份有限公司 | Semiconductor element, method of manufacturing semiconductor element, and electronic device |
US9613843B2 (en) * | 2014-10-13 | 2017-04-04 | General Electric Company | Power overlay structure having wirebonds and method of manufacturing same |
JP6629440B2 (ja) * | 2015-10-10 | 2020-01-15 | 蘇州晶方半導体科技股▲分▼有限公司China Wafer Level Csp Co., Ltd. | イメージセンシングチップのためのパッケージング方法およびパッケージ構造 |
WO2017059777A1 (zh) * | 2015-10-10 | 2017-04-13 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片的封装方法以及封装结构 |
US10157792B2 (en) * | 2016-10-27 | 2018-12-18 | Nxp Usa, Inc. | Through substrate via (TSV) and method therefor |
JP2019067937A (ja) * | 2017-10-02 | 2019-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
JP7340965B2 (ja) * | 2019-06-13 | 2023-09-08 | キヤノン株式会社 | 半導体装置およびその製造方法 |
JP7354885B2 (ja) * | 2020-03-12 | 2023-10-03 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270714A (ja) * | 2001-03-12 | 2002-09-20 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージの製造方法 |
JP2009277883A (ja) * | 2008-05-14 | 2009-11-26 | Sharp Corp | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 |
JP2010040862A (ja) * | 2008-08-06 | 2010-02-18 | Fujikura Ltd | 半導体装置 |
-
2010
- 2010-04-05 JP JP2010087257A patent/JP5568357B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-01 TW TW100111590A patent/TW201201342A/zh unknown
- 2011-04-01 WO PCT/JP2011/058420 patent/WO2011125935A1/ja active Application Filing