JP2011222596A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011222596A
JP2011222596A JP2010087257A JP2010087257A JP2011222596A JP 2011222596 A JP2011222596 A JP 2011222596A JP 2010087257 A JP2010087257 A JP 2010087257A JP 2010087257 A JP2010087257 A JP 2010087257A JP 2011222596 A JP2011222596 A JP 2011222596A
Authority
JP
Japan
Prior art keywords
electrode
hole
layer
semiconductor substrate
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010087257A
Other languages
English (en)
Other versions
JP2011222596A5 (ja
JP5568357B2 (ja
Inventor
Hideyuki Wada
英之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2010087257A priority Critical patent/JP5568357B2/ja
Priority to TW100111590A priority patent/TW201201342A/zh
Priority to PCT/JP2011/058420 priority patent/WO2011125935A1/ja
Publication of JP2011222596A publication Critical patent/JP2011222596A/ja
Publication of JP2011222596A5 publication Critical patent/JP2011222596A5/ja
Application granted granted Critical
Publication of JP5568357B2 publication Critical patent/JP5568357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】貫通電極を有する半導体装置において、貫通電極によって被覆された貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止する。
【解決手段】
貫通電極９を被覆するとともに、貫通孔６内を充填する保護層１０を備える半導体装置１において、保護層１０が複数層１１、１２からなり、複数層の保護層のうち最も半導体基板２の一面２ａに近い層が、少なくとも貫通電極の底面９ａと側面９ｂの交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする半導体装置を提供する。
【選択図】図１

Description

本発明は、貫通電極を備える半導体装置に係り、特に、貫通電極が形成される貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止し、保護層の耐久性を向上させる半導体装置及びその製造方法に関する。
これまで受光素子やイメージセンサ素子等の回路素子を備える半導体装置においては、回路素子と配線層との接続にワイヤーボンディングが使用されていた。これに対し、最近、ワイヤーボンディングに代わり、貫通電極（Through-Silicon Via、ＴＳＶ）を用いた半導体装置、特に、貫通電極を用いたウエハレベルパッケージが提案されてきている。
貫通電極は、半導体基板に垂直に形成した貫通孔を、導電性を有する金属で被覆することによって電極として利用するものである。貫通電極の技術は、ワイヤーボンディングによって接続する従来の手法と比較して、配線距離を大幅に短縮できるため、半導体装置の高速化、省電力化、小型化に寄与する。
これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。
従来の貫通電極を用いた半導体装置としては、例えば特許文献１に記載されたものがある。図８に従来の貫通電極を備えた半導体装置の一例を示す。この半導体装置１０１は、一面１０２ａが絶縁部１０３をなす半導体基板１０２と、該半導体基板１０２の一面１０２ａ上に形成された回路素子１０４を主な構成要素としている。
半導体基板１０２には、電極パッド１０５が半導体基板の他面１０２ｂ側から露呈するように、貫通孔１０６が形成されている。半導体基板１０２の両面及び該貫通孔１０６の内部には絶縁層１０７が形成されており、該絶縁層上であって貫通孔の側面及び半導体基板の他面１０２ｂ側には再配線層１０８及び貫通電極１０９が形成されている。該貫通電極１０９は、電極パッド１０５と電気的に接続されている。
回路素子１０４は、配線部１１９によって電極パッド１０５と電気的に接続されている。さらに、電極パッド１０５は貫通電極１０９を介して再配線層１０８と電気的に接続されており、これにより、回路素子１０４は、半導体基板１０２の他面１０２ｂ側との電気的接続が可能となっている。
再配線層１０８及び貫通電極１０９は、主にＣｕから構成されている。また、再配線層１０８及び貫通電極１０９は、保護層１１０（オーバーコート層）で被覆されることによって、保護されている。
この保護層１１０を形成する際には、安価なネガ型感光性樹脂が多用される。このネガ型感光性樹脂は、貫通孔１０６の内部に埋め込まれると同時に、再配線層１０８を含む半導体基板１０２の他面１０２ｂ側を被覆する。ここで使用されるネガ型感光性樹脂はドライフィルム状、またはワニス状の樹脂である。フィルムラミネートやスピンコートなどの手法によって、ネガ型感光性樹脂が貫通孔１０６の内部へと充填される。
保護層１１０の形成後は、フォトリソグラフィによってはんだバンプ１５を載せるＣｕパッドの開口部や、チップサイズにダイシングするためのスクライブラインを形成して、完成となる。
特開平５−１５２４３５号公報
しかしながら、近年の配線パターン等の微細化に伴い、貫通孔１０６のアスペクト比が大きくなるのに従って、従来の構造では、感光性樹脂の塗膜の際にボイド１５１ができてしまうという不具合があった。原因としては、アスペクト比が大きい貫通孔には感光性樹脂が入りにくく、貫通孔の内部を完全に樹脂で充填し難いことが考えられる。特に、貫通孔の内部を被覆する貫通電極１０９の底面１０９ａと側面１０９ｂの交差部近傍において、ボイド１５１が発生し易い。
また、感光性樹脂の露光に際に、露光光は貫通孔１０６の内部に到達しにくい。そのため、貫通孔の内部において、感光性樹脂の光化学反応が十分に進まず、未反応な感光成分が残留することにより、機械的強度の劣る保護層となり、クラック状の空隙１５２が発生してしまうという問題があった。
これら、ボイド１５１やクラック状の空隙１５２が保護層１１０に存在することによって、これらのボイドや空隙を起点にクラックが拡大しやすくなり、ひいては貫通電極１０９の断線が生じやすくなり、結果的に半導体装置１０１の信頼性が低下することとなる。
この発明は、このような事情を考慮してなされたもので、その目的は、貫通電極を構成する貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止する半導体装置を提供することにある。
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の半導体装置は、一面に電極パッドを備えた半導体基板と、前記半導体基板の他面から一面まで貫通し、前記電極パッドを露呈する貫通孔と、前記電極パッドの露呈部及び前記貫通孔の側面を被覆し、前記電極パッドと電気的に接続された貫通電極と、前記貫通電極を被覆するとともに、前記貫通孔内を充填する保護層と、を備える半導体装置において、前記保護層は、複数層からなり、前記複数層の保護層のうち最も前記半導体基板の一面に近い層は、少なくとも前記貫通電極の底面と前記貫通電極の側面との交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の一面に電極パッドを形成する工程Ａと、前記半導体基板の他面から一面にかけて貫通する貫通孔を形成し、前記電極パッドを露呈する工程Ｂと、前記電極パッドの露呈部及び前記貫通孔の側面を被覆する貫通電極を形成する工程Ｃと、ポジ型感光性樹脂を用いて前記貫通電極を被覆する工程Ｄと、
前記半導体基板の他面に光照射する工程Ｅと、少なくとも前記貫通電極の底面と前記貫通電極の側面との交差部に前記ポジ型感光性樹脂が残存するように、該ポジ型感光性樹脂を除去する工程Ｆと、次いで、前記貫通孔内に樹脂を充填する工程Ｇと、を備えることを特徴とする。
さらに、本発明の半導体装置の製造方法は、前記工程Ｄ〜工程Ｆを複数回繰り返してもよい。
本発明の請求項１に係る半導体装置によれば、貫通電極を被覆するとともに、貫通孔内を充填する保護層を複数層からなる保護層とし、これら複数層からなる保護層
は、少なくとも前記貫通電極の底面と側面との交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されるという構成とした。これにより、貫通孔の内部に保護層が確実に充填された半導体装置を提供することができる。また、露光光が届きにくい貫通孔の底面の隅部にポジ型感光性樹脂を充填することになるので、貫通孔の内部の感光性樹脂が露光されないことによる問題を排除できる。ゆえに、成型後において樹脂クラック等の不具合の発生を抑制することができる半導体装置を提供することができる。
また、本発明の請求項２に係る半導体装置の製造方法は、まず、光が届きにくい貫通電極の底部をポジ型感光性樹脂で被覆し、該ポジ型感光性樹脂を被覆した面に対して、光照射し、貫通電極の底面にポジ型感光性樹脂が残存するように樹脂を除去する構成とした。これにより、貫通孔の内部に保護層を確実に充填することができるとともに、露光光が届きにくい貫通電極の底面の隅部にポジ型感光性樹脂を充填することになるので、貫通孔の内部の感光性樹脂が露光されないことによる問題を排除できる。ゆえに、成型後において樹脂クラック等の不具合の発生を抑制することができる半導体装置の製造方法を提供することができる。
さらに、本発明の請求項３に係る半導体装置の製造方法によれば、上記ポジ型感光性樹脂の充填、光照射、樹脂除去の工程を複数回繰り返す構成とした。これにより、少しずつ貫通孔の内部に樹脂が充填されるため、より確実に貫通孔の内部に樹脂が充填され、充填不良が発生しにくくなる。
本発明の実施形態に係る半導体装置の断面図である。 本発明の半導体装置の製造方法の工程を順に説明する図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 従来の半導体装置の断面図である。
以下、本発明の実施形態に係る半導体装置を、図面を参照して詳細に説明する。図１は、本発明の実施形態を示す断面図である。
図１において、符号１は半導体装置、２は半導体基板、３は絶縁部、４は回路素子、５は電極パッド、６は貫通孔、７は絶縁層、８は再配線層、９は貫通電極、２０は支持基板、２１は接合樹脂を示している。
図１に示されているように、本発明の半導体装置１は、再配線層８及び貫通電極９、回路素子４等が設けられてなる半導体基板２が、接合樹脂２１を介して支持基板２０によって支持されている構造である。
半導体基板２は、例えば、シリコンやＧａＡｓ等の半導体基板である。半導体基板２の厚さは、例えば数百μｍ程度である。半導体基板２の一面２ａは絶縁部３をなしている。
半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合には、まず、半導体ウエハの上に各種回路素子等を形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
回路素子４は、例えばメモリ、ＩＣ、撮像素子、ＭＥＭＳ素子などの半導体機能素子などである。
支持基板２０としては、半導体基板２との接合時温度における熱膨張率が半導体基板２に近い部材を選択することが望ましい。具体的には、ガラス基板が好適であるが、回路素子２に光学特性が要求されない場合には透明である必要はない。また、支持基板２０は必ずしも必要なものではなく、半導体基板２に要求される強度的に問題がなければ省略してもよい。
接合樹脂２１としては、接着性及び電気絶縁性を有する材料からなるものが用いられる。例えば、ポリイミド樹脂、エポキシ樹脂、ベンゾシクロブタン（ＢＣＢ）樹脂などが望ましい。
半導体基板２の一面２ａ側には電極パッド５が設けられている。電極パッド５の材質としては、ＡｌやＣｕ、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。
電極パッド５は、配線部１９を介して、半導体基板２の一面２ａ側にある回路素子４と電気的に接続されている。配線部１９は、半導体基板２の一面２ａ上に配され、電極パッド５や回路素子４等を電気的に接続して回路をなす。配線部１９の材質としては、電極パッド５と同様の材質を用いればよく、ＡｌやＣｕ、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。
半導体基板２には、電極パッド５が設けられた部分に、他面２ｂから一面２ａにわたって貫通孔６が形成されている。よって、他面２ｂ側から見ると、貫通孔６を通して電極パッド５の一部が露呈される。貫通孔６の口径は、例えば数十μｍ程度である。また、半導体基板２上に設けられる貫通孔６の数は、特に限定されない。
また、半導体基板２の他面２ｂ及び貫通孔５の側面には絶縁層７が設けられている。絶縁層７によって、半導体基板２は、基板の他面２ｂ、及び貫通孔６の側面が絶縁性を有する。絶縁層７は、例えばＳｉＯ２、ＳｉＮ、又は樹脂膜から成る。
さらに、貫通孔６の内部には、貫通孔６の側面および電極パッド５の露呈部を覆う貫通電極９が形成されている。半導体基板２の他面２ｂ側には、再配線層８が形成されている。再配線層８の一端は貫通電極９と電気的に接続されている。貫通電極９は、電極パッド５と電気的に接続されている。貫通電極９および再配線層８は、導電性に優れた材料から形成することが好ましい。また貫通電極９は、電極パッド５との密着性に優れるとともに、電極パッド５の内部に拡散しにくい材料を用いれば、さらに好ましい。例えば、再配線層８及び貫通電極９としては、Ｃｕ、Ａｌ、Ｎｉ、Ａｇ、Ｐｂ、Ｓｎ、Ａｕ、Ｃｏ、Ｃｒ、Ｔｉ、ＴｉＷ等の導体（各種の金属や合金等）、あるいはそれらの組み合わせが好適である。
また、貫通電極９は、貫通孔６の側面の全体を被覆する必要はなく、例えば、貫通電極９が貫通孔６の一部に、半導体基板２の一面２ａと他面２ｂとの間に亘って配された構成としてもよい。
そして、半導体基板２の他面２ｂ側及び貫通孔６の内部は、保護層１０で被覆されている。前述したように、半導体基板２及び貫通孔６は、絶縁層７、及び再配線層８及び貫通電極９によって被覆されているため、保護層１０は、これら絶縁層７、再配線層８及び貫通電極９を被覆するように形成されている。
本実施形態に係る半導体装置１は、この保護層１０が、少なくとも貫通孔６の内部に配され、ポジ型感光性樹脂からなる第一の層１１、つまり保護層１０のうち最も半導体基板２の一面２ａに近い層と、ネガ型感光性樹脂からなる第二の層１２とから構成されていることを特徴としている。ポジ型感光性樹脂とは、露光部が薬液により除去されるような感光性樹脂であり、ネガ型感光性樹脂とは、露光部以外が薬液により除去されるような感光性樹脂である。
図１に示すように、第一の層１１は、貫通孔６の内部うち、半導体基板２の一面２ａ側、つまり、貫通孔６の底部側に配されており、貫通電極９の底面９ａ側を被覆している。その厚さは特に問わないが、少なくとも、貫通電極９の底面９ａと側面９ｂとの交差部は、ポジ型感光性樹脂からなる第一の層１１によって被覆されている。
第一の層１１には、例えばポリイミド樹脂、シリコーン樹脂、エポキシ樹脂などの様々な樹脂材料を適用することができる。
第二の層１２は、第一の層１１を覆うように、貫通孔６の内部及び半導体基板２の他面２ｂ側を被覆している。第二の層１２は、少なくとも再配線層８の接続部が露呈されるようにパターニングされ、この接続部に半球状のはんだバンプ１５が形成される。第二の層１２には、ポジ型、ネガ型を問わず、どちらのタイプの感光性樹脂でも適用可能である。第二の層１２には、例えば、ポリイミド樹脂、シリコーン樹脂、エポキシ樹脂などの様々な樹脂材料を用いることができる。
本実施形態に係る半導体装置１は、貫通孔内を充填する保護層を複数層からなる保護層とした。これにより、貫通孔の内部に保護層が確実に充填された半導体装置を提供することができる。
さらに、本実施形態に係る半導体装置１は、少なくとも貫通電極９の底面と側面の交差部を、ポジ型感光性樹脂からなる第一の層１１で被覆した構成である。ポジ型感光性樹脂は、感光反応の大小に関わらず、所望の熱硬化処理を経た後においては安定した強度の樹脂層を得ることができる。ゆえに、光が届きにくい貫通孔内部において、少なくとも貫通電極９の底面と側面の交差部にポジ型感光性樹脂からなる第一の層１１を配することによって、従来、貫通電極９の底面と側面の交差部において発生し易かった保護層１０のクラック等の発生を抑制することができる。
なお、本実施形態においては、第二の層１２をネガ型感光性樹脂からなるものとしたが、これに限ることはなく、ポジ型感光性樹脂としてもよい。また、半導体基板２の他面２ｂ側を保護し、かつ、再配線層８の一部を露呈させるようにパターニングが可能な樹脂であれば、どのような樹脂でも使用可能である。
次に、図２を参照して、本発明の実施形態に係る半導体装置の製造方法について説明する。図２は、断面図を用いて本発明の半導体装置の製造方法の工程を順に説明する図である。なお、図２については、支持基板及び接合樹脂を省略している。
以下、各工程ごとに順に説明する。まず、再配線層８及び貫通電極９まで形成済みの半導体基板２を用意する段階までを図２（ａ）を参照して説明する。
（１）まず、回路素子４を備えた半導体基板２を用意し、半導体基板２の一面２ａに電極パッド５及び配線部１９を形成する（工程Ａ）。
（２）半導体基板２の他面２ｂから電極パッド５に到達する貫通孔６を形成する（工程Ｂ）。この貫通孔６は、半導体基板２の他面２ｂ側から、電極パッド５が露呈するように形成される。貫通孔６の直径、断面形状は、特に限定されるものではなく、半導体基板２の厚さや所望の用途に応じて適宜設定され、所望の配線に応じて適宜決めることができる。本例では、半導体基板２の厚さは１００μｍであり、貫通孔６の孔径は８０μｍである。
貫通孔６の形成には、例えばＤＲＩＥ（Deep-Reactive Ion Etching）法、ウェットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法等を用いることができる。
（３）貫通孔６の側面及び半導体基板２の他面２ｂ上に絶縁層７を形成した後、電極パッド５の露呈部、貫通孔６の側面を被覆する貫通電極９、及び半導体基板２の他面２ｂを被覆する再配線層８を形成する（工程Ｃ）。電極パッド５と絶縁層７条の再配線層８及び貫通電極９は電気的に接続されている。
絶縁層７は、例えばＳｉＯ２をプラズマＣＶＤ等により成膜することで形成される。再配線層８及び貫通電極９の形成方法は、特に限定されるものではなく、例えばスパッタリング法、蒸着法、めっき法等、あるいはこれらの２つ以上の方法の組み合わせが挙げられる。また、再配線層８及び貫通電極９のパターニングには、フォトリソグラフィ技術が好適に用いられる。
また、本例においては、貫通電極９が、貫通孔６の全面を被覆するようにして形成された例を説明しているが、電極パッド５と半導体基板２の他面２ｂ側の貫通電極９とが電気的に接続されていれば、これに限ることはない。例えば、貫通孔６の側面に線状に形成された貫通電極９としてもよい。
以上の工程Ａ〜工程Ｃを経て、図２（ａ）に示されるような、再配線層８及び貫通電極９まで形成した半導体基板２を用意することができる。
（４）ポジ型感光性樹脂１１ａを半導体基板２の他面２ｂ側から塗工し、再配線層８及び貫通電極９を被覆するとともに、貫通孔６の内部にポジ型感光性樹脂１１ａを充填する（工程Ｄ）。
ポジ型感光性樹脂１１ａは、容易に貫通孔６の内部まで樹脂が入り込むことができるように、低粘度の液状樹脂が好ましい。具体的には、粘度５０〜３００ｃＰのポジ型感光性樹脂が適用できる。
ポジ型感光性樹脂１１ａの塗布方法としては、貫通孔６の内部まで樹脂が入り込むことができる方法が好ましい。例えばスピンコート塗布法、スプレー塗布法等が好ましい。その他、真空圧下でポジ型感光性１１ａを塗布した後、半導体基板２を大気圧環境下へ戻すことによって、貫通孔６の内部へ差圧充填する手法を採用することもできる。
（５）半導体基板２の他面２ｂに露光光６０を照射する（工程Ｅ）。露光光６０には感光性樹脂の感光波長を含む光を発するものが用いられる。最適な感光波長は樹脂材料により異なるが、一般的にはｇ、ｈ、ｉ線と呼ばれる紫外線領域の光が好ましい。
（６）図２（ｃ）に示すように、少なくとも貫通電極９の底面９ａの側面９ｂとの交差部にポジ型感光性樹脂１１ａが残存するように、ポジ型感光性樹脂の現像を行う（工程Ｆ）。この現像によって、貫通孔６の半分程度の深さまで現像され、半導体基板２の他面２ｂ上のポジ型感光性樹脂１１ａは消失し、かつ、貫通電極９の底面９ａ付近のポジ型感光性樹脂１１ａは残存する。用いる現像液は、感光性樹脂の種類に応じて定めることができる。
次いで、この状態で熱処理を行い、ポジ型感光性樹脂の余分な感光基成分、溶剤成分等の揮発、及び熱硬化反応を生じさせる。
（７）ネガ型感光性樹脂１２ａによって半導体基板２の他面２ｂの被覆、及び貫通孔６の内部の充填を行なう（工程Ｇ）。
次いで、図２（ｄ）に示すように、ネガ型感光性樹脂１２ａを塗布する。ネガ型感光性樹脂１２ａの塗布方法としては、スピンコート塗布法、フィルムラミネート法、スプレー塗布法等を採用することができる。更には、真空圧下でネガ型感光性樹脂１２ａを塗布した後、半導体基板２を大気圧環境下へ戻すことによって、貫通孔６の内部へ差圧充填する手法を採用することもできる。
次いで、ネガ型の感光性樹脂１２ａをフォトリソグラフィ技術を用いてパターン加工する。具体的には、図２（ｄ）に示すように、ネガ型感光性樹脂１２ａにフォトマスク７０を通して露光光６０を照射し、マスクパターンをネガ型感光性樹脂１２ａに転写する。
次いで、図２（ｅ）に示すように、ネガ型感光性樹脂１２ａを現像して不要な感光性樹脂を除去する。残した感光性樹脂１２に対して、キュア、及びデスカムを施す。
最後に、はんだバンプ１５を形成して、図１に示すような半導体装置１を得ることができる。
本発明の半導体基板１は、上述したような方法で製造することができる。このような方法で製造することにより、光が届きにくい貫通孔６の底部においてポジ型感光性樹脂１１ａが充填されるため、貫通孔６の底部が確実に充填される。
また、上述した製造方法においては、ポジ型感光性樹脂１１ａの塗布を一度のみとしているが、これに限ることはなく、ポジ型感光性樹脂１１ａの塗布を複数回繰り返し行うこともできる。つまり、工程Ｄ〜工程Ｆを複数回実施した後に、ネガ型感光性樹脂１２ａを塗布するという製造方法としてもよい。
このように、ポジ型感光性樹脂１１ａの塗布、露光、感光性樹脂の除去を複数回繰り返し行うことによって、少しずつ貫通孔６の内部に樹脂が充填されるため、充填不良が発生しにくくなる。
また、第二の層は、ネガ型感光性樹脂に限ることはなく、ポジ型感光性樹脂としてもよい。また、半導体基板２の他面２ｂ側を保護し、かつ、再配線層８の一部を露呈させるようにパターニングが可能な樹脂であれば、どのような樹脂でも使用可能である。
次に、本発明に係るその他の実施形態を図面に基づいて説明する。
図３は、本実施形態に係る半導体装置のその他の実施形態の一例を示す段面図である。なお、本実施形態では、上述した第１実施形態との相違点を中心に述べ、同様の部分についてはその説明を省略する。
図３に示す実施形態は、保護層１０ｂが、ポジ型感光性樹脂からなる第一の層１１ｂ、第二の層１３ｂ、及び、第一の層１１ｂと第二の層１３ｂとの間に配置された、第三の層１２ｂとから構成されていることを特徴としている。第三の層１２ｂは、第一の層１１ｂの形成後において、好適な成膜方法で成膜することによって形成することができる。
この第三の層１２ｂは、第一の層１１ｂ及び第二の層１３ｂの両方の樹脂に対して接着性を有する材料によって形成されている。第三の層１２ｂは樹脂に限らず、金属層であってもよい。このような構成にすることによって、第一の層１１ｂと第二の層１３ｂとの接着性が高くない場合に、第三の層１２ｂを両層の間に介在させることによって、第一の層１１ｂと第二の層１３ｂとの接着性を高めることができる。
また、図４に示すように、保護層１０ｃを構成する第一の層１１ｃは、貫通電極９の底面９ａの中心付近に形成されず、貫通電極の底面９ａと側面９ｂの交差部のみを覆うように形成されていてもよい。この構成においては、最も充填しにくい貫通電極９の底面と側面の交差部のみを、少量の第一の層１１Ｃで充填し、次いで第二の層１２Ｃを貫通孔内に充填することにより、貫通孔内にボイドが発生すること無く確実に充填することができる。
また、図５に示すように、保護層１０ｄを構成する第一の層１１ｄは、貫通孔６の中心点を含み、半導体基板２に垂直な任意の面に沿う断面において、対称形をなす必要はない。つまり、露光によって、残存する第一の層１１ｄが非対称形をなすことも可とする。
また、図６に示すように、保護層１０ｅを構成する第一の層１１ｅは、その中心部が上方に盛り上がるような凸形状であってもよい。
さらに、図７に示すように、保護層１０ｆは、機能に合わせて複数層を使用することができる。図７に示した例においては、保護層１０ｆは、第一の層１１ｆ〜第四の層１４ｆで構成されている。
このように、複数の樹脂層で保護層１０ｆを構成した場合、それぞれの層の目的に応じた機能を持たせることが可能となる。例えば、第一の層１１ｆ、第三の層１３ｆには、貫通孔への充填が容易な材料を適用し、第二の層１２ｆと第四の層１４ｆには再配線を保護する保護膜としての機能や、パターン加工性に優れた材料を適用することができる。
本発明は、貫通電極を備えた半導体装置及びその製造方法に広く適用可能である。
１…半導体装置、２…半導体基板、３…絶縁部、４…回路素子、５…電極パッド、
６…貫通孔、７…絶縁層、８…再配線層、９…貫通電極、１０…保護層、１１…第一の層、１２…第二の層、１９…配線部。

Claims (3)

  1. 一面に電極パッドを備えた半導体基板と、
    前記半導体基板の他面から一面まで貫通し、前記電極パッドを露呈する貫通孔と、
    前記電極パッドの露呈部及び前記貫通孔の側面を被覆し、前記電極パッドと電気的に接続された貫通電極と、
    前記貫通電極を被覆するとともに、前記貫通孔内を充填する保護層と、
    を備える半導体装置において、
    前記保護層は、複数層からなり、
    前記複数層の保護層のうち最も前記半導体基板の一面に近い層は、少なくとも前記貫通電極の底面と側面の交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする半導体装置。
  2. 半導体基板の一面に電極パッドを形成する工程Ａと、
    前記半導体基板の他面から一面にかけて貫通する貫通孔を形成し、前記電極パッドを露呈する工程Ｂと、
    前記電極パッドの露呈部及び前記貫通孔の側面を被覆する貫通電極を形成する工程Ｃと、
    ポジ型感光性樹脂を用いて前記貫通電極を被覆する工程Ｄと、
    前記半導体基板の他面に光照射する工程Ｅと、
    少なくとも前記貫通電極の底面と側面の交差部に前記ポジ型感光性樹脂が残存するように、該ポジ型感光性樹脂を除去する工程Ｆと、
    次いで、前記貫通孔内に樹脂を充填する工程Ｇと、
    を備える半導体装置の製造方法。
  3. 前記工程Ｄ〜工程Ｆを複数回繰り返すことを特徴とする請求項２に記載の半導体装置の製造方法。
JP2010087257A 2010-04-05 2010-04-05 半導体装置及びその製造方法 Expired - Fee Related JP5568357B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010087257A JP5568357B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法
TW100111590A TW201201342A (en) 2010-04-05 2011-04-01 Semiconductor device and method for manufacturing the same
PCT/JP2011/058420 WO2011125935A1 (ja) 2010-04-05 2011-04-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087257A JP5568357B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2011222596A true JP2011222596A (ja) 2011-11-04
JP2011222596A5 JP2011222596A5 (ja) 2013-05-23
JP5568357B2 JP5568357B2 (ja) 2014-08-06

Family

ID=44762873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087257A Expired - Fee Related JP5568357B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP5568357B2 (ja)
TW (1) TW201201342A (ja)
WO (1) WO2011125935A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212183A (ja) * 2013-04-18 2014-11-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2016082230A (ja) * 2014-10-13 2016-05-16 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
WO2019069669A1 (ja) * 2017-10-02 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2020202353A (ja) * 2019-06-13 2020-12-17 キヤノン株式会社 半導体装置およびその製造方法
JP7354885B2 (ja) 2020-03-12 2023-10-03 富士通株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2584598B1 (en) * 2011-10-20 2018-12-05 ams AG Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
TWI633640B (zh) 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
US10283483B2 (en) * 2015-10-10 2019-05-07 China Wafer Level Csp Co., Ltd. Packaging method and package structure for image sensing chip
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270714A (ja) * 2001-03-12 2002-09-20 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270714A (ja) * 2001-03-12 2002-09-20 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212183A (ja) * 2013-04-18 2014-11-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2016082230A (ja) * 2014-10-13 2016-05-16 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
WO2019069669A1 (ja) * 2017-10-02 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US11329092B2 (en) 2017-10-02 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic equipment
JP2020202353A (ja) * 2019-06-13 2020-12-17 キヤノン株式会社 半導体装置およびその製造方法
JP7340965B2 (ja) 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
JP7354885B2 (ja) 2020-03-12 2023-10-03 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2011125935A1 (ja) 2011-10-13
JP5568357B2 (ja) 2014-08-06
TW201201342A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
JP5568357B2 (ja) 半導体装置及びその製造方法
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
US9349673B2 (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
JP4504434B2 (ja) 集積半導体装置
JP2007305955A (ja) 半導体装置及びその製造方法
KR101028051B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
JP2009200274A (ja) 集積半導体装置
JP2016063114A (ja) 貫通電極基板及びその製造方法
JP2006270009A (ja) 電子装置の製造方法
JP5026025B2 (ja) 半導体装置
US9502344B2 (en) Wafer level packaging of electronic device
JP5821284B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
JP2018085412A (ja) 貫通電極基板及びその製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011114304A (ja) 半導体装置内蔵基板及びその製造方法
CN114171467A (zh) 一种半导体封装结构
JP7435635B2 (ja) 貫通電極基板
JP6690142B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ
JP6658846B2 (ja) 貫通電極基板
JP6435893B2 (ja) 貫通電極基板の製造方法
WO2022191180A1 (ja) 多層配線基板
JP2016225360A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
JP2022170158A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R151 Written notification of patent or utility model registration

Ref document number: 5568357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees