CN114171467A - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN114171467A
CN114171467A CN202111214782.5A CN202111214782A CN114171467A CN 114171467 A CN114171467 A CN 114171467A CN 202111214782 A CN202111214782 A CN 202111214782A CN 114171467 A CN114171467 A CN 114171467A
Authority
CN
China
Prior art keywords
chip
layer
underfill
semiconductor package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111214782.5A
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111214782.5A priority Critical patent/CN114171467A/zh
Publication of CN114171467A publication Critical patent/CN114171467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装结构，该半导体封装结构包括：线路层、位于线路层上方的第一芯片和第二芯片，并且第一芯片与第二芯片之间具有间隔；半导体封装结构还包括底部填充物，位于第一芯片和第二芯片与线路层之间，并且，底部填充物具有延伸到第一芯片和第二芯片之间的间隔内的突出部分，突出部分具有曲面形突面。通过形成第一芯片和第二芯片之间的间隔内具有曲面形突面的突出部分，从而解决芯片角处由于应力集中而产生的裂缝问题。本发明还提供一种形成半导体封装结构的方法。

Description

一种半导体封装结构
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构。
背景技术
在基板上扇出芯片(FoCoS)封装中，在热循环过程中因各材料间的热膨胀系数(CTE)失配而使各材料彼此之间因热膨胀而产生应力。另外，参考图1所示，底部填充物(Under fill)18位于芯片12之间的间隙内。两个芯片12之间的芯片角10处为应力集中处，因在热循环中因热膨胀系数失配所产生的应力会集中于芯片角10处而无法释放，因此底部填充物18容易在该芯片角10处产生裂纹(Crack)11。并且，裂纹11可以直接往下延伸而破坏底部填充物18下面的聚酰亚胺(PI)层20和再分布线(RDL)22。
发明内容
针对现有技术中存在的裂缝问题，本发明的目的在于提供一种半导体封装结构，可以避免应力过于集中的问题。
在一些实施例中，提供一种半导体封装结构，半导体封装结构包括：线路层；第一芯片和第二芯片，位于线路层上方，并且第一芯片与第二芯片之间具有间隔；底部填充物，位于第一芯片和第二芯片与线路层之间，并且，底部填充物具有延伸到第一芯片和第二芯片之间的间隔内的突出部分，突出部分具有曲面形突面。
在一些实施例中，提供一种半导体封装结构，第一芯片和第二芯片的底面处具有电连接件，底部填充物的底面与电连接件的底面共平面。
在一些实施例中，提供一种半导体封装结构，还包括：强化层，位于线路层上方和底部填充物下方，强化层的上表面与线路层中的线路的上表面共平面。
在一些实施例中，提供一种半导体封装结构，与强化层的上表面共平面的线路层中的线路为通孔。
在一些实施例中，提供一种半导体封装结构，第一芯片和第二芯片的底面处具有电连接件，电连接件与线路层中的线路具有接合界面，接合界面的中心偏离电连接件的中心。
在一些实施例中，提供一种半导体封装结构，线路层中包括桥接线路，桥接线路的上表面与强化层的下表面共平面。
在一些实施例中，提供一种半导体封装结构，底部填充物与第一芯片和第二芯片的下表面接触，并且底部填充物与第一芯片和第二芯片的侧壁底部接触。
在一些实施例中，提供一种半导体封装结构，还包括：模塑料，至少部分地围绕第一芯片和第二芯片，并且模塑料位于间隔内的底部填充物上。
在一些实施例中，提供一种半导体封装结构，还包括：模塑料，至少部分地围绕第一芯片和第二芯片，模塑料的侧壁与底部填充物的侧壁共平面，强化层的侧壁与线路层的侧壁共平面。
在一些实施例中，提供一种半导体封装结构，在第一芯片和第二芯片的远离间隔的侧壁处，底部填充物具有外侧突出部分，外侧突出部分具有曲面形的突面。
在一些实施例中，提供一种形成半导体封装结构的方法，包括：在第一载体上覆盖底部填充物；将第一芯片和第二芯片放置在底部填充物上并去除第一载体，其中，在第一芯片和第二芯片之间形成底部填充物的曲面形突面的突出部分；形成线路层；将底部填充物、第一芯片和第二芯片附接在线路层上方。
在一些实施例中，提供一种形成半导体封装结构的方法，在将第一芯片和第二芯片放置在底部填充物上之后，底部填充物发生形变而在第一芯片和第二芯片之间的间隔内形成具有曲面形突面的突出部分，并且，还在第一芯片和第二芯片的远离间隔的侧壁处形成具有曲面形突面的外侧突出部分。
在一些实施例中，提供一种形成半导体封装结构的方法，在第一载体之后还包括：对底部填充物的表面进行研磨制程，以使得底部填充物与第一芯片和第二芯片的电连接件的表面共平面。
在一些实施例中，提供一种形成半导体封装结构的方法，形成所述线路层包括：在第二载体上覆盖强化层；在强化层上形成线路层。
在一些实施例中，提供一种形成半导体封装结构的方法，在强化层上形成线路层，包括：形成穿过强化层的通孔；在强化层上形成介电层和位于介电层中的线路，以形成线路层。
在一些实施例中，提供一种形成半导体封装结构的方法，形成线路层还包括：将线路层附接到基板上；去除第二载体，以暴露出强化层和穿过强化层的所述通孔。
在一些实施例中，提供一种形成半导体封装结构的方法，在去除第二载体之后，还包括：对强化层进行研磨制程，以使得强化层与通孔的表面共平面。
在一些实施例中，提供一种形成半导体封装结构的方法，在形成穿过强化层的通孔之后和形成介电层之前还包括：形成与穿过强化层的通孔连接的桥接线路。
在一些实施例中，提供一种形成半导体封装结构的方法，将第一芯片和第二芯片附接在线路层上方，包括：采用混合接合(Hybrid bonding)制程将第一芯片和第二芯片的电连接件与线路层中的通孔接合。
在一些实施例中，提供一种形成半导体封装结构的方法，在将第一芯片和第二芯片放置在底部填充物上之后，还包括：形成至少部分地围绕第一芯片和第二芯片的模塑料，模塑料位于间隔内的底部填充物上。
附图说明
图1为现有技术的封装结构中底部填充物裂纹的示意图。
图2A是根据本发明实施例的示意性半导体封装结构的截面图。
图2B是图2A中的区域40的放大示意图。
图2C是图2B中的半导体封装结构的沿1-1截面的仰视图。
图2D是图2B中半导体封装结构的沿1-1截面的俯视图。
图3A是传统的两个芯片之间未形成突出部分的示意图。
图3B是根据本发明实施例的两个芯片之间形成突出部分的示意图。
图4至图26是根据本发明其他实施例的形成半导体封装结构的方法的多个阶段的示意性截面图。
图27至图33分别是根据本发明其他实施例的半导体封装结构的示意图。
具体实施方式
应该理解，以下公开内容提供了许多用于实现本发明的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例，以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为了简化和清楚的目的，可以以不同比例任意绘制各个部件。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果将图中的器件翻过来，则描述为在其它元件或部件“下部”或“之下”的元件将被定位于在其它元件或部件“上方”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”的方位。装置可以以其它方式定向(旋转90度或在其它方位)，并且本文使用的空间相对描述符可以同样地作相应的解释。
图2A是根据本发明实施例的示意性半导体封装结构的截面图。图2A所示的半导体封装结构包括线路层200，还包括位于线路层200上方的第一芯片320和第二芯片340。在一些实施例中，线路层200可以是再分布线层。线路层200可以包括多个介电层和位于多个介电层中的线路，例如迹线和通孔。在一些实施例中，第一芯片320可以是专用集成电路(ASIC)，第二芯片340可以是高带宽存储器(HBM)。在其他实施例中，第一芯片320和第二芯片340也可以是其他类型的芯片。在图2A所示的实施例中，第一芯片320和第二芯片340具有不同的高度。
第一芯片320和第二芯片340与线路层200之间设置有底部填充物720。在一些实施例中，底部填充物720的材料可以是SiO2、PI、BCB(苯并环丁烯)中的一种，或者可以是其他任何适用的材料。在一些实施例中，底部填充物720可以围绕第一芯片320和第二芯片340的下部。如图2A所示，底部填充物720与第一芯片320和第二芯片340的下表面接触，底部填充物720还与第一芯片320和第二芯片340的侧壁的底部接触。第一芯片320与第二芯片340之间具有间隔。底部填充物720延伸至第一芯片320和第二芯片340之间的间隔内，从而底部填充物720具有位于第一芯片320和第二芯片340之间的间隔内的突出部分722。突出部分722可以具有曲面形突面。在一些实施例中，在第一芯片320和第二芯片340的远离间隔的侧壁处，底部填充物720具有外侧突出部分724，外侧突出部分724也可以具有曲面形的突面。
第一芯片320和第二芯片340的底面处可以具有电连接件380。在一些实施例中，电连接件380可以是焊盘。底部填充物720的底面与电连接件380的底面共平面。第一芯片320和第二芯片340的电连接件380与线路层200的最上层的通孔220接合，以将第一芯片320和第二芯片340与线路层200电连接。
线路层200和底部填充物720之间设置有强化层700。在该实施例中，线路层200的最上层的通孔220突出于线路层的上表面并且穿过强化层700，而与电连接件380接合。强化层700的上表面可以与通孔220的上表面共平面。强化层700可以保护线路层200中的线路免受应力影响。此外，强化层700可以为封装结构提供粘合性。
在一些实施例中，模塑料300至少部分地围绕第一芯片320和第二芯片340，并且模塑料300位于间隔内的底部填充物720上。在图2A所示的实施例中，线路层200的侧壁与底部填充物720的侧壁在竖直方向上不对准，并且线路层200的侧壁超出底部填充物720的侧壁。模塑料300的侧壁与底部填充物720的侧壁共平面，强化层700的侧壁与线路层200的侧壁共平面。
线路层200是位于基板100上方。在一些实施例中，线路层200通过焊料622与基板100接合。并且，线路层200和基板100之间设置有底部填充物600。
在一些实施例中，封装结构的尺寸T1可以在50mm至80mm的范围内。底部填充物600的厚度UG可以在20μm至150μm的范围内。第一芯片320和第二芯片340之间的间隙宽度GC的可以在10μm至200μm的范围内。底部填充物720的厚度BC可以在2μm至20μm的范围内。强化层700的厚度RT可以在1μm至10μm的范围内。
图2B是图2A中的区域40的放大示意图。图2C是图2B中的半导体封装结构的沿1-1截面的仰视图。图2D为图2B中半导体封装结构的沿1-1截面的俯视图。参考图2B、图2C和图2D所示，通孔220与第一芯片320和第二芯片340的电连接件380的部分底面接合，通孔220与电连接件380之间直接接触的界面形成接合界面740。接合界面740的中心偏离电连接件380的中心。也就是说，通孔220不会对准电连接件380的中心接合。在该实施例中，可以是通过混合接合(Hybrid bonding)方式将通孔220与电连接件380接合。
此外，线路层200包括在第一芯片320和第二芯片340之间的间隔下方延伸的桥接线路260。桥接线路260的两端可以分别与通孔220连接，并通过通孔220连接至突出部分722两侧的电连接件380，从而可以电性连接第一芯片320与第二芯片340。
在一些实施例中，通孔220的较窄开口端的尺寸VB可以在5μm至80μm的范围内。电连接件380的尺寸PS可以在10μm至100μm的范围内。在一些实施例中，通孔220的较窄开口端的尺寸VB是电连接件380的尺寸PS的0.8倍至20倍。线路层200中的线路，例如桥接线路260的厚度可以在3μm至20μm的范围内。在其他实施例中，其他尺寸配置也是可行的。
图3A为传统的两个芯片之间未形成突出部分的示意图。图3B为根据本发明实施例的两个芯片之间形成突出部分的示意图。参考图3A所示，在现有技术中，主应力的夹角θ＝90°，则会在芯片320、340的芯片角330处存在应力集中。参考图3B所示，主应力σ具有夹角θ，主应力σ可以被分解为法向方向分量σn和切向方向分量σt。第一芯片320和第二芯片340与突出部分722具有邻近应力集中点(即芯片角330)的接触点7220，在接触点7220处，主应力σ的夹角θ＝0°，此处主应力σ的法向分量为零。在突出部分722的顶点7222处，主应力σ的夹角θ＝90°，此处主应力σ的法向分量具有最大值但是无应力集中。从而，突出部分722可将第一芯片320及第二芯片340的芯片角330处的应力转换到突出部分722的上表面，进一步再通过突出部分722的上表面的曲面结构，有效地分散应力，以避免应力过于集中的问题。
本发明的上述技术方案，通过在第一芯片320和第二芯片340之间的芯片角330处设置由底部填充物720形成的具有曲面形突面的突出部分722，突出部分722可将第一芯片320及第二芯片340的芯片角330处的应力转换到突出部分722的上表面，再通过突出部分722的曲面形上表面有效地分散应力，可以避免应力过于集中。进而，可以解决应力集中于芯片角而无法释放的问题，避免在芯片角处产生裂纹而破坏线路层的问题。
图4至图25为一种形成半导体封装结构的方法示意性截面图。参见图4，在第一载体1000上覆盖底部填充物720。在一些实施例中，底部填充物720的材料可以是二氧化硅SIO2。
参考图5，通过接合头80分别将第一芯片320和第二芯片340放置在底部填充物720上。第一芯片320的底部和第二芯片340的底部均具有电连接件380。在一些实施例中，电连接件380可以是焊盘。在一些实施例中，电连接件380的材料可以包括铜(Cu)、银(Ag)、金(Au)、铝(Al)、钯(Pd)、铂(Pt)和石墨烯等材料中的一种或几种。
参考图6，在将第一芯片320和第二芯片340放置在底部填充物720上之后，底部填充物720发生形变而在第一芯片320和第二芯片340之间的间隔内形成具有曲面形突面的突出部分722。同时，底部填充物720还在第一芯片320和第二芯片340的远离间隔的侧壁处形成具有曲面形突面的外侧突出部分724。
另外，在将第一芯片320和第二芯片340放置在底部填充物720上之后，形成至少部分地围绕第一芯片320和第二芯片340的模塑料(molding compound)300，模塑料300位于间隔内的底部填充物720上。在一些实施例中，模塑料300的侧壁与底部填充物720的侧壁共平面。
参考图7，在形成模塑料300之后，去除第一载体1000，并将所得的结构倒置。用研磨轮800对底部填充物720进行平坦化制程，以使得电连接件380由底部填充物720暴露，并且底部填充物720与第一芯片320和第二芯片340的电连接件380的表面共平面，如图8所示。
然后参考图9所示，提供第二载体1100。在第二载体1100上例如通过物理气相沉积(PVD)工艺沉积强化层700。在一些实施例中，强化层700的材料可以是SIO2。随后，例如通过层压(lamination)工艺在强化层700上形成掩模层900。在一些实施例中，掩模层900的材料可以是光刻胶。
参考图10，例如通过干蚀刻工艺对掩模层900进行蚀刻从而在掩模层900中形成掩模开口920。掩模开口920暴露出下面的强化层700。
参考图11，利用具有掩模开口920的掩模层900对强化层700进行蚀刻，从而在强化层700中形成开孔760。开孔760的底面暴露处第二载体1100。在蚀刻强化层700之后，去除掩模层900。再在强化层700的表面上和开孔760内沉积第一晶种层730。
参考图12，在第一晶种层730的上方形成掩模层910。参考图13，在掩模层910中形成掩模开口930。掩模开口930位于强化层700的开孔760上方。例如通过电镀工艺在强化层700的开孔760内和掩模开口930的底部填入金属材料265。
参考图14，去除掩模层910和掩模层910下方的第一晶种层730。在去除掩模层910之后，强化层700的开孔760内的金属材料265和第一晶种层730形成通孔220，强化层700上方的图案化的金属材料265和第一晶种层730形成与通孔220连接的迹线222。其中，迹线222包括桥接线路260。在一些实施例中，通孔220或迹线222的材料可以包括铜(Cu)、银(Ag)、金(Au)、铝(Al)、钯(Pd)、铂(Pt)和石墨烯等材料中的一种或几种。
参考图15，形成覆盖在强化层700上方的第一介电层280。然后参考图16，例如通过蚀刻制程在第一介电层280中形成开孔762。开孔762暴露出下面的迹线222。然后，在第一介电层280和开孔762内形成第二晶种层732。
参考图17，在第二晶种层732上方形成掩模层922。参考图18，例如通过蚀刻制程对掩模层922进行图案化，从而在掩模层922中形成掩模开口932。掩模开口932位于第一介电层280的开孔762上方。例如通过电镀工艺在第一介电层280中的开孔762内和掩模开口932的底部填入金属材料265。
参考图19，去除掩模层922和掩模层922下方的第二晶种层732。在去除掩模层922之后，第一介电层280上方的图案化的金属材料265和第二晶种层732形成更上一层的迹线222，第一介电层280的开孔762内的金属材料265和第二晶种层732形成互连迹线222的通孔220。迹线222的通孔220以及第一介电层280用于形成线路层200。
随后，可以重复与图15至图19类似的步骤形成更多层的介电层以及迹线和通孔。例如如图20所示，线路层200还包括第二介电层282、穿过第二介电层282的通孔220和与通孔220连接的焊盘224。在其他实施例中，介电层的数量不限于两层，介电层的层数可以为任意数量。在一些实施例中，第一介电层280或第二介电层282的材料可以是有机材料，例如氚化硼BT、ABF(味之素堆积膜)、PI、环氧树脂或丙烯酸。在另一些实施例中，第一介电层280或第二介电层282的材料可以是无机材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氧化钽(TaOx)。在另一些实施例中，第一介电层280或第二介电层282可以使用玻璃、硅或陶瓷材料。
继续参考图20所示，提供基板100。翻转线路层200和强化层700和第二载体1100组成的结构，以使通孔220的较宽开口端和焊盘224朝向下方的基板100。另外，基板100的与线路层200相对的表面处设置有焊球1200，焊球1200用于与线路层200的焊盘224接合。
参考图21，将焊球1200与线路层200的焊盘224接合，以接合线路层200和基板100。并且还在线路层200和基板100之间形成底部填充物600。在一些实施例中，底部填充物600可以是粘合材料。在一些实施例中，底部填充物600的材料可以是有机材料，例如氚化硼BT、ABF、PI、环氧树脂或丙烯酸。在另一些实施例中，底部填充物600的材料可以是无机材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氧化钽(TaOx)。在另一些实施例中，底部填充物600可以是介电材料。在图21所示的步骤处，还去除第二载体1100。在去除第二载体1100之后，暴露出强化层700和穿过强化层700的通孔220的较窄开口端。
参考图22，使用研磨轮800通过研磨制程对强化层700和通孔220进行平坦化处理，从而去除通孔220的较窄开口端处的第一晶种层730，如图23所示。在去除通孔220的第一晶种层730之后，通孔220的暴露表面与强化层700的表面共平面。
参考图24，采用混合接合制程将第一芯片320和第二芯片340的穿过底部填充物720的电连接件380与线路层200中的通孔220接合。电连接件380与暴露的线路层200的通孔220连接，从而将底部填充物720、第一芯片320和第二芯片340附接在线路层200上方。
如图25所示，在混合接合制程之后，通孔220的较窄开口端直接接合到第一芯片320和第二芯片340的电连接件380以形成混合接合界面。在采用混合接合制程的实施例中，如参考图2B所描述的，通孔220与电连接件380之间形成的接合界面740的中心偏离电连接件380的中心。也就是说，通孔220不会对准电连接件380的中心接合。在将第一芯片320和第二芯片340接合至线路层200之后，线路层200的最上方的第一介电层280中的桥接线路260位于第一芯片320和第二芯片340之间的间隔下方。强化层700可以保护桥接线路260以避免应力影响。并且，强化层700还为半导体封装结构提供了粘合性。
参考图26，将图25所得的结构倒置。然后，在基板100的远离线路层200的表面上形成焊球1300。在一些实施例中，焊球1300的材料可以是焊料和粘附性导电金属中的一种或者其组合，例如异性导电膏(ACP)、活性炭纤维(ACF)等。随后，可以对基板100进行切割制程以形成最终的如图2A所示的封装结构。
图27是根据本发明另一实施例的半导体封装结构的示意图。在该实施例中，第一芯片320和第二芯片340的厚度可以相同。
图28至图30分别是根据本发明其他实施例的半导体封装结构的示意图。在图28所示的实施例中，模塑料300、底部填充物720、强化层700和线路层200的侧壁彼此共平面。在图29所示的实施例中，模塑料300可以暴露第一芯片320和第二芯片340的部分顶面和外侧侧壁。并且在该实施例中，底部填充物720与第一芯片320和第二芯片340的侧壁共平面。在图30所示的实施例中，可以不形成模塑料300。
图31是根据本发明另一实施例的半导体封装结构的示意图。在图31的实施例中，还可以包括第三芯片350、第一电子元件351和第二电子元件352。第一电子元件351和第二电子元件352中的每个可以是电阻器、电感器和电容器等之中的任意一种。并且，第一芯片320、第二芯片340和第三芯片350中的任意相邻两个芯片之间均具有例如参考图2A所讨论的突出部分722。本发明不局限于图31中所示的芯片和电子元件的数量，可以理解，半导体封装结构中可以拥有其他数量的芯片和电子元件。
图32是根据本发明另一实施例的半导体封装结构的示意图。在图32所示的实施例中，第一芯片320和第二芯片340的电连接件380通过凸块612与线路层200的通孔220连接。并且，在底部填充物720与强化层700之间可以形成有围绕凸块612的另外的底部填充物610。
图33是根据本发明另一实施例的半导体封装结构的示意图。与图2A所示的实施例在强化层700下方设置线路层200和基板100不同，在图33所示的实施例中，在强化层700下方设置扇出基板950，第一芯片320和第二芯片340是连接至强化层700下方的扇出基板950。
图27至图33所示实施例的其他方面可以与图2A所示的实施例相同或类似。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
线路层；
第一芯片和第二芯片，位于所述线路层上方，并且所述第一芯片与所述第二芯片之间具有间隔；
底部填充物，位于所述第一芯片和所述第二芯片与所述线路层之间，并且，所述底部填充物具有延伸到所述第一芯片和所述第二芯片之间的所述间隔内的突出部分，所述突出部分具有曲面形突面。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一芯片和所述第二芯片的底面处具有电连接件，所述底部填充物的底面与所述电连接件的底面共平面。
3.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
强化层，位于所述线路层上方和所述底部填充物下方，所述强化层的上表面与所述线路层中的线路的上表面共平面。
4.根据权利要求3所述的半导体封装结构，其特征在于，
与所述强化层的上表面共平面的所述线路层中的所述线路为通孔。
5.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一芯片和所述第二芯片的底面处具有电连接件，所述电连接件与所述线路层中的线路具有接合界面，所述接合界面的中心偏离所述电连接件的中心。
6.根据权利要求3所述的半导体封装结构，其特征在于，
所述线路层中包括桥接线路，所述桥接线路的上表面与所述强化层的下表面共平面。
7.根据权利要求1所述的半导体封装结构，其特征在于，
所述底部填充物与所述第一芯片和所述第二芯片的下表面接触，并且所述底部填充物与所述第一芯片和所述第二芯片的侧壁底部接触。
8.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
模塑料，至少部分地围绕所述第一芯片和所述第二芯片，并且所述模塑料位于所述间隔内的所述底部填充物上。
9.根据权利要求8所述的半导体封装结构，其特征在于，还包括：
模塑料，至少部分地围绕所述第一芯片和所述第二芯片，所述模塑料的侧壁与所述底部填充物的侧壁共平面，所述强化层的侧壁与所述线路层的侧壁共平面。
10.根据权利要求1所述的半导体封装结构，其特征在于，
在所述第一芯片和所述第二芯片的远离所述间隔的侧壁处，所述底部填充物具有外侧突出部分，所述外侧突出部分具有曲面形的突面。
CN202111214782.5A 2021-10-19 2021-10-19 一种半导体封装结构 Pending CN114171467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111214782.5A CN114171467A (zh) 2021-10-19 2021-10-19 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111214782.5A CN114171467A (zh) 2021-10-19 2021-10-19 一种半导体封装结构

Publications (1)

Publication Number Publication Date
CN114171467A true CN114171467A (zh) 2022-03-11

Family

ID=80476955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111214782.5A Pending CN114171467A (zh) 2021-10-19 2021-10-19 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN114171467A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884947A (zh) * 2023-09-05 2023-10-13 长电集成电路(绍兴)有限公司 半导体封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884947A (zh) * 2023-09-05 2023-10-13 长电集成电路(绍兴)有限公司 半导体封装结构及其制备方法
CN116884947B (zh) * 2023-09-05 2024-01-23 长电集成电路(绍兴)有限公司 半导体封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN109585391B (zh) 半导体封装件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN109786266B (zh) 半导体封装件及其形成方法
CN110957229B (zh) 半导体器件和形成半导体器件的方法
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
US7186586B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7413925B2 (en) Method for fabricating semiconductor package
JP5577760B2 (ja) パッケージ基板および半導体装置の製造方法
US20050189636A1 (en) Packaging substrates for integrated circuits and soldering methods
US11145562B2 (en) Package structure and method of manufacturing the same
CN110970312B (zh) 封装件及其形成方法
EP3813108A1 (en) Stacked semiconductor package
TW201630130A (zh) 封裝結構及其製法
CN110896062B (zh) 再分布基板、制造再分布基板的方法和半导体封装件
CN113113381A (zh) 封装结构及其形成方法
TW202117952A (zh) 半導體封裝件及製造方法
CN114171467A (zh) 一种半导体封装结构
JP3544902B2 (ja) 半導体装置およびその製造方法
US11664301B2 (en) Semiconductor device package
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TWI742749B (zh) 封裝結構及其形成方法
TWI730629B (zh) 封裝結構及其形成方法
CN114284240A (zh) 半导体封装结构
KR20090106913A (ko) 반도체 장치 및 그 제조 방법
CN114256164A (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination