JP2008288313A5 - - Google Patents

Claims (10)

1. 周状の外縁部を有する第１電極と、
   前記第１電極について同一平面の面内外側に前記第１電極を囲んで配置され、前記第１電極の前記周状の外縁部と環状のギャップで離間した周状の内縁部を有する第２電極と、
   前記第１電極の外縁部と、前記第２電極の内縁部とにわたって配置され、前記第１電極と前記第２電極とを電気的に接続する複数の半導体ナノワイヤと、
   前記第１電極及び前記第２電極が設けられた平面の表面又は裏面に設けられたゲート絶縁層と、
   前記第１電極及び前記第２電極に対して前記ゲート絶縁層を挟んで設けられたゲート電極と、
   を備える、半導体素子。
2. 前記第１電極の前記外縁部よりも面内内側に所定厚さを有するバンクが設けられていることを特徴とする請求項１に記載の半導体素子。
3. 前記第２電極の前記内縁部よりも面内外側に所定厚さを有するバンクが設けられていることを特徴とする請求項１に記載の半導体素子。
4. 前記第１電極の前記外縁部よりも面内内側に撥水膜が設けられていることを特徴とする請求項１に記載の半導体素子。
5. 前記第２電極の前記内縁部よりも面内外側に撥水膜が設けられていることを特徴とする請求項１に記載の半導体素子。
6. 周状の外縁部を有する第１電極を平面上に設けるステップと、
   前記第１電極が配置された同一平面の面内外側に前記第１電極を囲んで、前記第１電極の前記周状の外縁部と環状のギャップで離間した周状の内縁部を有する第２電極を設けるステップと、
   前記第１電極の前記外縁部と、前記第２電極の前記内縁部と、前記環状のギャップとを覆うように、複数の半導体ナノワイヤを含む非水系溶液を塗布するステップと、
   前記半導体ナノワイヤを含む非水系溶液を乾燥させて、前記半導体ナノワイヤを放射状に配向させて、前記半導体ナノワイヤによって前記第１電極の前記外縁部と、前記第２電極の前記内縁部とにわたって電気的に接続するステップと、
   を含む、半導体素子の製造方法。
7. 前記塗布ステップに先立って、前記第１電極の前記外縁部を露出させたまま、前記第１電極の前記外縁部より面内内側に前記第１電極の中心を所定厚さで覆うバンクを形成するステップをさらに含む、請求項６に記載の半導体素子の製造方法。
8. 前記塗布ステップに先立って、前記第１電極と前記第２電極との間の環状のギャップと前記第２電極の前記内縁部とを露出させたまま、前記第２電極の前記内縁部より面内外側を所定厚さで覆うバンクを形成するステップをさらに含む、請求項６に記載の半導体素子の製造方法。
9. 前記塗布ステップに先立って、前記第１電極の前記外縁部を露出させたまま、前記第１電極の前記外縁部より面内内側に前記第１電極の中心を撥水膜で覆うステップをさらに含む、請求項６に記載の半導体素子の製造方法。
10. 前記塗布ステップに先立って、前記第１電極と前記第２電極との間の環状のギャップと前記第２電極の前記内縁部とを露出させたまま、前記第２電極の前記内縁部より面内外側を撥水膜で覆うステップをさらに含む、請求項６に記載の半導体素子の製造方法。