JP2015153816A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015153816A5 JP2015153816A5 JP2014024374A JP2014024374A JP2015153816A5 JP 2015153816 A5 JP2015153816 A5 JP 2015153816A5 JP 2014024374 A JP2014024374 A JP 2014024374A JP 2014024374 A JP2014024374 A JP 2014024374A JP 2015153816 A5 JP2015153816 A5 JP 2015153816A5
- Authority
- JP
- Japan
- Prior art keywords
- axis
- pad
- block
- integer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 3
Description
本発明の一観点によれば、基板がN×M個(Nは2以上の整数、Mは1以上の整数)連設されたブロックを有する配線基板であって、前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第1パッドの平面形状は、当該第1パッドから前記ブロックの平面中心に向かう方向に第1軸を有し、前記第1軸に沿う長さが前記第1軸と直交する第2軸に沿う長さよりも長く形成されている。
Claims (2)
- 基板がN×M個(Nは2以上の整数、Mは1以上の整数)連設されたブロックを有する配線基板であって、
前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、
前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第1パッドの平面形状は、当該第1パッドから前記ブロックの平面中心に向かう方向に第1軸を有し、前記第1軸に沿う長さが前記第1軸と直交する第2軸に沿う長さよりも長く形成されていることを特徴とする配線基板。 - 基板がN×M個(Nは2以上の整数、Mは1以上の整数)連設されたブロックを有する配線基板であって、
前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、
前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第1パッドの平面形状は、当該第1パッドを有する前記基板の平面中心から前記ブロックの平面中心に向かう方向に第1軸を有し、前記第1軸に沿う長さが前記第1軸と直交する第2軸に沿う長さよりも長く形成されていることを特徴とする配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024374A JP6352644B2 (ja) | 2014-02-12 | 2014-02-12 | 配線基板及び半導体パッケージの製造方法 |
US14/592,105 US9524931B2 (en) | 2014-02-12 | 2015-01-08 | Wiring substrate, semiconductor package, and method for manufacturing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024374A JP6352644B2 (ja) | 2014-02-12 | 2014-02-12 | 配線基板及び半導体パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015153816A JP2015153816A (ja) | 2015-08-24 |
JP2015153816A5 true JP2015153816A5 (ja) | 2016-12-01 |
JP6352644B2 JP6352644B2 (ja) | 2018-07-04 |
Family
ID=53775579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014024374A Active JP6352644B2 (ja) | 2014-02-12 | 2014-02-12 | 配線基板及び半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9524931B2 (ja) |
JP (1) | JP6352644B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016180434A1 (en) * | 2015-05-08 | 2016-11-17 | Agile Power Switch 3D - Integration Apsi3D | A semiconductor power device and a method of assembling a semiconductor power device |
KR20170034597A (ko) * | 2015-09-21 | 2017-03-29 | 에스케이하이닉스 주식회사 | 복수의 칩들이 내장된 반도체 패키지 |
DE102016107792B4 (de) * | 2016-04-27 | 2022-01-27 | Infineon Technologies Ag | Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen |
US10573573B2 (en) * | 2018-03-20 | 2020-02-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package and package-on-package structure having elliptical conductive columns |
KR102063470B1 (ko) * | 2018-05-03 | 2020-01-09 | 삼성전자주식회사 | 반도체 패키지 |
WO2020049989A1 (ja) * | 2018-09-07 | 2020-03-12 | 株式会社村田製作所 | モジュールおよびモジュールの製造方法 |
CN111029296B (zh) * | 2019-11-22 | 2022-11-22 | 中国电子科技集团公司第十三研究所 | 堆叠间距可控的多层基板堆叠结构的制备方法 |
US20220199502A1 (en) * | 2020-12-18 | 2022-06-23 | Semiconductor Components Industries, Llc | Multiple substrate package systems and related methods |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2867313B2 (ja) * | 1993-12-10 | 1999-03-08 | 日本特殊陶業株式会社 | セラミック基板 |
JP3208470B2 (ja) * | 1994-05-26 | 2001-09-10 | 株式会社日立製作所 | Bga型半導体装置とそれを実装する基板 |
JP2000244106A (ja) * | 1998-12-25 | 2000-09-08 | Ibiden Co Ltd | 電子部品搭載用基板 |
JP3613167B2 (ja) * | 2000-10-12 | 2005-01-26 | 株式会社村田製作所 | パッド電極の接続状態の検査方法 |
JP2002350466A (ja) * | 2001-05-29 | 2002-12-04 | Kyocera Corp | プローブカード |
JP2002373924A (ja) * | 2001-06-15 | 2002-12-26 | Kyocera Corp | プローブカード |
JP2005251857A (ja) * | 2004-03-02 | 2005-09-15 | Casio Comput Co Ltd | プリント基板及びプリント基板の製造方法 |
TWI396481B (zh) * | 2005-06-03 | 2013-05-11 | Ngk Spark Plug Co | 配線基板及其製造方法 |
JP4182140B2 (ja) * | 2005-12-14 | 2008-11-19 | 新光電気工業株式会社 | チップ内蔵基板 |
KR100892935B1 (ko) | 2005-12-14 | 2009-04-09 | 신꼬오덴기 고교 가부시키가이샤 | 칩 내장 기판 및 칩 내장 기판의 제조방법 |
JP4870584B2 (ja) * | 2007-01-19 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7841508B2 (en) * | 2007-03-05 | 2010-11-30 | International Business Machines Corporation | Elliptic C4 with optimal orientation for enhanced reliability in electronic packages |
US7928585B2 (en) * | 2007-10-09 | 2011-04-19 | International Business Machines Corporation | Sprocket opening alignment process and apparatus for multilayer solder decal |
JP5185885B2 (ja) * | 2009-05-21 | 2013-04-17 | 新光電気工業株式会社 | 配線基板および半導体装置 |
JP5514560B2 (ja) * | 2010-01-14 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
JP2012169457A (ja) * | 2011-02-14 | 2012-09-06 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
US9478472B2 (en) * | 2014-05-19 | 2016-10-25 | Dyi-chung Hu | Substrate components for packaging IC chips and electronic device packages of the same |
-
2014
- 2014-02-12 JP JP2014024374A patent/JP6352644B2/ja active Active
-
2015
- 2015-01-08 US US14/592,105 patent/US9524931B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015153816A5 (ja) | ||
JP2012054578A5 (ja) | ||
JP2012256741A5 (ja) | ||
JP2014123736A5 (ja) | ||
JP2016207957A5 (ja) | ||
JP2013222966A5 (ja) | ||
JP2017228719A5 (ja) | ||
JP2010251663A5 (ja) | ||
EP2866257A3 (en) | Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same | |
JP2010028601A5 (ja) | ||
JP2018198275A5 (ja) | ||
JP2016012707A5 (ja) | ||
JP2016207959A5 (ja) | ||
JP2017510075A5 (ja) | ||
JP2016219553A5 (ja) | ||
JP2015050384A5 (ja) | ||
JP2014150102A5 (ja) | ||
WO2012087072A3 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP2015195272A5 (ja) | ||
JP2018057659A5 (ja) | ||
JP2019117909A5 (ja) | ||
JP2017046526A5 (ja) | ||
JP2016048649A5 (ja) | ||
JP2009004648A5 (ja) | ||
JP2014154580A5 (ja) |