JP2017510075A5 - - Google Patents

Download PDF

Info

Publication number
JP2017510075A5
JP2017510075A5 JP2016557253A JP2016557253A JP2017510075A5 JP 2017510075 A5 JP2017510075 A5 JP 2017510075A5 JP 2016557253 A JP2016557253 A JP 2016557253A JP 2016557253 A JP2016557253 A JP 2016557253A JP 2017510075 A5 JP2017510075 A5 JP 2017510075A5
Authority
JP
Japan
Prior art keywords
package
substrate
semiconductor package
pads
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016557253A
Other languages
English (en)
Other versions
JP2017510075A (ja
Filing date
Publication date
Priority claimed from US14/220,913 external-priority patent/US9468098B2/en
Application filed filed Critical
Publication of JP2017510075A publication Critical patent/JP2017510075A/ja
Publication of JP2017510075A5 publication Critical patent/JP2017510075A5/ja
Pending legal-status Critical Current

Links

Claims (14)

  1. 受動構成要素および第1の組の1つまたは複数のパッケージパッドがガラス基板の面上に形成される、2DパッシブオンガラスPOG構造と、
    第2の組の1つまたは複数のパッケージパッドが積層基板の面上に形成される前記積層基板と、
    前記第1の組の1つまたは複数のパッケージパッドを前記第2の組の1つまたは複数のパッケージパッドと接触させるための手段とを備え、前記2D POG構造が前記積層基板の前記面上にフェースアップで配置される、半導体パッケージ。
  2. プリント回路板PCBをさらに備え、前記PCBが前記積層基板の底側に結合される、請求項1に記載の半導体パッケージ。
  3. 前記PCBが、前記積層基板の前記底側上に形成されるランドグリッドアレイLGAパッケージパッドを通して前記積層基板の前記底側に結合される、請求項2に記載の半導体パッケージ。
  4. 前記受動構成要素が、前記積層基板および前記ガラス基板によって、前記PCBのグランドプレーンから分離される、請求項3に記載の半導体パッケージ。
  5. 前記積層基板の前記底側上の前記LGAパッケージパッドが、ビアを通して、前記積層基板の前記面上に形成される前記第2の組の1つまたは複数のパッケージパッドに結合される、請求項3に記載の半導体パッケージ。
  6. 前記受動構成要素の上方に形成されるモールドをさらに備え、前記モールドが前記受動構成要素を保護し、レーザマーキングを可能にするように構成される、請求項1に記載の半導体パッケージ。
  7. 前記受動構成要素がインダクタである、請求項1に記載の半導体パッケージ。
  8. 接触させるための前記手段が、少なくとも1つのはんだボールを含む、請求項1から7の何れか一項に記載の半導体パッケージ。
  9. 半導体パッケージを形成する方法であって、
    受動構成要素がガラス基板の面上に集積化される、2DパッシブオンガラスPOG構造を形成するステップと、
    ガラス基板の前記面上に第1の組の1つまたは複数のパッケージパッドを形成するステップと、
    積層基板の面上に第2の組の1つまたは複数のパッケージパッドを有する前記積層基板を形成するステップと、
    前記積層基板上に前記2D POG構造をフェースアップで配置するステップと、
    はんだボールで前記第1の組の1つまたは複数のパッケージパッドを前記第2の組の1つまたは複数のパッケージパッドと接触させるステップと
    を含む、方法。
  10. プリント回路板PCBを、前記積層基板の底側上のランドグリッドアレイLGAパッケージパッドを通して前記積層基板の底側に取り付けるステップをさらに含む、請求項に記載の方法。
  11. 前記積層基板の前記底側上の前記LGAパッケージパッドを、ビアを通して、前記積層基板の前記面上に形成される前記第2の組の1つまたは複数のパッケージパッドに接続するステップをさらに含む、請求項10に記載の方法。
  12. 前記受動構成要素を保護し、レーザマーキングを可能にするため、前記受動構成要素の上方にモールドを形成するステップをさらに含む、請求項に記載の方法。
  13. 前記受動構成要素がインダクタである、請求項に記載の方法。
  14. プロセッサによって実行されるときに、請求項9から13の何れか一項に記載の方法を実行することによって半導体パッケージの形成をプロセッサに開始させる、プロセッサが実行可能な命令を含む、コンピュータ可読媒体。
JP2016557253A 2014-03-20 2015-03-11 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化 Pending JP2017510075A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/220,913 US9468098B2 (en) 2014-03-20 2014-03-20 Face-up substrate integration with solder ball connection in semiconductor package
US14/220,913 2014-03-20
PCT/US2015/020021 WO2015142591A1 (en) 2014-03-20 2015-03-11 Face-up substrate integration with solder ball connection in semiconductor package

Publications (2)

Publication Number Publication Date
JP2017510075A JP2017510075A (ja) 2017-04-06
JP2017510075A5 true JP2017510075A5 (ja) 2018-03-29

Family

ID=52706304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016557253A Pending JP2017510075A (ja) 2014-03-20 2015-03-11 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化

Country Status (6)

Country Link
US (2) US9468098B2 (ja)
EP (1) EP3120674B1 (ja)
JP (1) JP2017510075A (ja)
KR (1) KR20160135186A (ja)
CN (1) CN106133902B (ja)
WO (1) WO2015142591A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016006610T5 (de) 2016-03-15 2018-12-13 Intel Corporation Integriertes Substratkommunikations-Frontend
US11469190B2 (en) 2016-03-15 2022-10-11 Intel Corporation Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
US9930783B2 (en) * 2016-03-24 2018-03-27 Qualcomm Incorporated Passive device assembly for accurate ground plane control
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
US9780048B1 (en) * 2016-08-03 2017-10-03 Qualcomm Incorporated Side-assembled passive devices
US10361149B2 (en) 2016-08-10 2019-07-23 Qualcomm Incorporated Land grid array (LGA) packaging of passive-on-glass (POG) structure
US9807882B1 (en) * 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118200A (ja) * 2000-10-05 2002-04-19 Fujitsu Ltd 半導体パッケージ
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
US7414505B2 (en) 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
JP2005050882A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造
KR100621547B1 (ko) * 2004-01-13 2006-09-14 삼성전자주식회사 멀티칩 패키지
WO2007029445A1 (ja) * 2005-09-06 2007-03-15 Matsushita Electric Industrial Co., Ltd. キャパシタ搭載型半導体装置
KR100854031B1 (ko) 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지
JP2010109269A (ja) * 2008-10-31 2010-05-13 Panasonic Corp 半導体装置
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
US8492874B2 (en) 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
US9058973B2 (en) 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US9947688B2 (en) * 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US9190391B2 (en) * 2011-10-26 2015-11-17 Maxim Integrated Products, Inc. Three-dimensional chip-to-wafer integration
US20130134553A1 (en) 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features

Similar Documents

Publication Publication Date Title
JP2017510075A5 (ja)
EP2866257A3 (en) Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same
JP2013222966A5 (ja)
EP2706829A3 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP2014182397A5 (ja)
TW201130102A (en) Semiconductor device and method for forming the same
JP2017135368A5 (ja)
BR112015020828A2 (pt) indutor de fator de alta qualidade implementado em empacotamento de nível de wafer (wlp)
JP2016096292A5 (ja)
EP2743979A3 (en) Chip thermal dissipation structure
SG10201401166YA (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
WO2012087072A3 (ko) 인쇄회로기판 및 이의 제조 방법
JP2014150102A5 (ja)
JP2015153816A5 (ja)
JP2017135290A5 (ja)
JP2014228489A5 (ja)
JP2015165533A5 (ja)
JP2017050310A5 (ja)
TW201612461A (en) Heat dispersion structure and manufacturing method thereof
JP2015195272A5 (ja)
TW201343020A (zh) 焊盤加固印刷電路板
JP2015181142A5 (ja)
JP2015130566A5 (ja) アンテナ装置
US20130248237A1 (en) Printed circuit board
US20150257281A1 (en) Method for forming a via structure using a double-side laser process