CN115497889A - 塑封模块、塑封方法及电子设备 - Google Patents

塑封模块、塑封方法及电子设备 Download PDF

Info

Publication number
CN115497889A
CN115497889A CN202211128971.5A CN202211128971A CN115497889A CN 115497889 A CN115497889 A CN 115497889A CN 202211128971 A CN202211128971 A CN 202211128971A CN 115497889 A CN115497889 A CN 115497889A
Authority
CN
China
Prior art keywords
solder resist
plastic package
substrate
solder
package module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211128971.5A
Other languages
English (en)
Inventor
郎丰群
刘海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202211128971.5A priority Critical patent/CN115497889A/zh
Publication of CN115497889A publication Critical patent/CN115497889A/zh
Priority to PCT/CN2023/104167 priority patent/WO2024055700A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本申请公开了一种塑封模块、塑封方法及电子设备。该塑封模块包括基板，所述基板的表面设置阻焊层，焊料被放置在所述阻焊层形成的四周封闭的区域内，芯片与所述基板之间通过所述焊料实现固定，所述基板和固定在所述基板上的所述芯片被塑封，形成所述塑封模块。还公开了相应的塑封方法和电子设备。采用本申请的方案，阻焊层提供阻焊作用的同时，既能使阻焊层与基板实现高可靠性结合，又能使阻焊层与塑封模块的塑封料实现高可靠性结合。

Description

塑封模块、塑封方法及电子设备
技术领域
本申请涉及电子技术领域，尤其涉及一种塑封模块、塑封方法及电子设备。
背景技术
电子设备中的功率模块(power module)等向高功率密度和高可靠性方向演进。功率模块等采用三维(three-dimensional，3D)塑封模式等新的结构，可以提高电子设备中功率模块的散热性，功率密度和可靠性等。
焊接是电子产品制造的核心工艺技术。芯片焊接到基板如覆铜陶瓷基板(directbonded copper，DBC)上，模块焊接到散热器或散热板时，需要控制焊接层的厚度(bondingline thickness)和焊料层的倾斜度(tilt)，特别是焊料的溢出，以免焊料溢出造成电气短路，焊接空洞，塑封料与焊料结合分层风险等。阻焊剂(solder resist)是防止回流时焊料溢出的常用方法。
传统的阻焊剂，基于二维(two-dimensional，2D)封装，只与基板的铜(Cu)层结合良好，而与塑封模块(molding module)的塑封料的结合性差，有阻焊剂与塑封料分层的风险。而且，在高温下，阻焊剂也有不安定的风险。
有鉴于此，如何提高阻焊剂与塑封料的结合性能，是亟待解决的问题。
发明内容
本申请提供一种塑封模块、塑封方法及电子设备，以提高阻焊剂与塑封料的结合性能。
第一方面，提供了一种塑封模块，包括基板，所述基板的表面设置阻焊层，焊料被放置在所述阻焊层形成的四周封闭的区域内，芯片与所述基板之间通过所述焊料实现固定，所述基板和固定在所述基板上的所述芯片被塑封，形成所述塑封模块。
在该方面中，阻焊层提供阻焊作用的同时，既能使阻焊层与散热结构基板实现高可靠性结合，又能使阻焊层与塑封模块的塑封料实现高可靠性结合。
模组内部埋入阻焊剂。阻焊剂可以与模组的线路板金属和塑封料结合，防止溢锡的同时，增加模块的可靠性。
阻焊剂提供阻焊作用的同时，既能使阻焊剂与散热结构的金属层等实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
通过模具(例如钢网)，根据预先制定的焊接拓扑图，将上述新型阻焊剂印刷到基板上，印刷厚度可以5nm-500um；或者通过喷涂阻焊剂到基板上形成阻焊层；或者通过点胶方式形成阻焊层。
阻焊剂的图形可以是长方形，也可以是其它任意形状，根据待焊接的模组中的芯片、阻容等元器件的数量、大小、排布等确定。本申请实施例对阻焊剂的图形不作限制。
在一种可能的实现中，所述阻焊层由阻焊剂固化形成，所述阻焊剂也位于所述塑封模块内。
在该实现中，所述阻焊剂被埋入所述塑封料中。因此，该阻焊层被称为内置式阻焊层。
在又一种可能的实现中，所述阻焊剂与所述基板结合直接接合、且所述阻焊剂与所述塑封模块的塑封料结合也直接接合。
在该实现中，阻焊剂提供阻焊作用的同时，既能使阻焊剂与基板实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
在又一种可能的实现中，所述阻焊剂为以下一种或多种材料：灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000021
类。
在该实现中，通过使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000022
类为主的材料制作阻焊剂，改变了阻焊剂的化学极性。示例性地，可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000023
类等中的任意一种材料制作阻焊剂，也可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000024
类等中的任意多种材料的聚合物制作阻焊剂。
例如，使用室温或低温双组分环氧树脂制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。
又例如，使用聚酰亚胺制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。聚酰亚胺长期耐温-269-280℃，结构稳定，采用聚酰亚胺制成的阻焊剂既可以与基板的铜层结合，又可以与塑封料结合。
又例如，可以使用灌封胶喷涂到基板上，加热固化，形成阻焊层。本申请对阻焊剂使用的材料不作限制，使用任意材料制成的阻焊剂满足既与铜(Cu)，镍(Ni)等金属结合、还与塑封料结合的特性，都在本申请的保护范围内。
在又一种可能的实现中，所述阻焊剂的官能团的一端与所述基板的金属通过化合键结结合，所述阻焊剂的官能团的另一端与所述塑封模块的塑封料结合通过化合键结合。
在该实现中，阻焊剂提供阻焊作用的同时，既能使阻焊剂与基板实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
而传统的绿油阻焊剂只能与基板的铜层结合而不能与其上的塑封料结合，难以实现高密度的3D塑封封装。
在又一种可能的实现中，所述基板还包括散热结构。
例如，所述散热结构包括以下任意一种：散热板、散热器。
在该实现中，基板是铜的，可以均匀散热。散热器是通过水冷散热，尤其适用于车载场景。
在又一种可能的实现中，所述基板包括以下任意一种：覆铜陶瓷基板，活性金属钎焊铜。
在该实现中，陶瓷覆铜板具有陶瓷的高导热、高电绝缘、高机械强度、低膨胀等特性，又兼具无氧铜的高导电性和优异焊接性能，且能像PCB线路板一样刻蚀出各种图形。
活性金属钎焊铜(active metal brazed copper，AMB)技术是DBC技术的进一步发展，是利用焊料中的活性金属元素(如Ti/Ag/Zr/Cu)实现陶瓷与金属结合的方法，陶瓷形成可被液态焊料润湿的反应层。
活性金属钎焊铜的机械、力学、热、冲击等综合性能优于DBC。
在又一种可能的实现中，所述基板为所述覆铜陶瓷基板，所述阻焊层接位于所述覆铜陶瓷基板的沟槽周围。
在该实现中，通过在DBC的芯片靠近沟槽的焊接部位的周边，涂敷塑封用阻焊剂，可以防止焊料溢出，避免铜与陶瓷的分层。阻焊剂与塑封料和铜良好结合，改善沟槽处的应力状态，抑制铜层的剥离。
第二方面，提供了一种塑封方法，所述方法包括：在基板的表面设置阻焊层；将焊料放置在所述阻焊层形成的四周封闭的区域内；将芯片与所述基板之间通过所述焊料实现固定；将所述基板和固定在所述基板上的所述芯片进行塑封，形成塑封模块。
在该方面中，阻焊层提供阻焊作用的同时，既能使阻焊层与基板实现高可靠性结合，又能使阻焊层与塑封模块的塑封料实现高可靠性结合。
模组内部埋入阻焊剂。阻焊剂可以与模组的线路板金属和塑封料结合，防止溢锡的同时，增加模块的可靠性。
在一种可能的实现中，所述阻焊层由阻焊剂固化形成，所述阻焊剂也位于所述塑封模块内。
在该实现中，所述阻焊剂被埋入所述塑封料中。因此，该阻焊层被称为内置式阻焊层。
在另一种可能的实现中，所述阻焊剂与所述基板直接接合、且所述阻焊剂与所述塑封模块的塑封料也直接接合。
在该实现中，阻焊剂提供阻焊作用的同时，既能使阻焊剂与基板实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
在又一种可能的实现中，所述阻焊剂为以下一种或多种材料：灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000031
类。
在该实现中，通过使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000032
类为主的材料制作阻焊剂，改变了阻焊剂的化学极性。示例性地，可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000034
类等中的任意一种材料制作阻焊剂，也可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000033
类等中的任意多种材料的聚合物制作阻焊剂。
例如，使用室温或低温双组分环氧树脂制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。
又例如，使用聚酰亚胺制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。聚酰亚胺长期耐温-269-280℃，结构稳定，采用聚酰亚胺制成的阻焊剂既可以与基板的铜层结合，又可以与塑封料结合。
又例如，可以使用灌封胶喷涂到基板上，加热固化，形成阻焊层。
本申请对阻焊剂使用的材料不作限制，使用任意材料制成的阻焊剂满足既与铜、镍等金属结合、还与塑封料结合的特性，都在本申请的保护范围内。
在又一种可能的实现中，所述阻焊剂的官能团的一端与所述基板的金属通过化合键结合，所述阻焊剂的官能团的另一端与所述塑封模块的塑封料通过化合键结合。
在该实现中，阻焊剂提供阻焊作用的同时，既能使阻焊剂与散热结构的金属层等实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
而传统的绿油阻焊剂只能与基板的铜层结合而不能与其上的塑封料结合，难以实现高密度的3D塑封封装。
在又一种可能的实现中，所述基板还包括散热结构。
所述散热结构包括以下任意一种：散热板、散热器。
在该实现中，基板是铜的，可以均匀散热。散热器是通过水冷散热，尤其适用于车载场景。
在又一种可能的实现中，所述基板包括以下任意一种：覆铜陶瓷基板，活性金属钎焊铜。
在该实现中，陶瓷覆铜板具有陶瓷的高导热、高电绝缘、高机械强度、低膨胀等特性，又兼具无氧铜的高导电性和优异焊接性能，且能像PCB线路板一样刻蚀出各种图形。
活性金属钎焊铜技术是DBC技术的进一步发展，是利用焊料中的活性金属元素(如Ti/Ag/Zr/Cu)实现陶瓷与金属结合的方法，陶瓷形成可被液态焊料润湿的反应层。
活性金属钎焊铜的机械、力学、热、冲击等综合性能优于DBC。
在又一种可能的实现中，所述基板为所述覆铜陶瓷基板，所述阻焊层接位于所述覆铜陶瓷基板的沟槽周围。
在该实现中，通过在DBC的芯片靠近沟槽的焊接部位的周边，涂敷塑封用阻焊剂，可以防止焊料溢出，避免铜与陶瓷的分层。阻焊剂与塑封料和铜良好结合，改善沟槽处的应力状态，抑制铜层的剥离。
第三方面，提供了一种电子设备，包括至少一个如第一方面或第一方面的任意一种实现所述的塑封模块，所述至少一个塑封模块通过所述至少一个塑封模块中的芯片的引脚电连接。
附图说明
图1为本申请实施例提供的一种聚酰亚胺的分子结构式；
图2为本申请实施例提供的新阻焊剂与传统的阻焊剂的结合对比示意图；
图3为本申请实施例提供的一种塑封方法的流程示意图；
图4为本申请实施例提供的一种塑封模块的剖面示意图；
图5为本申请实施例提供的覆铜陶瓷基板的沟槽附近涂覆阻焊剂的示意图；
图6为本申请实施例提供的另一种塑封模块的剖面示意图。
具体实施方式
如背景技术所述，回流时焊料溢出会造成电气短路，焊接空洞，塑封料与焊料结合分层风险等。目前防止回流时焊料溢出的方式如下：
一种防止回流时焊料溢出的方式是使用阻焊剂。其中，阻焊剂是一种涂敷在基板上的材料，可以防止回流(焊料融化)时焊锡外溢造成电路短路，以及防止非焊接点被焊锡沾污等问题，还可以有效地防潮，保护好电路等。
目前业界广泛使用是的绿油阻焊剂。绿油阻焊剂即液态光致阻焊剂，是一种丙烯酸低聚物。作为一种保护层，涂覆在印制电路板(printed circuit board，PCB)不需焊接的线路和基板上，用作阻焊剂。目的是长期保护所形成的线路图形；防止焊料外溢，导致电器回路短路；防止导体电路的物理性断线；减少对焊接料槽的铜污染；防止因灰尘、水份等外界环境因素造成绝缘恶化、腐蚀；具有高绝缘性，使电路的高密度化成为可能。然而，这种阻焊剂适用于2D封装，绿油阻焊层的上表面与塑封料结合弱，不能塑封到塑封模块中。
另一种防止回流时焊料溢出的方式是激光氧化沟道阻焊方案。用激光在焊盘的周围加工成沟槽。由于在空气激光烧蚀，激光槽的金属被氧化。利用氧化物的阻焊作用实现阻焊。然而，在使用焊片的回流过程，一般在N2-甲酸(HCOOH)混合气，N2-H2混合气等还原性气氛中进行。在还原性气氛中，阻焊沟槽的金属氧化物容易被还原成金属，从而失去阻焊功能。或者，在焊膏焊接过程中，焊膏的阻焊剂会将沟槽的氧化物还原成金属，导致阻焊功能失效。
又一种防止回流时焊料溢出的方式是激光氧化沟道蚀刻或机械加工阻焊方案。通过蚀刻或机械加工在焊盘的周围加工成沟槽。回流时，溢出的焊料流进沟槽中，防止焊料过度外溢。然而，对于基板上防止焊料外溢的方案，可以在焊盘周围通过蚀刻形成阻焊槽，使溢出的焊料流入槽中。但是，过多的阻焊槽可能劣化基板的性能，可能破坏基板塑封后的应力状态，使基板塑封后溢胶。
又一种防止回流时焊料溢出的方式是还可以对绿油表面进行粗化处理(如通过机械加工进行粗化处理)，以增强绿油与塑封料的结合力。对绿油粗化处理后，在绿油表面进行塑封。然而，先对绿油表面进行粗化处理，然后进行塑封，通过绿油阻焊层表面的粗化增加结合面积和锚定(anchor)作用，从而增加绿油与塑封料的结合力。然而，采用该方案，机械作用可对绿油阻焊剂与基板的结合层形成弱化，带来可靠性的风险。绿油表面与塑封料的结合力也弱。
针对阻焊剂不能与塑封料结合良好的问题，且其它防止回流时焊料溢出的方式不可靠的问题，本申请提供一种塑封模块、塑封方法及电子设备，在基板的表面设置的阻焊层提供阻焊作用的同时，既能使阻焊层与基板的金属层等实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。
以下由特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。虽然本申请的描述将结合较佳实施例一起介绍，但这并不代表此申请的特征仅限于该实施方式。恰恰相反，结合实施方式作申请介绍的目的是为了覆盖基于本申请的权利要求而有可能延伸出的其它选择或改造。为了提高对本申请的深度了解，以下描述中将包含许多具体的细节。本申请也可以不使用这些细节实施。此外，为了避免混乱或模糊本申请的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
以下，如果有用到，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。“上”、“下”、“左”、“右”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
在本申请中，一结构大致呈某一形状，指从宏观看该结构总体呈现该形状，并在局部可能具有调整。如大致呈方形，可以理解为其中一边为弧形而非直线的形状也包括在范围内。一特征与另一特征大致同轴，可以理解为两特征的轴线之间的距离不超过任一特征在垂直于轴线的尺寸的20％。
在本申请中，如果有用到，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以说直接相连，也可以通过中间媒介间接连接。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在下述实施例结合示意图进行详细描述时，为便于说明，表示器件局部结构的图会不依一般比例作局部放大，而且该示意图只是示例，其在此不应限制本申请保护的范围。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
首先描述本申请实施例可能涉及的几个术语：
本实施例中，功率模块是指将电源的电压，电流，周波数等进行变换的半导体模块。是电力变换的核心模块。
塑封模块是指功率模块的内部电子器件装配到基板后，用塑封料将模块封装起来，以提高模块的可靠性，防潮性，散热性，减少模块体积等。
覆铜陶瓷基板(direct bonding copper，DBC)，又称为直接键合铜，是将铜在高温下通过热熔结合的方法直接与氧化铝(aluminium oxide，Al2O3)和氮化铝陶瓷(AluminumNitride Ceramic)表面结合而成的复合基板，在覆铜表面上，可以根据电路设计或产品结构蚀刻相应的图案，已经广泛用于智能电源模块和电动汽车电源模块的封装。陶瓷覆铜板具有陶瓷的高导热、高电绝缘、高机械强度、低膨胀等特性，又兼具无氧铜的高导电性和优异焊接性能，且能像PCB线路板一样刻蚀出各种图形。
AMB技术是DBC技术的进一步发展，是利用焊料中的活性金属元素(如Ti/Ag/Zr/Cu)实现陶瓷与金属结合的方法，陶瓷形成可被液态焊料润湿的反应层。
AMB陶瓷基板中陶瓷和焊料的结合是通过陶瓷和活性金属钎料在温度下的化学反应实现的，凝固后，活性金属钎料将陶瓷和铜层焊接到一起。与传统的氧化铝陶瓷基板相比，AMB中使用的氮化硅(Si3N4)陶瓷具有更高的热导率(>90W/mK 25℃)，更接近碳化硅的热膨胀系数(2.6x10-6/K)。因此，AMB基板具有较高的粘合强度和可靠性。结合银烧结工艺和大功率碳化硅芯片，带有活性金属涂层的AMB铜层可以实现高功率、更好的散热和高可靠性的封装模块(可承受3000次热冲击)，已广泛应用于电动汽车、电力机车和高速列车。
焊料层的厚度是指模组的焊接层的焊料厚度。焊接层厚度对焊料结合的可靠性等有重要影响。
焊料层的倾斜度是指模组的焊接层的倾斜度。
其中，焊料层的厚度和倾斜度影响焊料回流时是否会溢出。
2D封装(two dimensional package)，是指将芯片，阻容等电子部品结合到基板上。电子部品上表面不再结合其他物品。电子部品与基板在一个平面上。
3D封装(three dimensional package)，是指将芯片，阻容等电子部品结合到基板上。电子部品上表面再结合其他物品。
焊盘(soldering pad)是指基板或器件的被焊接部分。
随着电子产品的高效率，高密度化和高可靠性，电子产品向3D塑封结构演进。为防止回流时焊料溢出，以及使阻焊剂与基板的Cu金属等实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合，这需要有满足3D塑封结构的阻焊层。
而传统阻焊剂是基于目前主流的表面封装技术(surface mounted technology，SMT)2D封装的阻焊技术。阻焊剂印刷到基板的铜层的焊盘周围，形成所需的形状。阻焊剂干燥后能保证焊料回流时焊料的形状，防止焊料溢出导致电气短路等。但是，目前的对应于2D封装的阻焊剂只能与基板的铜层结合而不能与其上的塑封料结合，难以实现高密度的3D塑封封装。
本实施例提出了一种新的用于塑封模块的阻焊层。焊接后阻焊剂与模组一起埋入塑封料中。阻焊剂既要与铜等金属结合，还需要与塑封料结合，并具有耐高温性和高可靠性。
本实施例通过使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000061
类为主的材料制作阻焊剂，改变了阻焊剂的化学极性。示例性地，可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000062
类等中的任意一种材料制作阻焊剂，也可以使用灌封胶，聚酰亚胺，环氧树脂，咪
Figure BDA0003850134780000063
类等中的任意多种材料的聚合物制作阻焊剂。
其中，聚酰亚胺(polyimide，PI)指主链上含有酰亚胺环(-CO-NR-CO-)的一类聚合物，是综合性能最佳的有机高分子材料之一。其耐高温达400℃以上，长期使用温度范围-200～300℃，部分无明显熔点，高绝缘性能，103赫兹下介电常数4.0，介电损耗仅0.004～0.007，属F至H级绝缘。
环氧树脂是一种高分子聚合物，分子式为(C11H12O3)n，是指分子中含有两个以上环氧基团的一类聚合物的总称。它是环氧氯丙烷与双酚A或多元醇的缩聚产物。由于环氧基的化学活性，可用多种含有活泼氢的化合物使其开环，固化交联生成网状结构，因此它是一种热固性树脂。
例如，使用室温或低温双组分环氧树脂制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。
又例如，使用聚酰亚胺制成的阻焊剂，该阻焊剂既能与基板的铜层结合，又能与塑封料结合，实现无短路风险的塑封模块。如图1所示，为本申请实施例提供的一种聚酰亚胺的分子结构式，聚酰亚胺长期耐温-269-280℃，结构稳定，采用聚酰亚胺制成的阻焊剂既可以与基板的铜层结合，又可以与塑封料结合。
又例如，可以使用灌封胶喷涂到基板上，加热固化，形成阻焊层。
本实施例对阻焊剂使用的材料不作限制，使用任意材料制成的阻焊剂满足既与铜等金属结合、还与塑封料结合的特性，都在本申请的保护范围内。
根据需要，阻焊剂可以涂敷到一定厚度，例如5nm-500um。本申请实施例对阻焊剂涂覆的厚度不作限制。
图2为本申请实施例提供的新阻焊剂与传统的阻焊剂的结合对比示意图。如左图所示，为传统的阻焊剂的官能团的结合示意图，传统的阻焊剂一般称为绿油，是一种单极性阻焊剂，其官能团只能与基板的铜等金属结合在一起。该绿油阻焊剂的上表面不能与塑封模块的塑封料结合。如右图所示，为本实施例提供的阻焊剂的官能团的结合示意图，本实施例提供了一种金属和塑封料双极性、耐高温、高可靠性阻焊剂。该新型阻焊剂是双极性阻焊剂，官能团的一端能与基板的金属(例如DBC的铜)通过化合键高可靠地结合，官能团的另一端能与塑封模块的塑封料通过化合键高可靠地结合。
其中，上述官能团，是决定有机化合物的化学性质的原子或原子团。常见官能团包括羟基、羧基、醚键、醛基、羰基等。有机化学反应主要发生在官能团上，官能团对有机物的性质起决定作用。
如图3所示，以塑封模块焊接到基板上的内置式阻焊层的制造方法为例，描述本实施例提供的一种塑封方法。
首先，在基板的表面设置阻焊层。该基板包括散热板。
具体地，可以通过模具(例如钢网)，根据预先制定的焊接拓扑图，将上述新型阻焊剂印刷到散热板上，印刷厚度可以5nm-500um。其中，散热板的材料可以是裸铜，也可以镀镍。可替换地，也可以将阻焊剂喷涂到散热板上，或者通过点胶的方式将阻焊剂点到散热板上。其中，阻焊剂的图形可以是如图3所示的长方形，也可以是其它任意形状，根据待焊接的模组中的芯片、阻容等元器件的数量、大小等确定。本申请实施例对阻焊剂的图形不作限制。固化前的阻焊剂的颜色应均匀一致(允许使用透明、无颜料的阻焊剂)。紫外光固化型、热固化型、液态感光型阻焊剂的流动性应一致，无结皮、沉降、凝胶等现象；干膜型阻焊剂厚度应均匀一致，无针孔、气泡、颗粒、杂质、胶层流动等现象。
阻焊剂要求其有一定的厚度和硬度、耐溶剂性试验和附着力试验应符合标准，印制电路板表面无垃圾、无多余印记。因此，阻焊剂印刷完毕后，固化(或者称干燥)阻焊剂。涉及的阻焊剂类型按工艺加工特点分为：紫外光固化型阻焊剂、热固化型阻焊剂、液态感光型阻焊剂、干膜型阻焊剂。示例性地，以热固化型阻焊剂为例，根据阻焊剂的固化特性，可以是室温固化，也可以是高温固化。固化环境可以是大气，也可以是保护性气氛。其中，保护性气氛是种某种防氧化等的环境中。固化后的阻焊层应均匀一致，应无影响印制板组装和使用的外来物、裂口、包含物、脱落及粗糙；固化后的阻焊层下的金属表面的变色应可接收，但阻焊层本身不能有明显的变色。阻焊剂图形固化好后，围成一个如图所示的焊盘，是一种四周封闭的区域。
然后，将焊料放置在阻焊层形成的四周封闭的区域内。
具体地，阻焊剂图形固化好后，可以将第一焊料放入阻焊剂围成的焊盘中。其中，第一焊料包括焊片或焊膏。在一个示例中，可以将焊片植入到阻焊剂围成的焊盘中。在另一个示例中，也可以将焊膏(金属球和助焊剂构成的膏状物)印刷，或者是点到阻焊剂围成的焊盘中。焊接层的厚度要高于阻焊剂的厚度。焊膏印刷量或点入量，根据焊料的厚度决定。焊膏回流时，助焊剂被熔化，焊膏回流(即焊膏熔化)后的厚度约为焊膏厚度的50％。因为有阻焊剂，散热板上的阻焊层防止了焊料溢出，保证了第一焊料的厚度和倾斜度。第一焊料回流时不会流出阻焊剂形成的焊盘的外围，造成电路短路等。
将印刷上第二焊料并在第二焊料上贴上芯片的基板(该过程称为贴片)放到阻焊剂围成的第一焊料(焊片或焊膏)上。其中，基板包括以下至少一种：DBC、AMB。
进一步地，将芯片与基板之间通过焊料实现固定。
具体地，可以通过回流工艺将芯片与基板，基板与基板焊接在一起，形成模组。在另外的实施例中，有的模组可以不要基板。本实施例中，基板是金属(例如铜)的，可以起到加强均匀散热的作用。
焊接完后，在芯片上键合打线，并植上引脚(pin)等。
最后，将基板和固定在基板上的芯片进行塑封，形成塑封模块。
具体地，可以使用塑封料对上述模组进行塑封。塑封料流入模组的每个缝隙中和/或流到芯片的表面。因为阻焊剂防止了焊料的溢出，为塑封料与基板的密接性提供了可能。阻焊剂也与其上和周围的塑封料结合在一起，提高了塑封模块的可靠性。且由于使用新型阻焊剂，新型阻焊剂与铜、塑封料都有良好的结合性，不会造成焊接空洞，塑封料与焊料结合分层风险等。上述阻焊剂被埋入到塑封料中，可以称为内置的阻焊剂。
采用该塑封方法制成的塑封模块，因为新型阻焊剂与铜、塑封料都有良好的结合性，对塑封模块的塑封料的分层无影响。
下面示例性地描述两种采用上述塑封方法塑封得到的塑封模块：
如图4所示，为本申请实施例提供的一种塑封模块的剖面示意图，示例了一种内置阻焊剂的带散热板的塑封模块。该塑封模块包括基板(如DBC)，DBC的表面设置阻焊层。该基板还包括散热板。具体地，可以在基板上，按照上述塑封方法制造内置式阻焊层。阻焊层与基板的铜表面，或镀镍表面结合在一起。第一焊料被放置在阻焊层形成的四周封闭的区域内，上面放置贴片完毕的基板，芯片与基板之间通过焊料实现固定。即芯片和基板一起回流后，焊接在一起。基板上的阻焊层防止了焊料溢出，保证了焊料的厚度和倾斜度。因为焊料与塑封料的结合最差，焊料溢出的防止，为塑封料与基板的密接性提供了可能。阻焊剂也与其上和周围的塑封料结合在一起，提高了塑封模块的可靠性。另外，可以在基板上制造支撑柱(用于基板支撑)，如冲压成型微小支撑柱，或在基板上制造支撑线段，或者在DBC与散热板之间置入金属线(铜线或镍线等)，有利于保证焊料层的厚度和厚度均匀性。
上述DBC上贴片有位于多个平面的芯片、阻容等电子部品，因此，该塑封模块采用3D塑封技术。
模组的内部电子器件装配到基板后，用塑封料将模块封装起来，可以提高模块的可靠性，防潮性，散热性，减少模块体积等。
进一步地，对于如图4所示的塑封模块，DBC基板的靠近铜层的部位焊接芯片。用于芯片焊接的焊料溢出到沟槽边缘的铜层上，造成此处铜层和陶瓷界面的应力过大，在循环热应力作用下，沟槽附近的铜层与陶瓷剥离，造成芯片处散热能力减弱，热阻增大，破坏电气均流，导致模组失效。因为模组的高密度封装，芯片焊接部位靠近沟槽，没有空间制造焊料溢出沟槽。如图5所示，为本申请实施例提供的覆铜陶瓷基板的沟槽附近涂覆阻焊剂的示意图，在DBC沟槽(DBC的陶瓷层)附近处涂敷塑封内置型阻焊剂。塑封后，阻焊剂与塑封料结合在一起，防止DBC从边缘处分层。
通过在DBC的芯片靠近沟槽的焊接部位的周边，涂敷塑封用阻焊剂，阻焊层接位于DBC的沟槽周围，可以防止焊料溢出，避免铜与陶瓷的分层。阻焊剂与塑封料和铜良好结合，改善沟槽处的应力状态，抑制铜层的剥离。
如图6所示，为本申请实施例提供的另一种塑封模块的剖面示意图，示例了一种内置阻焊剂的带散热器的塑封模块方案。示例性地，该带散热器的塑封模块可以应用于车载场景。例如，汽车的电机控制单元(motor control unit，MCU)(又称为即电机控制器。根据VCU的指令，控制电机的旋转状态)需要有散热器，该散热器是通过水冷散热，而上述带基板模组的塑封模块中基板的是不通水的，因此，本实施例提出一种带散热器的塑封模块。如图5所示，包含散热器的基板上制造内置式阻焊层。阻焊层与基板的铜表面，或镀镍表面结合。阻焊层形成的四周封闭的区域中内置焊料，上面放置贴片完毕的AMB(其机械、力学、热、冲击等综合性能优于DBC)。该AMB是利用焊料中的活性金属元素(如Ti/Ag/Zr/Cu)实现陶瓷(如氮化硅(Si3N4))与金属(Cu)结合形成的。回流后，AMB及其上的焊料与AMB焊接到一起，同时AMB与散热器焊接在一起。阻焊层防止了焊料溢出，为后续的塑封准备了条件。阻焊剂与其周围的塑封料结合在一起，成为模组的一部分。
上述AMB上贴片有位于多个平面的芯片、阻容等电子部品，因此，该塑封模块采用3D塑封技术。
模组的内部电子器件装配到基板后，用塑封料将模块封装起来，可以提高模块的可靠性，防潮性，散热性，减少模块体积等。
根据本申请实施例提供的一种塑封模块，其中的阻焊剂提供阻焊作用的同时，既能使阻焊剂与基板的Cu金属等实现高可靠性结合，又能使阻焊剂与塑封模块的塑封料实现高可靠性结合。回流后，塑封时阻焊剂一起塑封到模块中，使阻焊剂成为模块的一部分。经理论分析和初步试验验证，新型阻焊剂可与塑封料结合，并具有焊料阻焊性。后续在大功率塑封模组中，以及在中小功率塑封模组中，解决塑封模组不能应用阻焊剂的问题。
在另一个实施例中，阻焊剂可以是应力缓冲材料。应力缓冲材料具有一定的应力缓冲作用，可以提高塑封模块的可靠性。应力缓冲材料既与基板的金属结合良好，也与塑封料良好结合。且因为应力缓冲材料是有机物为主的材料，有阻焊作用。
在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。
应理解，在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；其中A，B可以是单数或者复数。并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。同时，在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。
可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的边缘部分，可以参见其他实施例的相关描述。
本申请实施例装置中的部件可以根据实际需要进行合并、划分和删减。本领域的技术人员可以将本说明书中描述的不同实施例以及不同实施例的特征进行结合或组合。
在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

Claims (12)

1.一种塑封模块，其特征在于，包括：
基板，所述基板的表面设置阻焊层，
焊料被放置在所述阻焊层形成的四周封闭的区域内，
芯片与所述基板之间通过所述焊料实现固定，
所述基板和固定在所述基板上的所述芯片被塑封，形成所述塑封模块。
2.根据权利要求1所述的塑封模块，其特征在于，所述阻焊层由阻焊剂固化形成，所述阻焊剂也位于所述塑封模块内。
3.根据权利要求2所述的塑封模块，其特征在于，所述阻焊剂与所述基板直接接合、且所述阻焊剂与所述塑封模块的塑封料也直接接合。
4.根据权利要求2或3所述的塑封模块，其特征在于，所述阻焊剂为以下一种或多种材料：灌封胶，聚酰亚胺，环氧树脂，咪
Figure FDA0003850134770000011
类。
5.根据权利要求2-4中任一项所述的塑封模块，其特征在于，所述阻焊剂的官能团的一端与所述基板的金属通过化合键结合，所述阻焊剂的官能团的另一端与所述塑封模块的塑封料通过化合键结合。
6.根据权利要求1-5中任一项所述的塑封模块，其特征在于，所述基板还包括散热结构。
7.根据权利要求1-6中任一项所述的塑封模块，其特征在于，所述基板包括以下任意一种：覆铜陶瓷基板，活性金属钎焊铜。
8.根据权利要求1-7中任一项所述的塑封模块，其特征在于，所述基板为所述覆铜陶瓷基板，所述阻焊层接位于所述覆铜陶瓷基板的沟槽周围。
9.一种塑封方法，其特征在于，所述方法包括：
在基板的表面设置阻焊层，
将焊料放置在所述阻焊层形成的四周封闭的区域内，
将芯片与所述基板之间通过所述焊料实现固定；
将所述基板和固定在所述基板上的所述芯片进行塑封，形成所述塑封模块。
10.根据权利要求9所述的塑封方法，其特征在于，所述阻焊层由阻焊剂固化形成，所述阻焊剂与所述基板结合直接接合、且所述阻焊剂与所述塑封模块的塑封料结合也直接接合。
11.根据权利要求10所述的塑封方法，其特征在于，所述阻焊剂的官能团的一端与所述基板结合的金属通过化合键结合，所述阻焊剂的官能团的另一端与所述塑封模块的塑封料结合通过化合键结合。
12.一种电子设备，其特征在于，包括至少一个如权利要求1-8中任一项所述的塑封模块，所述至少一个塑封模块通过所述至少一个塑封模块中的芯片的引脚电连接。
CN202211128971.5A 2022-09-16 2022-09-16 塑封模块、塑封方法及电子设备 Pending CN115497889A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211128971.5A CN115497889A (zh) 2022-09-16 2022-09-16 塑封模块、塑封方法及电子设备
PCT/CN2023/104167 WO2024055700A1 (zh) 2022-09-16 2023-06-29 塑封模块、塑封方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211128971.5A CN115497889A (zh) 2022-09-16 2022-09-16 塑封模块、塑封方法及电子设备

Publications (1)

Publication Number Publication Date
CN115497889A true CN115497889A (zh) 2022-12-20

Family

ID=84468225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211128971.5A Pending CN115497889A (zh) 2022-09-16 2022-09-16 塑封模块、塑封方法及电子设备

Country Status (2)

Country Link
CN (1) CN115497889A (zh)
WO (1) WO2024055700A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650204A (zh) * 2023-12-15 2024-03-05 浙江方泰显示技术有限公司 一种用于可变情报板的超高亮smd模组封装及控制方法
WO2024055700A1 (zh) * 2022-09-16 2024-03-21 华为数字能源技术有限公司 塑封模块、塑封方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200641524A (en) * 2005-03-04 2006-12-01 Fuji Photo Film Co Ltd Photosensitive solder resist composition, photosensitive solder resist film, permanent pattern and method for forming the same
CN101826496A (zh) * 2005-05-23 2010-09-08 揖斐电株式会社 印刷线路板及其制造方法
CN202167477U (zh) * 2011-07-05 2012-03-14 江苏捷捷微电子股份有限公司 一种提高双台面可控硅产品可靠性的封装结构
CN104637903A (zh) * 2013-11-14 2015-05-20 台湾积体电路制造股份有限公司 具有平衡的金属密度和阻焊层密度的衬底设计
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
US20220020699A1 (en) * 2020-07-14 2022-01-20 Luxshare Electronic Technology (Kunshan) Ltd. Package structure and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
CN104952824B (zh) * 2015-05-07 2018-10-12 嘉兴斯达半导体股份有限公司 一种用激光阻焊的功率模块
CN113794461B (zh) * 2021-09-13 2022-06-17 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板
CN115497889A (zh) * 2022-09-16 2022-12-20 华为数字能源技术有限公司 塑封模块、塑封方法及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200641524A (en) * 2005-03-04 2006-12-01 Fuji Photo Film Co Ltd Photosensitive solder resist composition, photosensitive solder resist film, permanent pattern and method for forming the same
CN101826496A (zh) * 2005-05-23 2010-09-08 揖斐电株式会社 印刷线路板及其制造方法
CN202167477U (zh) * 2011-07-05 2012-03-14 江苏捷捷微电子股份有限公司 一种提高双台面可控硅产品可靠性的封装结构
CN104637903A (zh) * 2013-11-14 2015-05-20 台湾积体电路制造股份有限公司 具有平衡的金属密度和阻焊层密度的衬底设计
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
US20220020699A1 (en) * 2020-07-14 2022-01-20 Luxshare Electronic Technology (Kunshan) Ltd. Package structure and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055700A1 (zh) * 2022-09-16 2024-03-21 华为数字能源技术有限公司 塑封模块、塑封方法及电子设备
CN117650204A (zh) * 2023-12-15 2024-03-05 浙江方泰显示技术有限公司 一种用于可变情报板的超高亮smd模组封装及控制方法
CN117650204B (zh) * 2023-12-15 2024-07-05 浙江方泰显示技术有限公司 一种用于可变情报板的超高亮smd模组封装及控制方法

Also Published As

Publication number Publication date
WO2024055700A1 (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
CN115497889A (zh) 塑封模块、塑封方法及电子设备
US8236619B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a mulitlevel conductive trace
US8212279B2 (en) Semiconductor chip assembly with post/base heat spreader, signal post and cavity
EP0340527A2 (en) Improved semiconductor device packaging structures
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
US8269336B2 (en) Semiconductor chip assembly with post/base heat spreader and signal post
CN104051377A (zh) 功率覆盖结构及其制作方法
JP5497690B2 (ja) パワーパッケージモジュール
KR20000062265A (ko) 프린트배선판 및 그 제조방법
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
US20100327310A1 (en) Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
CN114038811A (zh) 半导体电路和半导体电路的制造方法
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
CN216413057U (zh) 半导体电路
CN216161733U (zh) 半导体电路
CN112614814B (zh) 功率芯片散热封装结构及其制作方法
JP4039196B2 (ja) 半導体モジュールの製造方法
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
CN114038806B (zh) 半导体电路及半导体电路的制备方法
CN114220806B (zh) 具有整流电路的半导体电路和半导体电路的制备方法
US20230247762A1 (en) Circuit board
CN114188292A (zh) 半导体电路和半导体电路的制造方法
CN115206891A (zh) 一种提升基板和密封层结合力的半导体电路及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination