CN105895539B - 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 - Google Patents

芯片倒装封装中间结构和倒装封装结构及倒装封装方法 Download PDF

Info

Publication number
CN105895539B
CN105895539B CN201610403489.6A CN201610403489A CN105895539B CN 105895539 B CN105895539 B CN 105895539B CN 201610403489 A CN201610403489 A CN 201610403489A CN 105895539 B CN105895539 B CN 105895539B
Authority
CN
China
Prior art keywords
chip
semi
resin sheet
solid preparation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610403489.6A
Other languages
English (en)
Other versions
CN105895539A (zh
Inventor
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201610403489.6A priority Critical patent/CN105895539B/zh
Publication of CN105895539A publication Critical patent/CN105895539A/zh
Application granted granted Critical
Publication of CN105895539B publication Critical patent/CN105895539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种芯片倒装封装方法，包括下述步骤：提供一封装基板；在封装基板上的芯片倒装焊一面压合半固化树脂片作为芯片的底填料，另一面压合塑性树脂片；压合温度低于半固化树脂片的固化温度；分板：将整张封装基板分割成条，每条基板上有多个对应芯片的单元；倒装焊接芯片：在整条基板上每个基板单元倒装贴芯片；在封装基板的半固化树脂片一面倒装焊芯片，倒装焊接过程中，芯片通过倒装焊机焊头压在封装基板的基板电极上，并通过焊头加温，在半固化树脂片固化前使得芯片的芯片焊球与对应的基板电极键合，本步骤中保持半固化树脂片未固化状态；后续进行半固化树脂片的固化、塑封、植球等步骤。本发明避免封装过程中产生气泡，降低封装成本。

Description

芯片倒装封装中间结构和倒装封装结构及倒装封装方法
技术领域
本发明涉及一种芯片封装方法，尤其是一种芯片倒装封装方法。
背景技术
目前传统的芯片倒装封装方法是：基板->芯片倒装焊接->底填料填充->塑封；具体做法是是芯片采用倒装焊接至基板后，在芯片与基板间灌封液态底填料的方法完成封装，以增加可靠性。其主要问题是芯片和基板键合后，芯片和基板间隙很小，从芯片边缘涂覆底填树脂过程中，容易产生气泡。芯片尺寸越大，气泡越容易产生。由于基板和芯片间有大量的芯片焊球，底填料通过毛细现象填充基板以及芯片焊球形成的空隙，由于焊球的阻碍，底填料在不同焊球间流动，会形成空气腔，在固化后形成起泡。气泡会导致在后续高温回流过程中产生开焊，导致封装失效。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种芯片倒装封装方法，以及封装过程中的芯片倒装封装中间结构以及封装完毕后的芯片倒装封装结构；避免封装过程中产生气泡，以及能够减少工艺步骤，减少设备需求，降低封装成本。本发明采用的技术方案是：
一种芯片倒装封装方法，包括下述步骤：
步骤S1，提供一封装基板，所述封装基板正反两面已制作好基板电极；
步骤S2，在封装基板上的芯片倒装焊一面压合半固化树脂片作为芯片的底填料，另一面压合塑性树脂片；压合温度低于半固化树脂片的固化温度；半固化树脂片的尺寸与封装基板尺寸相同；半固化树脂片的厚度大于芯片的芯片焊球高度；
步骤S3，分板：将整张封装基板分割成条，每条基板上有多个对应芯片的单元；
步骤S4，倒装焊接芯片：在整条基板上每个基板单元倒装贴芯片；在封装基板的半固化树脂片一面倒装焊芯片；倒装焊接过程中，芯片通过倒装焊机焊头压在封装基板的基板电极上，使得芯片下的半固化树脂片部分树脂被挤出芯片下面区域；并通过焊头加温，在半固化树脂片固化前使得芯片的芯片焊球与对应的基板电极键合；本步骤中保持半固化树脂片未固化状态；
步骤S5，将整条基板放入烘箱在半固化树脂片固化温度固化芯片的底填料即半固化树脂片；
步骤S6，带有倒装芯片的整条基板进行封装，在封装基板芯片所在面形成基板封装层；
步骤S7，去除封装基板上的塑性树脂片；
步骤S8，植球：在整条塑封好的基板没有封装材料的一面的基板电极上植球形成封装焊球；
步骤S9，最后切割形成各独立的芯片的封装结构。
进一步地，步骤S2中，半固化树脂片和塑性树脂片厚度相同。
进一步地，步骤S2中，半固化树脂片和塑性树脂片采用CTE相同或相近的树脂片。
进一步地，半固化树脂片采用热固性EVA树脂片，塑性树脂片采用热塑性EVA树脂片。
进一步地，所述芯片上的芯片焊球为金球，步骤S4中，需要在焊头加温的同时，对芯片加超声，使得芯片焊球和对应的基板电极超声共晶键合；共晶键合温度在80℃～130℃间。
进一步地，所述芯片上的芯片焊球为合金焊球，步骤S4中，倒装焊机焊头加温至达到芯片焊球熔点温度，在半固化树脂片固化前使得芯片焊球与对应的基板电极键合。
进一步地，步骤S4中，通过焊头对芯片加温时，对封装基板同时加温；对封装基板加温的温度低于半固化树脂片的固化温度。
本发明提供的一种芯片倒装封装中间结构，包括一封装基板，所述封装基板正反两面已制作好基板电极；
在封装基板上的芯片倒装焊一面压合半固化树脂片作为芯片的底填料，另一面压合塑性树脂片；半固化树脂片的尺寸与封装基板尺寸相同；半固化树脂片的厚度大于芯片的芯片焊球高度；压合温度低于半固化树脂片的固化温度使得半固化树脂片未固化；
在封装基板的半固化树脂片一面通过压力倒装贴芯片,使得芯片下的半固化树脂片部分树脂被挤出芯片下面区域，倒装焊接芯片；芯片的芯片焊球与对应的基板电极键合；且倒装焊接时半固化树脂片保持未固化。
该芯片倒装封装中间结构中，半固化树脂片和塑性树脂片厚度相同；半固化树脂片和塑性树脂片采用CTE相同或相近的树脂片。
本发明提供的一种芯片倒装封装结构，包括一封装基板，所述封装基板正反两面已制作好基板电极；
在封装基板上的芯片倒装焊一面压合有半固化树脂片作为芯片的底填料，半固化树脂片的尺寸与封装基板尺寸相同；半固化树脂片的厚度大于芯片的芯片焊球高度；在在封装基板的半固化树脂片一面通过压力倒装贴芯片,使得芯片下的半固化树脂片部分树脂被挤出芯片下面区域；倒装焊接芯片；芯片的芯片焊球与对应的基板电极键合；芯片焊接完毕后，所述半固化树脂片经过固化处理；
在封装基板芯片所在面形成基板封装层；在封装基板没有封装材料的另一面的基板电极上植球形成封装焊球。
本发明的优点在于：
1）减小小间距芯片焊球间回流过程中短路的风险，有效提高倒装焊接的良率。
2）减少工艺步骤，由常规倒装焊接的两部工艺：倒装+涂敷底填材料，变成一步工艺将芯片倒装直接插在片状底填树脂中。
3）减少设备需求，无需点胶机在基板上点液态底填材料，无需点胶设备，减少设备需求，降低成本。
4）表面半固化树脂片底填料的压合在基板加工工艺中完成，所有单元一次压合完成，减少工艺步骤，降低封装成本。
5）通过芯片倒装封装中间结构设计，可以有效降低封装过程中基板翘曲问题，进而有效降低封装后封装体的翘曲。
6）减少封装过程中气泡的产生。
附图说明
图1为本发明的封装基板示意图。
图2为本发明的低温压合半固化树脂片和塑性树脂片示意图。
图3为本发明的倒装焊接芯片示意图。
图4为本发明的芯片塑封示意图。
图5为本发明的去除封装基板上的塑性树脂片示意图。
图6为本发明的制作封装焊球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一，本实施例中的需封装芯片上的芯片焊球为金球，因此该芯片通常被称为金球芯片；
本实施例中芯片的倒装封装方法如下：
步骤S1，如图1所示，提供一封装基板1，所述封装基板1正反两面已制作好基板电极2；
步骤S2，如图2所示，在封装基板1上的芯片倒装焊一面压合半固化树脂片3作为芯片的底填料，另一面压合塑性树脂片4；半固化树脂片3的尺寸与封装基板1尺寸相同；半固化树脂片3的厚度大于芯片5的芯片焊球51高度；压合温度低于半固化树脂片3的固化温度；半固化树脂片3和塑性树脂片4采用CTE（热膨胀系数）相同或相近的树脂片，两层树脂片的厚度相同；本例中CTE相近可以是两者CTE相差不超过10%，或更优地不超过3%；
半固化树脂片3和塑性树脂片4可采用EVA树脂片；EVA树脂片有两种，一种是热固性EVA树脂片，商用的热固性EVA树脂片是处于半固化状态，在低温下，比如80℃热固性EVA树脂片具有一定粘度具有良好的粘接性能，当温度提高到145℃左右，热固性EVA树脂片将在10几分钟内固化；另一种是热塑性EVA树脂片，在较大温度范围内具有一定粘度，到一定温度即软化，但是在较高温度下也不会固化。半固化树脂片3采用热固性EVA树脂片，塑性树脂片4采用热塑性EVA树脂片。
半固化树脂片3和塑性树脂片4具有相似的CTE，以保证压合完成后基板不会因两种树脂片的CTE不同产生应力，导致基板翘曲。
此步骤为低温压合步骤，比如，半固化树脂片3固化温度180℃，低温压合采用100℃左右，比如80～110℃，在此温度下，半固化树脂片3具有一定的粘度，将半固化树脂片3粘接在封装基板1表面。同时，塑性树脂片4在此低温下具有良好的粘接性能，在此温度下，塑性树脂片4粘接在封装基板1另一面。
步骤S3，分板：将整张封装基板1分割成条，每条基板上有多个对应芯片的单元；每个单元上均有作为半固化树脂片3（底填料）和塑性树脂片4；
步骤S4，如图3所示，倒装焊接芯片：在整条基板上每个基板单元倒装贴芯片5；在封装基板的半固化树脂片3一面倒装焊芯片5；倒装焊接过程中，芯片5通过倒装焊机焊头以一定压力压在封装基板的基板电极2上，使得芯片5下的半固化树脂片3部分树脂被挤出芯片下面区域，并通过焊头加温，以及更优地对封装基板1同时加温；同时对芯片5加超声；金球芯片在超声共晶键合情况下，温度可以在低温下形成良好键合，键合温度越高键合能力越强，键合温度从室温到200℃均可，考虑到半固化树脂片3底填材料在高温下也会发生固化，因此，共晶键合温度建议在80℃～130℃间。
此步骤中，通过超声和压力，将芯片焊球间的空气排出；通过超声和压力将芯片焊球下面的树脂（半固化树脂片3的部分）挤向芯片焊球两侧，在超声和压力作用下，芯片焊球将树脂推开与基板电极接触；在压力和超声作用下，通过高频微小摩擦，将芯片焊球表面和基板表面金属的氧化层破坏掉，使芯片焊球51中金属焊料和基板电极2进行充分接触，形成共晶键合；
倒装焊机焊头对芯片5施加压力时，封装基板另一面的塑性树脂片4可起到平衡应力的作用，防止基板变形翘曲。
基板加热温度要低于半固化树脂片3的热固化温度，保证整个基板贴片过程中半固化树脂片3不固化，保持具有粘度的状态。
步骤S5，将整条基板放入烘箱在半固化树脂片3固化温度固化芯片的底填料即半固化树脂片3；
步骤S6，如图4所示，将带有倒装芯片的整条基板在塑封机中进行塑封，在封装基板1芯片所在面形成基板塑封层6；基板塑封层6作为基板封装层；在其它实施例中，也可采用现有技术的其它封装方法，以及其它封装材料进行封装；
步骤S7，如图5所示，去除封装基板1上的塑性树脂片4；塑性树脂片4可以直接揭掉或者采用溶剂溶解的方式去除；
步骤S8，如图6所示，植球：在整条塑封好的基板没有塑封材料的一面的基板电极上植球形成封装焊球7；
步骤S9，最后切割形成各独立的芯片的塑封结构。
实施例二，本实施例中的需封装芯片上的芯片焊球为合金焊料球，因此该芯片通常被称为合金焊料球芯片；
本实施例中芯片的倒装封装方法如下：
步骤S1至步骤S3同实施例一；
步骤S4，如图3所示，倒装焊接芯片：在整条基板上每个基板单元倒装贴芯片5；在封装基板的半固化树脂片3一面倒装焊芯片5；倒装焊接过程中，芯片5通过倒装焊机焊头以一定压力压在封装基板的基板电极2上，使得芯片5下的半固化树脂片3部分树脂被挤出芯片下面区域，并通过焊头加温，以及更优地对封装基板1同时加温；
对封装基板1加温的温度低于半固化树脂片3的固化温度，比如80℃～130℃间；
芯片5通过倒装焊机焊头加压，倒装焊机焊头加温至达到芯片焊球51熔点温度，使得芯片焊球51与对应的基板电极2键合；由于倒装焊机焊头加温焊接时间较短，通常在数十秒，因此焊接完成时，半固化树脂片3并没有吸收到足够热量足以使其升温至固化温度（需180℃以上），且半固化树脂片3的固化时间通常要十多分钟，在芯片焊球51和基板电极2键合期间的时间较短，半固化树脂片3不会固化；因此可以在半固化树脂片3固化前使得芯片5的芯片焊球51与对应的基板电极2键合；
此步骤中，通过压力将芯片焊球间的空气排出；通过压力将芯片焊球下面的树脂（半固化树脂片3的部分）挤向芯片焊球两侧，在压力作用下，芯片焊球将树脂推开与基板电极接触；在回流温度和压力作用下，芯片焊球熔化与基板电极形成良好键合。加热可以是倒装焊机焊头加热，也可以是基板平台对封装基板1加热，或两者同时加热；基板加热温度要低于半固化树脂片3的固化温度，保证整个基板贴片过程中半固化树脂片3不固化，保持具有粘度的状态。
后续步骤同实施例一。

Claims (9)

1.一种芯片倒装封装方法，其特征在于，包括下述步骤：
步骤S1，提供一封装基板(1)，所述封装基板(1)正反两面已制作好基板电极(2)；
步骤S2，在封装基板(1)上的芯片倒装焊一面压合半固化树脂片(3)作为芯片的底填料，另一面压合塑性树脂片(4)；压合温度低于半固化树脂片(3)的固化温度；半固化树脂片(3)的尺寸与封装基板(1)尺寸相同；半固化树脂片(3)的厚度大于芯片(5)的芯片焊球(51)高度；
步骤S3，分板：将整张封装基板(1)分割成条，每条基板上有多个对应芯片的单元；
步骤S4，倒装焊接芯片：在整条基板上每个基板单元倒装贴芯片(5)；在封装基板的半固化树脂片(3)一面倒装焊芯片(5)；倒装焊接过程中，芯片(5)通过倒装焊机焊头压在封装基板的基板电极(2)上，使得芯片(5)下的半固化树脂片(3)部分树脂被挤出芯片下面区域；并通过焊头加温，在半固化树脂片(3)固化前使得芯片(5)的芯片焊球(51)与对应的基板电极(2)键合；本步骤中保持半固化树脂片(3)未固化状态；
步骤S5，将整条基板放入烘箱在半固化树脂片(3)固化温度固化芯片的底填料即半固化树脂片(3)；
步骤S6，带有倒装芯片的整条基板进行封装，在封装基板(1)芯片所在面形成基板封装层；
步骤S7，去除封装基板(1)上的塑性树脂片(4)；
步骤S8，植球：在整条塑封好的基板没有封装材料的一面的基板电极上植球形成封装焊球(7)；
步骤S9，最后切割形成各独立的芯片的封装结构。
2.如权利要求1所述的芯片倒装封装方法，其特征在于，
步骤S2中，半固化树脂片(3)和塑性树脂片(4)厚度相同。
3.如权利要求1所述的芯片倒装封装方法，其特征在于，
步骤S2中，半固化树脂片(3)和塑性树脂片(4)采用CTE相同或相近的树脂片。
4.如权利要求1所述的芯片倒装封装方法，其特征在于，
半固化树脂片(3)采用热固性EVA树脂片，塑性树脂片(4)采用热塑性EVA树脂片。
5.如权利要求1所述的芯片倒装封装方法，其特征在于，
所述芯片上的芯片焊球(51)为金球，步骤S4中，需要在焊头加温的同时，对芯片(5)加超声，使得芯片焊球(51)和对应的基板电极(2)超声共晶键合；共晶键合温度在80℃～130℃间。
6.如权利要求1所述的芯片倒装封装方法，其特征在于，
所述芯片上的芯片焊球(51)为合金焊球，步骤S4中，倒装焊机焊头加温至达到芯片焊球(51)熔点温度，在半固化树脂片(3)固化前使得芯片焊球(51)与对应的基板电极(2)键合。
7.如权利要求1所述的芯片倒装封装方法，其特征在于，
步骤S4中，通过焊头对芯片(5)加温时，对封装基板(1)同时加温；对封装基板(1)加温的温度低于半固化树脂片(3)的固化温度。
8.一种芯片倒装封装中间结构，其特征在于：
包括一封装基板(1)，所述封装基板(1)正反两面已制作好基板电极(2)；
在封装基板(1)上的芯片倒装焊一面压合半固化树脂片(3)作为芯片的底填料，另一面压合塑性树脂片(4)；半固化树脂片(3)的尺寸与封装基板(1)尺寸相同；半固化树脂片(3)的厚度大于芯片(5)的芯片焊球(51)高度；压合温度低于半固化树脂片(3)的固化温度使得半固化树脂片(3)未固化；
在封装基板的半固化树脂片(3)一面通过压力倒装贴芯片(5),使得芯片(5)下的半固化树脂片(3)部分树脂被挤出芯片下面区域，倒装焊接芯片(5)；芯片(5)的芯片焊球(51)与对应的基板电极(2)键合；且倒装焊接时半固化树脂片(3)保持未固化。
9.如权利要求8所述的芯片倒装封装中间结构，其特征在于，
半固化树脂片(3)和塑性树脂片(4)厚度相同；半固化树脂片(3)和塑性树脂片(4)采用CTE相同或相近的树脂片。
CN201610403489.6A 2016-06-08 2016-06-08 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 Active CN105895539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610403489.6A CN105895539B (zh) 2016-06-08 2016-06-08 芯片倒装封装中间结构和倒装封装结构及倒装封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610403489.6A CN105895539B (zh) 2016-06-08 2016-06-08 芯片倒装封装中间结构和倒装封装结构及倒装封装方法

Publications (2)

Publication Number Publication Date
CN105895539A CN105895539A (zh) 2016-08-24
CN105895539B true CN105895539B (zh) 2018-08-10

Family

ID=56711533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610403489.6A Active CN105895539B (zh) 2016-06-08 2016-06-08 芯片倒装封装中间结构和倒装封装结构及倒装封装方法

Country Status (1)

Country Link
CN (1) CN105895539B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783796B (zh) * 2016-12-07 2019-04-26 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN108598254A (zh) * 2018-04-19 2018-09-28 嘉盛半导体(苏州)有限公司 滤波器封装方法及封装结构
CN109461666B (zh) * 2018-11-05 2020-11-13 中芯集成电路（宁波）有限公司 一种芯片封装方法
CN113927810B (zh) * 2021-09-22 2022-08-02 大同机械科技(江苏)有限公司 一种气压型注塑机
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339174A (zh) * 1999-01-29 2002-03-06 松下电器产业株式会社 电子部件的安装方法及其装置
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
CN101996902A (zh) * 2009-08-12 2011-03-30 瑞萨电子株式会社 半导体器件的制造方法
CN104241499A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种倒装芯片塑封结构及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539528B2 (ja) * 1996-01-31 2004-07-07 日立化成工業株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
CN1339174A (zh) * 1999-01-29 2002-03-06 松下电器产业株式会社 电子部件的安装方法及其装置
CN101996902A (zh) * 2009-08-12 2011-03-30 瑞萨电子株式会社 半导体器件的制造方法
CN104241499A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种倒装芯片塑封结构及制造方法

Also Published As

Publication number Publication date
CN105895539A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105895539B (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
US6324069B1 (en) Chip package with molded underfill
US6038136A (en) Chip package with molded underfill
US6157086A (en) Chip package with transfer mold underfill
JP5421863B2 (ja) 半導体パッケージの製造方法
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
CN108281389A (zh) 一种散热性佳的芯片组件及其制备方法
US7662664B2 (en) Electronic circuit in a package-on-package configuration and method for producing the same
CN104916552A (zh) 半导体装置的制造方法及半导体装置
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
CN109979836A (zh) 一种倒装芯片uv光固化封装方法
CN106158783B (zh) 具有防溢胶结构的散热片装置
CN102194707B (zh) 制造半导体结构的方法
WO2021057109A1 (zh) 一种基于3d打印的mems封装件及封装方法
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
CN104952745A (zh) 芯片后组装扇出型封装结构及其生产工艺
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
JP2000357714A (ja) 半導体装置及びその製造方法
CN106340581A (zh) 一种csp灯珠封装的方法
JP5168110B2 (ja) 電子装置の製造方法
CN110767616A (zh) 一种分拣倒装芯片的封盖高导热封装结构及其封装工艺
CN204632803U (zh) 一种csp led及基板
GB2579269A (en) Method of manufacturing electronic board and mounting sheet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant