CN114388454A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN114388454A
CN114388454A CN202110135525.6A CN202110135525A CN114388454A CN 114388454 A CN114388454 A CN 114388454A CN 202110135525 A CN202110135525 A CN 202110135525A CN 114388454 A CN114388454 A CN 114388454A
Authority
CN
China
Prior art keywords
circuit board
circuit layer
circuit
layer
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110135525.6A
Other languages
English (en)
Inventor
谭瑞敏
王柏翔
柏其君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN114388454A publication Critical patent/CN114388454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Packages (AREA)

Abstract

本发明提供一种封装结构，包括第一电路板、第二电路板、至少一电子元件、至少一导电引脚以及封装胶体。第一电路板包括第一线路层与第二线路层。第二电路板包括第三线路层与第四线路层。电子元件配置于第一电路板与第二电路板之间。导电引脚至少接触第二线路层与第三线路层其中的一个。导电引脚具有垂直高度，且垂直高度大于第二线路层与第三线路层之间具有垂直间距。封装胶体包覆第一电路板、第二电路板、电子元件以及导电引脚。封装胶体暴露出第一线路层与第四线路层，且导电引脚延伸至封装胶体外。本发明的封装结构，无需使用导电垫片，可具有较薄的封装厚度及较佳的散热效果。

Description

封装结构
技术领域
本发明涉及一种半导体结构，尤其涉及一种封装结构。
背景技术
新型功率模块封装结构为了解决散热问题，已演进到采取双面散热的解决方案。一般功率模块因为功率较大，需用到较粗的导电引脚(厚度大于0.5毫米)来用于信号传输。然而，功率芯片的厚度仅100微米左右，所以会在上、下两电路板之间加入导电垫片(spacer)，以撑开上、下电路板之间的距离来容纳导电引脚。如此一来，除了会造成整体功率模块厚度增加之外，导电垫片本身也有热阻，仅而影响功率模块整体的散热效率。
发明内容
本发明是针对一种封装结构，无需使用导电垫片，可具有较薄的封装厚度及较佳的散热效果。
根据本发明的实施例，封装结构包括第一电路板、第二电路板、至少一电子元件、至少一导电引脚以及封装胶体。第一电路板包括第一线路层与第二线路层。第二电路板包括第三线路层与第四线路层。第二线路层与第三线路层位于第一线路层与第四线路层之间。电子元件配置于第一电路板与第二电路板之间，且电性连接第二线路层与第三线路层。导电引脚至少接触第二线路层与第三线路层其中的一个。导电引脚具有垂直高度，且垂直高度大于第二线路层与第三线路层之间具有垂直间距。封装胶体包覆第一电路板、第二电路板、电子元件以及导电引脚。封装胶体暴露出第一线路层与第四线路层，且导电引脚延伸至封装胶体外。
在根据本发明的实施例的封装结构中，上述的第一电路板还包括介电层，具有彼此相对的上表面与下表面。第一线路层配置于上表面上，而第二线路层配置于下表面上。
在根据本发明的实施例的封装结构中，上述的介电层的材质包括陶瓷材料或热介面材料(Thermal Interface Material，TIM)。
在根据本发明的实施例的封装结构中，上述的第二电路板还包括介电层，具有彼此相对的上表面与下表面。第三线路层配置于上表面上，而第四线路层配置于下表面上。
在根据本发明的实施例的封装结构中，上述的介电层的材质包括陶瓷材料或热介面材料。
在根据本发明的实施例的封装结构中，上述的第一电路板具有彼此相对的第一边缘与第二边缘。第二电路板具有彼此相对的第三边缘与第四边缘。第一边缘与第三边缘之间具有第一水平间距，而第二边缘与第四边缘之间具有第二水平间距。
在根据本发明的实施例的封装结构中，上述的第一电路板的尺寸与第二电路板的尺寸相同。至少一导电引脚包括第一导电引脚与第二导电引脚。第一导电引脚相对邻近第一电路板的第一边缘且接触第二线路层。第二导电引脚相对邻近第二电路板的第四边缘且接触第三线路层。
在根据本发明的实施例的封装结构中，上述的第一水平间距等于第二水平间距。
在根据本发明的实施例的封装结构中，上述的第一电路板的尺寸小于第二电路板的尺寸。至少一导电引脚包括第一导电引脚与第二导电引脚。第一导电引脚相对邻近第二电路板的第三边缘且接触第三线路层。第二导电引脚相对邻近第二电路板的第四边缘且接触第三线路层。
在根据本发明的实施例的封装结构中，上述的第一电路板于第二电路板上的正投影不重叠于第一导电引脚于第二电路板上的正投影以及第二导电引脚于第二电路板上的正投影。
在根据本发明的实施例的封装结构中，上述的第一水平间距大于第二水平间距。
在根据本发明的实施例的封装结构中，上述的封装结构还包括焊料层，配置于第一电路板的第二线路层与电子元件之间以及配置于电子元件与第二电路板的第三线路层之间。
在根据本发明的实施例的封装结构中，上述的封装结构还包括焊线，电性连接电子元件与第二电路板的第三线路层。
在根据本发明的实施例的封装结构中，上述的电子元件包括至少一裸晶或至少一封装体。
在根据本发明的实施例的封装结构中，上述的封装胶体具有彼此相对的顶表面与底表面。顶表面切齐于第一线路层相对远离第二线路层的第一表面。底表面切齐于第四线路层相对远离第三线路层的第二表面。
基于上述，在本发明的封装结构的设计中，导电引脚至少接触第一电路板的第二线路层与第二电路板的第三线路层其中的一个，且导电引脚的垂直高度大于第二线路层与第三线路层之间具有垂直间距。藉此，本发明无需使用导电垫片来撑开第一电路板与第二电路板之间的距离，因此本发明的封装结构可具有较薄的封装厚度。此外，因封装胶体暴露出第一电路板的第一线路层与第二电路板的第四线路层，因此本发明的封装结构可具有较佳的散热效果。
附图说明
图1是依照本发明的一实施例的一种封装结构的剖面示意图；
图2是依照本发明的另一实施例的一种封装结构的剖面示意图。
附图标记说明
100a、100b:封装结构；
110a、110b:第一电路板；
111:上表面；
112a、112b:介电层；
113:下表面；
114a、114b:第一线路层；
115:第一表面；
116a、116b:第二线路层；
120a、120b:第二电路板；
121:上表面；
122a、122b:介电层；
123:下表面；
124a、124b:第三线路层；
125:第二表面；
126a、126b:第四线路层；
130a、130b:导电引脚；
132a、132b:第一导电引脚；
134a、134b:第二导电引脚；
140a、140b、150:电子元件；
145、155:焊料层；
147:焊线；
160:封装胶体；
162:顶表面；
164:底表面；
D11、D12:第一水平间距；
D21、D22:第二水平间距；
H1、H2:垂直高度；
G1、G2:垂直间距；
S1、S1’:第一边缘；
S2、S2’:第二边缘；
S3、S3’:第三边缘；
S4、S4’:第四边缘。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例的一种封装结构的剖面示意图。请参考图1，在本实施例中，封装结构100a包括第一电路板110a、第二电路板120a、至少一导电引脚130a、至少一电子元件(示意地示出两个电子元件140a、150)以及封装胶体160。
详细来说，第一电路板110a包括介电层112a、第一线路层114a与第二线路层116a。介电层112a具有彼此相对的上表面111与下表面113，其中介电层112a的材质例如是陶瓷材料或热介面材料，而热介面材料例如是无机填料混合在有机树脂中，但不以此为限。第一线路层114a配置于介电层112a的上表面111上，且完全覆盖上表面111。意即，第一线路层114a为整层未图案化的线路层。第二线路层116a配置于介电层112a的下表面113上，且暴露出部分下表面113。意即，第二线路层116a为图案化线路层。
再者，本实施例的第二电路板120a包括介电层122a、第三线路层124a与第四线路层126a。介电层122a具有彼此相对的上表面121与下表面123，其中介电层122a的材质例如是陶瓷材料或热介面材料，而热介面材料例如是无机填料混合在有机树脂中，但不以此为限。第三线路层124a配置于介电层122a的上表面121上且暴露出部分上表面121。意即，第三线路层124a为图案化线路层。第四线路层126a配置于介电层122a的下表面123上且完全覆盖下表面123。意即，第四线路层126a为整层未图案化的线路层。
如图1所示，本实施例的第一电路板110a的第二线路层116a与第二电路板120a的第三线路层124a位于第一线路层114a与第四线路层126a之间。此处，第一电路板110a的尺寸与第二电路板120a的尺寸实质上相同。进一步来说，第一电路板110a具有彼此相对的第一边缘S1与第二边缘S2。第二电路板120a具有彼此相对的第三边缘S3与第四边缘S4。第一边缘S1与第三边缘S3之间具有第一水平间距D11，而第二边缘S2与第四边缘S4之间具有第二水平间距D21。此处，第一水平间距D11实质上等于第二水平间距D21。也就是说，本实施例的第一电路板110a与第二电路板120a呈错位设置。另一方面来说，第一电路板110a于第二电路板120a上的正投影部分重叠于第二电路板120a。
再者，本实施例的电子元件140a、150配置于第一电路板110a与第二电路板120a之间，且电性连接第二线路层116a与第三线路层124a。此处，电子元件140a、150例如是裸晶或封装体，于此不加以限制。更具体来说，本实施例的封装结构100a还包括焊料层145以及焊料层155。焊料层145配置于第一电路板110a的第二线路层116a与电子元件140a之间以及配置于电子元件140a与第二电路板120a的第三线路层124a之间。焊料层155配置于第一电路板110a的第二线路层116a与电子元件150之间以及配置于电子元件150与第二电路板120a的第三线路层124a之间。换言之，本实施例的电子元件140a、150通过焊料层145、155与第一电路板110a及第二电路板120a电性连接。
请再参考图1，本实施例的导电引脚130a至少接触第二线路层116a与第三线路层124a其中的一个。详细来说，本实施例的导电引脚130a包括第一导电引脚132a与第二导电引脚134a。第一导电引脚132a具有垂直高度H1，而第二线路层116a与第三线路层124a之间具有垂直间距G1，特别是，垂直高度H1大于垂直间距G1。同样地，第二导电引脚134a的垂直高度也大于垂直间距G1。换言之，本实施例的导电引脚130a不位于第一电路板110a的第二线路层116a与第二电路板120a的第三线路层124a之间。具体来说，第一导电引脚132a相对邻近第一电路板110a的第一边缘S1且直接接触第二线路层116a。第二导电引脚134a相对邻近第二电路板120a的第四边缘S4且直接接触第三线路层124a。意即，第一导电引脚132a与第一电路板110a的第二线路层116a电性连接，而第二导电引脚134a与第二电路板120a的第三线路层124a电性连接。换言之，第一导电引脚132a与第二导电引脚134a分别连接不同的电路板。
此外，本实施例的封装胶体160包覆第一电路板110a、第二电路板120a、电子元件140a、150、第一导电引脚132a以及第二导电引脚134a。特别是，封装胶体160暴露出第一线路层114a与第四线路层126a，且第一导电引脚132a以及第二导电引脚134a延伸至封装胶体160外。进一步来说，封装胶体160具有彼此相对的顶表面162与底表面164。顶表面162切齐于第一线路层114a相对远离第二线路层116a的第一表面115。底表面164切齐于第四线路层126a相对远离第三线路层124a的第二表面125。也就是说，本实施例的封装胶体160没有完全包覆第一电路板110a与第二电路板120a，而是暴露出第一线路层114a与第四线路层126a，可有效地增加封装结构100a的散热效果。另一方面，封装胶体160也没有完全包覆导电引脚130a，其中延伸至封装胶体160外的导电引脚130a的部分可用于传递信号。
简言之，本实施例的导电引脚130a接触第一电路板110a的第二线路层116a与第二电路板120a的第三线路层124a，且第一导电引脚132a的垂直高度H1大于第二线路层116a与第三线路层124a之间具有垂直间距G1。藉此，本实施例无需使用导电垫片来撑开第一电路板110a与第二电路板120a之间的距离，因此本实施例的封装结构100a可具有较薄的封装厚度。此外，因封装胶体160暴露出第一电路板110a的第一线路层114a与第二电路板120a的第四线路层126a，因此本实施例的封装结构100a可具有较佳的散热效果。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依照本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1以及图2，本实施例的封装结构100b与上述的封装结构100a的相似，两者的差异在于：在本实施例中，第一电路板110b的尺寸小于第二电路板120b的尺寸。
详细来说，第一电路板110b包括介电层112b以及位于介电层112b相对两侧的第一线路层114b以及第二线路层116b。第二电路板120b包括介电层122b以及位于介电层122b相对两侧的第三线路层124b以及第四线路层126b。第一电路板110b的第一边缘S1’与第二电路板120b的第三边缘S3’之间具有第一水平间距D12，而第一电路板110b的第二边缘S2’与第二电路板120b的第四边缘S4’之间具有第二水平间距D22。此处，第一水平间距D12大于第二水平间距D22。
再者，本实施例的导电引脚130b包括第一导电引脚132b与第二导电引脚134b。第一导电引脚132b相对邻近第二电路板120b的第三边缘S3’且直接接触第三线路层124b。第二导电引脚134b相对邻近第二电路板120b的第四边缘S4’且直接接触第三线路层124b。也就是说，第一导电引脚132b与第二导电引脚134b电性连接至相同的电路板(即第二电路板120b)上。特别是，第一导电引脚132b具有垂直高度H2，第二线路层116b与第三线路层124b之间具有垂直间距G2，且垂直高度H2大于垂直间距G2。相同地，第二导电引脚134b的垂直高度也大于垂直间距G2。意即，第一导电引脚132b与第二导电引脚134b不位于第一电路板110b的第二线路层116b以及第二电路板120b的第三线路层124b之间。
另一方面，本实施例的第一电路板110b于第二电路板120b上的正投影不重叠于第一导电引脚132b于第二电路板120b上的正投影以及第二导电引脚134b于第二电路板120b上的正投影。如图2所示，本实施例的第一电路板110b位于第一导电引脚132b与第二导电引脚134b之间。此外，本实施例的封装结构100b还包括焊线147，其中焊线147电性连接电子元件140b与第二电路板120b的第三线路层124b。意即，本实施例的电子元件140b除了通过焊料层145与第二线路层116b以及第三线路层124b电性连接之外，亦通过焊线147与第三线路层124b电性连接。
简言之，在本实施例的封装结构100b的设计中，导电引脚130b直接接触第二电路板120b的第三线路层124b，且第一导电引脚132b的垂直高度H2大于第二线路层116b与第三线路层124b之间具有垂直间距G2。藉此，本实施例的封装结构100b无需使用导电垫片，可具有较薄的封装厚度。此外，因封装胶体160暴露出第一电路板110b的第一线路层114b与第二电路板120b的第四线路层126b，因此本实施例的封装结构100b可具有较佳的散热效果。
综上所述，在本发明的封装结构的设计中，导电引脚至少接触第一电路板的第二线路层与第二电路板的第三线路层其中的一个，且导电引脚的垂直高度大于第二线路层与第三线路层之间具有垂直间距。藉此，本发明无需使用导电垫片来撑开第一电路板与第二电路板之间的距离，因此本发明的封装结构可具有较薄的封装厚度。此外，因封装胶体暴露出第一电路板的第一线路层与第二电路板的第四线路层，因此本发明的封装结构可具有较佳的散热效果。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种封装结构，其特征在于，包括：
第一电路板，包括第一线路层与第二线路层；
第二电路板，包括第三线路层与第四线路层，所述第二线路层与所述第三线路层位于所述第一线路层与所述第四线路层之间；
至少一电子元件，配置于所述第一电路板与所述第二电路板之间，且电性连接所述第二线路层与所述第三线路层；
至少一导电引脚，至少接触所述第二线路层与所述第三线路层其中的一个，其中所述至少一导电引脚具有垂直高度，且所述垂直高度大于所述第二线路层与所述第三线路层之间具有垂直间距；以及
封装胶体，包覆所述第一电路板、所述第二电路板、所述至少一电子元件以及所述至少一导电引脚，所述封装胶体暴露出所述第一线路层与所述第四线路层，且所述至少一导电引脚延伸至所述封装胶体外。
2.根据权利要求1所述的封装结构，其特征在于，所述第一电路板还包括介电层，具有彼此相对的上表面与下表面，所述第一线路层配置于所述上表面上，而所述第二线路层配置于所述下表面上。
3.根据权利要求2所述的封装结构，其特征在于，所述介电层的材质包括陶瓷材料或热介面材料。
4.根据权利要求1所述的封装结构，其特征在于，所述第二电路板还包括介电层，具有彼此相对的上表面与下表面，所述第三线路层配置于所述上表面上，而所述第四线路层配置于所述下表面上。
5.根据权利要求4所述的封装结构，其特征在于，所述介电层的材质包括陶瓷材料或热介面材料。
6.根据权利要求1所述的封装结构，其特征在于，所述第一电路板具有彼此相对的第一边缘与第二边缘，所述第二电路板具有彼此相对的第三边缘与第四边缘，所述第一边缘与所述第三边缘之间具有第一水平间距，而所述第二边缘与所述第四边缘之间具有第二水平间距。
7.根据权利要求6所述的封装结构，其特征在于，所述第一电路板的尺寸与所述第二电路板的尺寸相同，所述至少一导电引脚包括第一导电引脚与第二导电引脚，所述第一导电引脚相对邻近所述第一电路板的所述第一边缘且接触所述第二线路层，而所述第二导电引脚相对邻近所述第二电路板的所述第四边缘且接触所述第三线路层。
8.根据权利要求7所述的封装结构，其特征在于，所述第一水平间距等于所述第二水平间距。
9.根据权利要求6所述的封装结构，其特征在于，所述第一电路板的尺寸小于所述第二电路板的尺寸，所述至少一导电引脚包括第一导电引脚与第二导电引脚，所述第一导电引脚相对邻近所述第二电路板的所述第三边缘且接触所述第三线路层，而所述第二导电引脚相对邻近所述第二电路板的所述第四边缘且接触所述第三线路层。
10.根据权利要求9所述的封装结构，其特征在于，所述第一电路板于所述第二电路板上的正投影不重叠于所述第一导电引脚于所述第二电路板上的正投影以及所述第二导电引脚于所述第二电路板上的正投影。
11.根据权利要求9所述的封装结构，其特征在于，所述第一水平间距大于所述第二水平间距。
12.根据权利要求1所述的封装结构，其特征在于，还包括：
焊料层，配置于所述第一电路板的所述第二线路层与所述至少一电子元件之间以及配置于所述至少一电子元件与所述第二电路板的所述第三线路层之间。
13.根据权利要求12所述的封装结构，其特征在于，还包括：
焊线，电性连接所述至少一电子元件与所述第二电路板的所述第三线路层。
14.根据权利要求1所述的封装结构，其特征在于，所述至少一电子元件包括至少一裸晶或至少一封装体。
15.根据权利要求1所述的封装结构，其特征在于，所述封装胶体具有彼此相对的顶表面与底表面，所述顶表面切齐于所述第一线路层相对远离所述第二线路层的第一表面，而所述底表面切齐于所述第四线路层相对远离所述第三线路层的第二表面。
CN202110135525.6A 2020-10-05 2021-02-01 封装结构 Pending CN114388454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063087316P 2020-10-05 2020-10-05
US63/087,316 2020-10-05

Publications (1)

Publication Number Publication Date
CN114388454A true CN114388454A (zh) 2022-04-22

Family

ID=81194632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110135525.6A Pending CN114388454A (zh) 2020-10-05 2021-02-01 封装结构

Country Status (2)

Country Link
CN (1) CN114388454A (zh)
TW (1) TWI767543B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820690B (zh) * 2022-04-28 2023-11-01 財團法人工業技術研究院 功率模組及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
TWI255023B (en) * 2004-10-05 2006-05-11 Via Tech Inc Cavity down stacked multi-chip package
TWI588919B (zh) * 2016-03-04 2017-06-21 尼克森微電子股份有限公司 半導體封裝結構及其製造方法
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure

Also Published As

Publication number Publication date
TW202215605A (zh) 2022-04-16
TWI767543B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
KR102358343B1 (ko) 반도체 패키지
US20090039490A1 (en) Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
CN109671681A (zh) 半导体封装件
US7642634B2 (en) Chip package and stacked structure of chip packages
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US11037879B2 (en) Semiconductor device
US7332803B2 (en) Circuit device
CN114388454A (zh) 封装结构
CN110391207B (zh) 薄膜覆晶封装结构
KR20110055985A (ko) 스택 패키지
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
KR100743649B1 (ko) 멀티 칩 패키지
KR100833184B1 (ko) 적층형 반도체 패키지
KR100725517B1 (ko) 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
US20220108934A1 (en) Package structure
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
JP2007141947A (ja) 半導体装置およびその製造方法
US11670574B2 (en) Semiconductor device
KR102345061B1 (ko) 반도체 패키지
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2009224429A (ja) 半導体装置
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination