JP2006269848A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006269848A
JP2006269848A JP2005087481A JP2005087481A JP2006269848A JP 2006269848 A JP2006269848 A JP 2006269848A JP 2005087481 A JP2005087481 A JP 2005087481A JP 2005087481 A JP2005087481 A JP 2005087481A JP 2006269848 A JP2006269848 A JP 2006269848A
Authority
JP
Japan
Prior art keywords
solder
chip
buffer plate
stress buffer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005087481A
Other languages
English (en)
Inventor
Koji Sasaki
康二 佐々木
Shinji Hiramitsu
真二 平光
Tadaaki Kariya
忠昭 苅谷
Satoshi Matsuyoshi
松吉　　聡
Ryoichi Kajiwara
良一 梶原
Shosaku Ishihara
昌作 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005087481A priority Critical patent/JP2006269848A/ja
Priority to US11/288,098 priority patent/US7193319B2/en
Publication of JP2006269848A publication Critical patent/JP2006269848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

【課題】
使用時の熱応力によってSiチップの破壊の生じにくい、融点250℃以上のPbフリーはんだを用いた半導体装置の提供。
【解決手段】
Siチップ１の上下面に厚さ0.05mm以下の融点250℃以上のPbフリーはんだを介して線膨張係数が3x10-6/℃〜8x10-6/℃の応力緩衝板２ａおよび２ｂを接合し，前記応力緩衝板２ａおよび２ｂの上下面を厚さ0.15mm以上の融点250℃以上のPbフリーはんだを介してリード５及びベース６と接合した構造とする。
【選択図】 図１

Description

本特許は，半導体装置，特に自動車等のオルタネータに用いられるダイオードに関する。
自動車用オルタネータは，エンジンによって得られた回転力から発電してバッテリーに給電する3相交流式の発電機であり，オルタネータダイオードは，発電機によって得られた3相交流を，バッテリーに供給するために直流に整流する機能を持っている。オルタネータダイオードは，整流機能を持つSiチップと，通電機能を持つリード及びベースと，これらを接合するはんだからなり，ベースの内側にシリコーンゴムなどの樹脂を充填した構造である。
オルタネータ動作時には，オルタネータダイオードには大電流が流れるため，ジュール発熱によりSiチップが発熱し，Siチップと，周辺のはんだ，リード及びベースは最高で200℃以上の高温になる。オルタネータが停止すると電流も停止し，オルタネータダイオードは周囲環境温度まで冷却される。オルタネータは長期にわたって動作と停止を繰り返すため，オルタネータダイオードは加熱による膨張と冷却による収縮を繰り返す。このとき，Siチップとリード，ベースの線膨張係数が異なるため熱変形量に差が生じることから，これらを接合するはんだには熱応力が発生し，この熱応力が原因ではんだが疲労破壊する恐れがある。
このため，例えば特許文献１に示すような，Siチップとリードの間，Siチップとベースの間に，線膨張係数がSiの線膨張係数より大きく，かつ，リード，ベース材料の線膨張係数よりも小さい材料からなる応力緩衝板を設けたダイオードが提案されている。
米国特許USP4349831号公報
近年，Pbが環境に及ぼす影響が明らかになるにつれて，電子部品へのPbの使用は規制される傾向が強まっている。このため，電子部品に用いるためのPbフリーはんだの開発が進められている。Pbフリーはんだには，Sn-Ag系，Sn-Bi系はんだ等がある。
これらのPbフリーはんだは，比較的低温で用いられる弱電機器用のはんだとしては有効である。しかし，オルタネータダイオードに於いては，大電流を流すために発熱量が大きいこと，自動車のエンジン近くに取り付けられるため周囲環境温度が高いことから，使用時の温度が200℃以上に達することもあるため，従来はPb−5Sn(融点296℃)等の高融点のはんだを用いている。使用時のはんだ溶融を避けるためには，Sn-Ag系，Sn-Bi系等のPbフリーはんだを従来はんだ代替材料として用いることは出来ない。
使用時の温度が200℃以上になるオルタネータダイオードには，融点が250℃以上のPbフリーはんだを使用することが必要である。高融点鉛フリーはんだの候補材料としては，純Zn(融点420℃)，Bi-11Ag(融点350℃，固相線温度262℃)，Bi-20Ag(融点390℃，固相線温度262℃)，Bi-30Ag(融点420℃，固相線温度262℃)，Zn-5Al(融点385℃)などがある。しかし，融点が高いPbフリーはんだは，一般的に降伏応力が室温でσy=25MPa以上，ビッカース硬度がHv=50以上であり，降伏応力や硬度がPb-5Snの高温鉛はんだ(σyが約20MPa，Hvが約35)に比べて高いため，オルタネータダイオードの接続部材として用いると，加熱時の膨張によりリード，ベース，応力緩衝板またははんだ自身とSiチップの線膨張係数差によりSiチップに高い引張応力を発生させ，結果としてSiチップを破損する恐れがある。
本発明は前記のような問題点を解決するためになされたものであり，その目的は，高融点のPbフリーはんだを接続部材として使用した。半導体装置において，使用時の熱応力によりSiチップに破損を生じない，信頼性の高い半導体装置を提供することである。
本発明は，前記目的を達成するために，Si素子の上下に応力緩衝板を設け，Si素子と応力緩衝板の間を0.05mm以下の厚さのはんだで接続し，応力緩衝板とリード，応力緩衝板とベースの間を0.15mm以上の厚さのはんだで接合した半導体装置構成とする。
さらに，本発明は，応力緩衝板の線膨張係数が3x10-6/℃以上，かつ8x10-6/℃以下であることを特徴とする。また，本発明は前記はんだの融点が250℃以上であり，かつPbを含まないPbフリーはんだであることを特徴とする。
本発明によれば，Siチップの上下に厚さ0.05mm以下のはんだを介して線膨張係数が3x10-6/℃〜8x10-6/℃の応力緩衝板を接合し，応力緩衝板の上下を厚さ0.15mm以上のはんだを介してリード及びベースに接合することにより，加熱時のSiチップに発生する熱応力を抑え，Siチップが破壊することの無い信頼性の高い半導体装置を得ることができる。また，はんだ材料として融点が250℃以上のPbフリーはんだを用いることにより，高温での使用に耐え，かつ使用時にSiチップが破壊することの無く信頼性の高い，Pbフリー半導体装置を得ることができる。
以下本発明の実施例を図面を用いて説明する。
図1は本発明の実施例による半導体装置の断面を表す。本実施例では，Si素子1の上下に応力緩衝板2a，2bを設け，Si素子と応力緩衝板の間を厚さ0.02mmのはんだ3，はんだ4で接合している。また，応力緩衝板2a，2bの上下にはCuリード5及びCuベース6を設け，応力緩衝板2aとリード5の間，及び応力緩衝板2bとベース6の間を厚さ0.2mmのはんだ7，はんだ8で接合している。また，水分などの浸入を防止することを目的として，ベースの内側は封止樹脂9で封止している。応力緩衝板2a，2bの線膨張係数は3x10-6/℃以上であり，かつ8x10-6/℃以下であることが必要である。ここではMo（モリブデン，線膨張係数5.1x10-6/℃）を用いている。他に，W（タングステン，線膨張係数4.5x10-6/℃）やFe-42%Ni合金（通称42アロイ，線膨張係数5x10-6/℃）等を用いても同様の効果を得る事ができる。はんだには，Zn（融点420℃）を用いている。4層ある半田をすべて同じ材質にすることは，1階の通炉によって全てのはんだを一度に加熱し溶融させ，Siペレット，応力緩衝板，リード及びベースを接合させることができるため好適である。
前記半導体装置を加熱した時にSiチップに発生する応力σは，温度上昇量ΔT,Siチップの線膨張係数α１（＝3x10-6/℃），応力緩衝板の線膨張係数α２とすると以下の式で表される。
σ=(α２−α１)ΔT
本実施例における応力緩衝板の線膨張係数と200℃加熱時のSiチップ1の応力の関係を図2に示す。図の縦軸のSiチップ応力は，Siチップの強度のばらつきを考慮した最低の強度によって正規化されている。応力緩衝板の線膨張係数が大きくなると，Siチップの応力は大きくなる。図より，応力緩衝板の線膨張係数が8x10-6/℃を上回ると，加熱時にSiチップの破壊が起きる可能性があることが分かる。
本実施例におけるSiチップ下はんだ4及びSiチップ上はんだ3の厚さと200℃加熱時のSiチップ1の応力の関係を図3に示す。図の縦軸のSiチップ応力は，図1と同様にSiチップ強度によって正規化されている。はんだ3，4の厚さが大きくなると，Siチップの応力は増大する。これは，Znはんだの剛性が高く，線膨張係数も大きい（30x10-6/℃）ため，はんだが厚い場合には加熱時のはんだの膨張によりはんだ自身がSiチップを引張ることが原因である。はんだが厚い時のSiチップの応力は，温度上昇量ΔT，Siチップの線膨張係数α1，はんだの線膨張係数α3とすると以下の式で表される。
σ=(α３−α１)ΔT
応力緩衝板2a，2bの線膨張係数が8x10-6/℃のとき，はんだの厚さが0.05mm以下であればSiチップの応力は破壊応力を下回っており，Siチップは破壊しない。
本実施例における応力緩衝板下はんだ8及び応力緩衝板上はんだ7の厚さと200℃加熱時のSiチップ1の応力の関係を図4に示す。図の縦軸のSiチップ応力は，図1と同様にSiチップ強度によって正規化されている。はんだ7，8の厚さが大きくなるとSiチップの応力は低下する。これは，リード5及びベース6とSiチップ1の線膨張係数差が大きいために，はんだが薄い場合にはリード5及びベース6の熱変形が応力緩衝板2a，2bに伝わり，さらにSiチップ上下のはんだ3，4に伝わり，Siチップ1を引張ることが原因である。はんだ7，8の厚さが0.15mm以上であれば，Siチップの応力は破壊応力を下回っており，Siチップは破壊しない。
図5は本発明の他の実施例による半導体装置の断面を表す。本実施例では，Siチップ1の上下にはんだ3，4を介して応力緩衝板としてCu／インバー／Cuの3層の積層材であるCICを接合している。CICを用いる場合は，Fe-36%Ni合金（通称インバー，線膨張係数1.7x10-6/℃）とCuの厚さの比を調節してCIC全体の線膨張係数を3x10-6/℃から8x10-6/℃の間に調整する必要がある。またはCIC全体を500℃程度の高温で焼きなますことによりCuの降伏応力や硬さを低減して，CIC全体の線膨張係数を3x10-6/℃から8x10-6/℃の間に調整する必要がある。CIC全体の線膨張係数αは，Cuのヤング率E4，Cuの線膨張係数α4，Cuの厚さt4，インバーのヤング率E5，インバーの線膨張係数α5，インバーの厚さt5を用いて，以下の式で表される。
α=(t4 E4 α4+t5 E5 α5)/(t4 E4+t5 E5)
本実施例におけるCICディスク全体の線膨張係数，すなわち等価線膨張係数と熱処理の関係を図6に示す。ここで用いたCICディスクでは，Cu，インバー，Cuの厚さの比が1：1：1である。熱処理を行わないCICディスクの等価線膨張係数は11x10-6/℃であるが，500℃で焼鈍しを実施することにより，等価線膨張係数が7x10-6/℃まで低下した。この結果，図2により，200℃加熱時にSiチップを破壊しない応力緩衝板を得る事ができる。
本実施例におけるCICディスクの等価線膨張係数と，インバーの厚さの関係を図7に示す。ここでインバーの厚さはCICの厚さを用いて正規化されている。インバーを厚くするとCICの等価線膨張係数は低下し，インバーの厚さを変化させることによってCICの等価線膨張係数を操作することができる。500℃による焼鈍しを実施した場合，インバーの厚さのCICの厚さに対する比が0.25以上であれば，CICの等価線膨張係数は8x10-6/℃になり，図2により，200℃加熱時にSiチップを破壊しない応力緩衝板を得る事ができる。
図8は本発明の他の実施例による半導体装置の断面を表す。本実施例の構成は図1と同様であるが，Siチップ，応力緩衝板及びリードの被接合部材に傾きが生じ，はんだ各層の厚さにばらつきが生じている点が異なる。被接合部材に傾きが生じていても，Siチップ―応力緩衝板間，応力緩衝板―リード間あるいは応力緩衝板―ベース間にはんだがない部分ができるほど極端な傾きが生じない限りは， Siチップー応力緩衝板間のはんだの平均的な厚さが0.05mm以下で，かつ，応力緩衝板―リード間及び応力緩衝板―ベース間のはんだの平均の厚さが0.15mm以上であれば，Siチップに割れを生じることはない。
本発明の一実施形態になる半導体装置を示す断面図である。 本発明の一実施形態における応力緩衝板の線膨張係数と200℃加熱時のSiチップ1の応力の関係を示す図である。 本発明の一実施形態におけるSiチップ下はんだ4及びSiチップ上はんだ3の厚さと200℃加熱時のSiチップ1の応力の関係を示す面図である。 本発明の一実施形態における応力緩衝板下はんだ8及び応力緩衝板上はんだ7の厚さと200℃加熱時のSiチップ1の応力の関係を示す図である。 本発明の他の実施形態になる半導体装置を示す断面図である。 本発明の他の実施形態におけるCICディスク全体の等価線膨張係数と熱処理の関係を示す図である。 本発明の他の実施形態におけるCICディスクの等価線膨張係数と，インバーの厚さの関係を示す図である。 本発明の他の実施形態になる半導体装置を示す断面図である。
符号の説明
1 Siチップ
2a Siチップ上側の応力緩衝板
2b Siチップ下側の応力緩衝板
3 Siチップ上側はんだ
4 Siチップ下側はんだ
5 リード
6 ベース
7 応力緩衝板上はんだ

Claims (5)

  1. 整流機能を持ったSiチップと，前記Siチップの上にPbを含まない鉛フリーはんだを介して接合された導電性で低線膨張係数の上側応力緩衝板と，前記Siチップの下にPbを含まない鉛フリーはんだを介して接合された導電性で低線膨張係数の下側応力緩衝板と，前記上側応力緩衝板の上にPbを含まない鉛フリーはんだを介して接合された導電性リードと，前記下側緩衝板の下にPbを含まない鉛フリーはんだを介して接合された導電性ベースとからなる半導体装置に於いて，前記Siチップ上下のはんだの厚さが0.05mm以下であり，かつ，前記上側応力緩衝板の上側のはんだの厚さが0.15mm以上であり，かつ，前記下側応力緩衝板の下側のはんだの厚さが0.15mm以上であり，かつ前記Pbを含まない鉛フリーはんだの融点が250℃以上であることを特徴とする半導体装置。
  2. 前記上側応力緩衝板及び前記下側応力緩衝板の線膨張係数が3x10-6/℃以上，かつ8x10-6以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記Pbを含まない鉛フリーはんだが，Zn，Bi，Agの一部ないし全部からなる合金であることを特徴とする請求項１乃至2のいずれかに記載の半導体装置。
  4. 前記上側応力緩衝板及び前記下側応力緩衝板がMo，W，あるいはFe-Ni合金であることを特徴とする請求項１乃至3のいずれか記載の半導体装置。
  5. 前記上側応力緩衝板及び前記下側応力緩衝板がMo，W，あるいはFe-42%Ni合金，あるいは，Fe-Ni合金とCuからなる積層板であることを特徴とする請求項１乃至3のいずれかに記載の半導体装置。
JP2005087481A 2005-03-25 2005-03-25 半導体装置 Pending JP2006269848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005087481A JP2006269848A (ja) 2005-03-25 2005-03-25 半導体装置
US11/288,098 US7193319B2 (en) 2005-03-25 2005-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087481A JP2006269848A (ja) 2005-03-25 2005-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2006269848A true JP2006269848A (ja) 2006-10-05

Family

ID=37034378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087481A Pending JP2006269848A (ja) 2005-03-25 2005-03-25 半導体装置

Country Status (2)

Country Link
US (1) US7193319B2 (ja)
JP (1) JP2006269848A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028674A (ja) * 2010-07-27 2012-02-09 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
WO2015118790A1 (ja) * 2014-02-10 2015-08-13 三菱電機株式会社 接合材、接合方法、および電力用半導体装置
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置
WO2021117402A1 (ja) * 2019-12-12 2021-06-17 住友電気工業株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP5115318B2 (ja) 2007-09-14 2013-01-09 日産自動車株式会社 半導体装置
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP2012174878A (ja) * 2011-02-22 2012-09-10 Hitachi Ltd 半導体装置、及びそれを用いた装置
CN102593190B (zh) * 2012-02-13 2015-11-25 贵州雅光电子科技股份有限公司 一种二极管
DE102014114096A1 (de) * 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
CN113299616A (zh) * 2021-05-06 2021-08-24 浙江里阳半导体有限公司 半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349831A (en) * 1979-09-04 1982-09-14 General Electric Company Semiconductor device having glass and metal package
US5773885A (en) * 1996-06-06 1998-06-30 General Motors Corporation Thermally responsive compressive diode assembly

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028674A (ja) * 2010-07-27 2012-02-09 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
WO2015118790A1 (ja) * 2014-02-10 2015-08-13 三菱電機株式会社 接合材、接合方法、および電力用半導体装置
JP5866075B2 (ja) * 2014-02-10 2016-02-17 三菱電機株式会社 接合材の製造方法、接合方法、および電力用半導体装置
US10043775B2 (en) 2014-02-10 2018-08-07 Mitsubishi Electric Corporation Bonding material, bonding method and semiconductor device for electric power
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置
WO2021117402A1 (ja) * 2019-12-12 2021-06-17 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20060214291A1 (en) 2006-09-28
US7193319B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
JP2006269848A (ja) 半導体装置
CN110622301B (zh) 功率半导体装置及其制造方法
US20210407953A1 (en) Solder material for semiconductor device
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2007305962A (ja) パワー半導体モジュール
JP2006351737A (ja) 半導体パワーモジュール
JP2006134990A (ja) 半導体装置
JP6429208B2 (ja) 半導体装置および移動体
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
CN115274465A (zh) 电力用半导体装置
JP4030930B2 (ja) 半導体パワーモジュール
JP2007165690A (ja) ヒートスプレッダと金属板との接合方法
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2006179538A (ja) 半導体パワーモジュール
JP2008147308A (ja) 回路基板およびこれを用いた半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP5019148B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP4703492B2 (ja) 鉛フリーはんだ材料
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2009088330A (ja) 半導体モジュール
JP2011155227A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006