CN113299616A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN113299616A CN113299616A CN202110490712.6A CN202110490712A CN113299616A CN 113299616 A CN113299616 A CN 113299616A CN 202110490712 A CN202110490712 A CN 202110490712A CN 113299616 A CN113299616 A CN 113299616A
- Authority
- CN
- China
- Prior art keywords
- stress buffer
- buffer layer
- heat
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 238000005245 sintering Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 288
- 238000005476 soldering Methods 0.000 claims description 57
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 54
- 229910002804 graphite Inorganic materials 0.000 claims description 54
- 239000010439 graphite Substances 0.000 claims description 54
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 18
- 238000007639 printing Methods 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000741 silica gel Substances 0.000 description 4
- 229910002027 silica gel Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- OLXNZDBHNLWCNK-UHFFFAOYSA-N [Pb].[Sn].[Ag] Chemical compound [Pb].[Sn].[Ag] OLXNZDBHNLWCNK-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004447 silicone coating Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/296—Organo-silicon compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种半导体器件的制造方法，包括提供由硅材料制成的第一应力缓冲层和第二应力缓冲层以及提供第一导热金属层、二极管芯片、第二导热金属层，并将第一导热金属层作为底部电极，在第一导热层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，形成初级工件，并将所形成的初级工件进行烧结，最终形成半导体器件，由于在第一导热金属层与二极管芯片之间、第二导热金属层和二极管芯片之间设置的硅材料制成的第一应力缓冲层和第二应力缓冲层，由于通过应力缓冲层连接散热金属层，并结合了烧结的方式制成半导体器件，使器件更加稳定同时在烧结过程中散热金属层的应力作用在应力缓冲层上，提高了器件制造的良率和一致性。
Description
技术领域
本申请属于半导体器件领域，具体涉及一种半导体器件的制造方法。
背景技术
电子产品的覆盖面越发广泛，其中电力电子二极管作为一种半导体器件在提高电子产品的发展中占有重要角色。二极管是用半导体材料(硅、砷、锗等)制成的一种电子器件。封装的功能在于给半导体芯片提供足够的保护，防止芯片在空气中长期暴露或机械损伤而失效，以提高芯片的稳定性，保护芯片的安全。对于电力电子二极管器件的封装，还需要具有良好的散热性，好的封装可以让二极管器件具备更好的散热环境，进而提升二极管器件的寿命。因此，半导体芯片的封装对于半导体器件的可靠性和安全性极为重要，特别是在未来物联网和5G技术的发展中，对电子产品的可靠性和安全性提出了更高的要求，对于高能量、高可靠性、高性能和低成本的半导体封装也更为紧迫。
二极管器件在制造过程中，往往会造成内部芯片的碎裂，一致性较差，使得二极管器件的成品良率没有保障。
因此，需要提供一种新的半导体器件的制造方法，使得可以提高半导体器件制造一致性和良率。
发明内容
本发明提供一种新的半导体器件的制造方法，使得可以提高制造半导体器件的一致性，提高生产良率。
根据第一方面，一种实施例中提供一种半导体器件的制造方法，包括：
提供由半导体材料制成的第一应力缓冲层和第二应力缓冲层；
提供第一导热金属层、二极管芯片、第二导热金属层，其中，所述第一导热金属层和第二导热金属层为导热金属材料，所述第一应力缓冲层和第二应力缓冲层的材料与所述二极管芯片材料相同；
将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，形成初级工件，其中，在所述第一导热金属层、第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层的每相邻的两层之间设置有焊片或者锡膏层；
将所述初级工件放置烧结炉中进行烧结工艺，形成半导体器件。
一种实施例中，所述将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，形成初级工件，包括：
提供石墨板以及定位石墨套板，并将所述第一导热金属层定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层位于所述定位石墨套板内；
在所述第一应力缓冲层的一面印刷锡膏；
将所述应力缓冲层印刷了锡膏的那一面朝向所述第一导热金属层，并填装到定位石墨套板内，使所述第一应力缓冲层与所述第一导热金属层接触；
在所述二极管芯片的一面印刷锡膏；
将所述二极管芯片印刷了锡膏的那一面朝向所述第一应力缓冲层，并填装到定位石墨套版内，使所述二极管芯片与所述第一应力缓冲层接触；
在所述第二应力缓冲层的一面印刷锡膏；
将所述第二应力缓冲层印刷了锡膏的那一面朝向所述二极管芯片，并填装到定位石墨套版内，使所述第二应力缓冲层与所述二极管芯片接触；
在所述第二导热金属层的一面印刷锡膏；
将所述第二导热金属层印刷了锡膏的那一面朝向所述第二应力缓冲层，并填装到定位石墨套版内，使所述第二导热金属层与所述第二应力缓冲层接触，以形成初级工件。
一种实施例中，所述将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层、第二导热金属层以及第二电极，形成初级工件，包括：
提供石墨板、定位石墨套板以及多个焊片，多个焊片包括第一焊片、第二焊片、第三焊片以及第四焊片，并将所述第一导热金属层定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层位于所述定位石墨套板内；
将所述第一焊片定位摆放在所述第一导热金属层上，并位于所述定位石墨套板内；
将所述第一应力缓冲层定位摆放在所述第一焊片上；
将所述第二焊片定位摆放在所述第一应力缓冲层上；
将所述二极管芯片定位摆放在所述第二焊片上；
将所述第三焊片定位摆放在所述二极管芯片上；
将所述第二应力缓冲层定位摆放在所述第三焊片上；
将所述第四焊片定位摆放在所述第二应力缓冲层上；
将所述第二导热金属层定位摆放在所述第四焊片上，以形成初级工件。
一种实施例中，还包括：提供第二电极，并将所述第二电极连接在所述第二导热金属层上。
一种实施例中，所述将所述第二电极连接在所述第二导热金属层上，包括：
在所述第二电极的部分区域上点上锡膏；
将所述第二电极上具有锡膏的一面朝向所述第二导热金属层，使所述第二电极与所述第二导热金属层接触；
或者，
提供第五焊片，并通过所述焊片摇盘将所述第五焊片定位摆放在所述第二导热金属层上；
将所述第二电极定位摆放在所述第五焊片上。
一种实施例中，所述第一应力缓冲层或所述第二应力缓冲层可以是单层或者多层。
一种实施例中，当所述第一应力缓冲层或所述第二应力缓冲层为单层时，所述第一应力缓冲层或所述第二应力缓冲层的厚度为100μm-350μm。
一种实施例中，当所述第一应力缓冲层或所述第二应力缓冲层为多层时，多层所述第一应力缓冲层的总厚度或者多层所述第二应力缓冲层的总厚度不超过350μm。
一种实施例中，将所述初级工件放置烧结炉中进行烧结工艺，包括：将所述初级工件放置隧道链式焊接炉或者真空炉中进行烧结工艺。
一种实施例中，将所述初级工件放置烧结炉中进行烧结工艺之后，还包括：
将烧结之后的初级工件进行冷却和清洗；
对所形成的半导体器件进行塑封包胶工艺。
依据上述实施例的半导体器件的制造方法包括提供由硅材料制成的第一应力缓冲层和第二应力缓冲层以及提供第一导热金属层、二极管芯片、第二导热金属层，并将所述第一导热金属层作为底部电极，在所述第一导热层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，其中，在第一导热层和第一应力缓冲层之间、第一应力缓冲层和二极管芯片之间、二极管芯片和第二应力缓冲层之间、第二应力缓冲层和第二导热金属层之间均设置有锡膏或者焊片，形成初级工件，并将所形成的初级工件进行烧结，最终形成半导体器件，由于良好的半导体器件需要良好的散热能力，在二极管芯片的两面不仅设置了第一导热金属层和第二导热金属层，还在第一导热金属层与二极管芯片之间、第二导热金属层和二极管芯片之间设置的硅材料制成的第一应力缓冲层和第二应力缓冲层，由于通过应力缓冲层连接散热金属层，并结合了烧结的方式制成半导体器件，使器件更加稳定同时在烧结过程中散热金属层不直接将应力作用在二极管芯片上，而是作用在应力缓冲层上，提高了器件制造的良率和一致性。
附图说明
图1为本发明一实施例提供的半导体的制造方法流程图；
图2为本发明一实施例提供的半导体结构示意图；
图3为本发明另一实施例的提供的半导体结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
经分析可知，在电力电子二极管器件制造过程中，需要设置散热片给二极管芯片散热，现有技术中往往是将二极管芯片的两个连接面分别直接与散热金属连接。经研究发现，由于散热金属的材料与二极管芯片之间的热膨胀系数差异较大，无论是在焊接烧结还是在客户使用过程中时浪涌冲击所产生的高温，会使得散热金属材料的膨胀尺寸远远大于二极管硅芯片的膨胀尺寸，这会导致散热金属与二极管芯片产生应力不均，特别是散热金属膨胀大于二极管芯片的膨胀，使得散热金属会对二极管芯片施加应力，在持续作用下硅芯片开裂失效。并且，由于散热金属在加工过程中会残留内应力，而金属材料存在应力松弛和蠕变效应，散热金属在内应力和时间的作用下发生非弹性变形，非弹性变形产生的应力作用于二极管芯片，最终也导致硅芯片的开裂失效，因此，使得二极管器件制造的良率降低。
因此，在对二极管器件的制造过程中，需要避免散热金属对芯片材料施加的应力，保障其制造的一致性。
在本发明实施例中的半导体器件的制造方法包括提供由硅材料制成的第一应力缓冲层和第二应力缓冲层以及提供第一导热金属层、二极管芯片、第二导热金属层，并将所述第一导热金属层作为底部电极，在所述第一导热层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，其中，在第一导热层和第一应力缓冲层之间、第一应力缓冲层和二极管芯片之间、二极管芯片和第二应力缓冲层之间、第二应力缓冲层和第二导热金属层之间均设置有锡膏或者焊片，形成初级工件，并将所形成的初级工件进行烧结，最终形成半导体器件，由于良好的半导体器件需要良好的散热能力，在二极管芯片的两面不仅设置了第一导热金属层和第二导热金属层，还在第一导热金属层与二极管芯片之间、第二导热金属层和二极管芯片之间设置的硅材料制成的第一应力缓冲层和第二应力缓冲层，由于通过应力缓冲层连接散热金属层，并结合了烧结的方式制成半导体器件，使器件更加稳定同时在烧结过程中散热金属层不直接将应力作用在二极管芯片上，而是作用在应力缓冲层上，提高了器件制造的良率和一致性。
参考图1，本实施例一种半导体器件的制造方法包括：
步骤1，提供半导体材料制成的第一应力缓冲层201和第二应力缓冲层202以及第一导热金属层100、二极管芯片300、第二导热金属层400，其中，所述第一导热金属层100和第二导热金属层400为导热金属材料，所述第一应力缓冲层201和第二应力缓冲层202的材料与所述二极管芯片300材料相同。
本实施中，所提供的二极管芯片300可以是电力二极管内部的芯片，也可以是半导体整流器中使用的芯片。所述二极管芯片300具有第一焊接面和与所述第一焊接面相对的第二焊接面，可以理解为所述第一焊接面和所述第二焊接面为相对称的两个面，所述第一焊接面和所述第二焊接面能够与外部形成导电连接。
本实施例中所述二极管芯片300的材料可以为硅、砷或锗。例如，当所提供的二极管芯片300的材料为硅时，所述第一应力缓冲层201和第二应力缓冲层202的材料为硅材料制成的。
本实施例中，所述提供的所述第一应力缓冲层201或所述第二应力缓冲层202可以是单层或者多层。
当所述第一应力缓冲层201或所述第二应力缓冲层202为单层时，所述第一应力缓冲层201或所述第二应力缓冲层202的厚度为100μm-350μm。
一些实施例中，第一应力缓冲层201和第二应力缓冲层202厚度相同且为300μm。
一些实施例中，第一应力缓冲层201和第二应力缓冲层202厚度相同且为350μm。
当所述第一应力缓冲层201或所述第二应力缓冲层202为多层时，多层所述第一应力缓冲层201的总厚度或者多层所述第二应力缓冲层202的总厚度可以不超过350μm，能够更好的避免二极管芯片300碎裂。
本实施例中，所述第一散热层和所述第二散热层的厚度可以为1nm-100nm。
步骤2，将第一导热金属层100作为底部电极，在所述第一导热金属层100上依次设置第一应力缓冲层201、二极管芯片300、第二应力缓冲层202以及第二导热金属层400，形成初级工件，其中，在所述第一导热金属层100、第一应力缓冲层201、二极管芯片300、第二应力缓冲层202以及第二导热金属层400的每相邻的两层之间设置有焊片或者锡膏层。
本实施例中，所述焊片为锡、铅、银或者其合金。
一些实施例中，所述将第一导热金属层100作为底部电极，在所述第一导热金属层100上依次设置第一应力缓冲层201、二极管芯片300、第二应力缓冲层202以及第二导热金属层400，形成初级工件，可以依次为如下步骤：
第一步，提供石墨板以及定位石墨套板，并将所述第一导热金属层100定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层100位于所述定位石墨套板内。
第二步，在所述第一应力缓冲层201的一面印刷锡膏。
本实施例中，通过锡膏印刷网板将锡膏印刷在所述第一应力缓冲层201的一面上。
第三步，将所述应力缓冲层印刷了锡膏的那一面朝向所述第一导热金属层100，并填装到定位石墨套板内，使所述第一应力缓冲层201与所述第一导热金属层100接触。
本实施例中，通过芯片摇盘将所述应力缓冲层印刷了锡膏的那一面朝向所述第一导热金属层100，并填装到定位石墨套板内。保障器件制造过程中每一层之间衔接的准确。
第四步，在所述二极管芯片300的一面印刷锡膏。
本实施例中，通过锡膏印刷网板将锡膏印刷在所述二极管芯片300的一面上。
第五步，将所述二极管芯片300印刷了锡膏的那一面朝向所述第一应力缓冲层201，并填装到定位石墨套版内，使所述二极管芯片300与所述第一应力缓冲层201接触。
本实施例中，通过芯片摇盘将所述二极管芯片300印刷了锡膏的那一面朝向所述第一应力缓冲层201填装到定位石墨套版内。
第六步，在所述第二应力缓冲层202的一面印刷锡膏。
本实施例中，通过锡膏印刷网板将锡膏印刷在所述第二应力缓冲层202的一面上。
第七步，将所述第二应力缓冲层202印刷了锡膏的那一面朝向所述二极管芯片300，并填装到定位石墨套版内，使所述第二应力缓冲层202与所述二极管芯片300接触。
本实施例中，通过芯片摇盘将所述第二应力缓冲层202印刷了锡膏的那一面朝向所述二极管芯片300填装到定位石墨套版内。
第八步，在所述第二导热金属层400的一面印刷锡膏。
本实施例中，通过锡膏印刷网板将锡膏印刷在所述第二导热金属层400的一面上。
第九步，将所述第二导热金属层400印刷了锡膏的那一面朝向所述第二应力缓冲层202，并填装到定位石墨套版内，使所述第二导热金属层400与所述第二应力缓冲层202接触，以形成初级工件。
本实施例中，通过芯片摇盘将所述第二导热金属层400印刷了锡膏的那一面朝向所述第二应力缓冲层202填装到定位石墨套版内。
一些实施例中，参考图2，还可以提供第二电极600，所述第二电极600适合从所述第二导热层向所述第一导热电极层延伸，使所述第二电极600的端部与所述第一导热电极层位于同一水平面。
一些实施例中，参考图3，还可以提供第二电极600，所述第二电极600包括第一部分电极以及第二部分电极，所述第一部分电极的一端固定连接在所述第二导热层的端部，另一端设置为弯折连接段，所述第二部分电极的一端设置为弯折连接段，与所述第一部分电极的弯折连接段配合焊接固定，所述第二部分电极的另一端延伸至与所述第一导热电极层位于同一水平面。
可以通过针筒点胶机在所述第二电极600的部分区域上点上锡膏，然后将所述第二电极600上具有锡膏的一面朝向所述第二导热金属层400，使所述第二电极600与所述第二导热金属层400接触。
在其他一些实施例中，所述将第一导热金属层100作为底部电极，在所述第一导热金属层100上依次设置第一应力缓冲层201、二极管芯片300、第二应力缓冲层202、第二导热金属层400以及第二电极600，形成初级工件，还可以依次为如下步骤：
第一步，提供石墨板、定位石墨套板以及多个焊片，多个焊片包括第一焊片11、第二焊片12、第三焊片13以及第四焊片14，并将所述第一导热金属层100定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层100位于所述定位石墨套板内。
本实施例中，所述一焊片、第二焊片12、第三焊片13以及第四焊片14为锡铅银合金焊片。
第二步，提供焊片摇盘，通过所述焊片摇盘将所述第一焊片11定位摆放在所述第一导热金属层100上，并位于所述定位石墨套板内。
第三步，提供芯片摇盘，通过所述芯片摇盘将所述第一应力缓冲层201定位摆放在所述第一焊片11上。
第四步，通过所述焊片摇盘将所述第二焊片12定位摆放在所述第一应力缓冲层201上。
第五步，通过所述芯片摇盘将所述二极管芯片300定位摆放在所述第二焊片12上。
第六步，通过所述焊片摇盘将所述第三焊片13定位摆放在所述二极管芯片300上。
第七步，通过所述芯片摇盘将所述第二应力缓冲层202定位摆放在所述第三焊片13上。
第八步，通过所述焊片摇盘将所述第四焊片14定位摆放在所述第二应力缓冲层202上。
第九步，通过所述芯片摇盘将所述第二导热金属层400定位摆放在所述第四焊片14上，以形成初级工件。
本实施例中，还进行硅胶涂层工艺，以形成硅胶涂层500，所述硅胶涂层工艺在所述第一导热电极层100的上方，包覆在所述第一应力过渡层201、第二应力过渡层202以及二极管芯片300的外周，所述硅胶涂层还可以包覆在部分所述第二导热层400的外周。所述硅胶涂层的材料可以是聚酰亚胺或硅树脂材料，可以提高该二极管芯片300的安全性。
一些实施例中，参考图2，还可以提供第二电极600，所述第二电极600适合从所述第二导热层向所述第一导热电极层延伸，使所述第二电极600的端部与所述第一导热电极层位于同一水平面。
可以提供第五焊片15，并通过焊片摇盘将所述第五焊片15定位摆放在所述第二导热金属层400上，并将所述第二电极600定位摆放在所述第五焊片15上。
一些实施例中，参考图3，还可以提供第二电极600，所述第二电极600包括第一部分电极601以及第二部分电极602，所述第一部分电极的一端固定连接在所述第二导热层的端部，另一端设置为弯折连接段，所述第二部分电极的一端设置为弯折连接段，与所述第一部分电极的弯折连接段配合焊接固定，所述第二部分电极的另一端延伸至与所述第一导热电极层位于同一水平面。
步骤3，通过上述步骤形成初级工件后，将所述初级工件放置烧结炉中进行烧结工艺，形成半导体器件。
本实施例中，将所述初级工件放置隧道链式焊接炉或者真空炉中进行烧结工艺，烧结完成之后，还包括：
将烧结之后的初级工件进行冷却和清洗，最后对所形成的半导体器件进行塑封包胶工艺。
对冷却出炉后的工件进行残留助焊剂清洗，以保证工件的表面洁净度。
本实施例中可以通过压机注进塑封包胶进行塑封成型，以给该器件外部形成保护层700，完成产品的封装。
通过上述方法制造的二极管器件，由于没有将二极管芯片300表面直接与散热层连接，而是通过应力缓冲层连接，使得在器件制造过程中的烧结时或者器件使用过程中的器件发热时，散热层所出现的内应力不直接作用在二极管芯片300上，而是作用在应力缓冲层上，这样一方面使得在制造二极管器件的烧结过程中不至于造成芯片碎裂，提高了器件制造的一致性和良率，而且避免了在使用过程中器件的发热散热导致损坏芯片的情况，提高使用过程中器件的可靠性和稳定性。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供由半导体材料制成的第一应力缓冲层和第二应力缓冲层；
提供第一导热金属层、二极管芯片、第二导热金属层，其中，所述第一导热金属层和第二导热金属层为导热金属材料，所述第一应力缓冲层和第二应力缓冲层的材料与所述二极管芯片材料相同；
将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，形成初级工件，其中，在所述第一导热金属层、第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层的每相邻的两层之间设置有焊片或者锡膏层；
将所述初级工件放置烧结炉中进行烧结工艺，形成半导体器件。
2.如权利要求1所述的制造方法，其特征在于，所述将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层以及第二导热金属层，形成初级工件，包括：
提供石墨板以及定位石墨套板，并将所述第一导热金属层定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层位于所述定位石墨套板内；
在所述第一应力缓冲层的一面印刷锡膏；
将所述应力缓冲层印刷了锡膏的那一面朝向所述第一导热金属层，并填装到定位石墨套板内，使所述第一应力缓冲层与所述第一导热金属层接触；
在所述二极管芯片的一面印刷锡膏；
将所述二极管芯片印刷了锡膏的那一面朝向所述第一应力缓冲层，并填装到定位石墨套版内，使所述二极管芯片与所述第一应力缓冲层接触；
在所述第二应力缓冲层的一面印刷锡膏；
将所述第二应力缓冲层印刷了锡膏的那一面朝向所述二极管芯片，并填装到定位石墨套版内，使所述第二应力缓冲层与所述二极管芯片接触；
在所述第二导热金属层的一面印刷锡膏；
将所述第二导热金属层印刷了锡膏的那一面朝向所述第二应力缓冲层，并填装到定位石墨套版内，使所述第二导热金属层与所述第二应力缓冲层接触，以形成初级工件。
3.如权利要求1所述的制造方法，其特征在于，所述将第一导热金属层作为底部电极，在所述第一导热金属层上依次设置第一应力缓冲层、二极管芯片、第二应力缓冲层、第二导热金属层以及第二电极，形成初级工件，包括：
提供石墨板、定位石墨套板以及多个焊片，多个焊片包括第一焊片、第二焊片、第三焊片以及第四焊片，并将所述第一导热金属层定位放置在所述石墨板上，然后再摆上定位石墨套板，使所述第一导热金属层位于所述定位石墨套板内；
将所述第一焊片定位摆放在所述第一导热金属层上，并位于所述定位石墨套板内；
将所述第一应力缓冲层定位摆放在所述第一焊片上；
将所述第二焊片定位摆放在所述第一应力缓冲层上；
将所述二极管芯片定位摆放在所述第二焊片上；
将所述第三焊片定位摆放在所述二极管芯片上；
将所述第二应力缓冲层定位摆放在所述第三焊片上；
将所述第四焊片定位摆放在所述第二应力缓冲层上；
将所述第二导热金属层定位摆放在所述第四焊片上，以形成初级工件。
4.如权利要求1-3中任一所述的制造方法，其特征在于，还包括：提供第二电极，并将所述第二电极连接在所述第二导热金属层上。
5.如权利要求4所述的制造方法，其特征在于，所述将所述第二电极连接在所述第二导热金属层上，包括：
在所述第二电极的部分区域上点上锡膏；
将所述第二电极上具有锡膏的一面朝向所述第二导热金属层，使所述第二电极与所述第二导热金属层接触；
或者，
提供第五焊片，并通过所述焊片摇盘将所述第五焊片定位摆放在所述第二导热金属层上；
将所述第二电极定位摆放在所述第五焊片上。
6.如权利要求1所述的制造方法，其特征在于，所述第一应力缓冲层或所述第二应力缓冲层可以是单层或者多层。
7.如权利要求6所述的制造方法，其特征在于，当所述第一应力缓冲层或所述第二应力缓冲层为单层时，所述第一应力缓冲层或所述第二应力缓冲层的厚度为100μm-350μm。
8.如权利要求6所述的制造方法，其特征在于，当所述第一应力缓冲层或所述第二应力缓冲层为多层时，多层所述第一应力缓冲层的总厚度或者多层所述第二应力缓冲层的总厚度不超过350μm。
9.如权利要求1所述的制造方法，其特征在于，将所述初级工件放置烧结炉中进行烧结工艺，包括：将所述初级工件放置隧道链式焊接炉或者真空炉中进行烧结工艺。
10.如权利要求1所述的制造方法，其特征在于，将所述初级工件放置烧结炉中进行烧结工艺之后，还包括：
将烧结之后的初级工件进行冷却和清洗；
对所形成的半导体器件进行塑封包胶工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110490712.6A CN113299616A (zh) | 2021-05-06 | 2021-05-06 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110490712.6A CN113299616A (zh) | 2021-05-06 | 2021-05-06 | 半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299616A true CN113299616A (zh) | 2021-08-24 |
Family
ID=77320861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110490712.6A Pending CN113299616A (zh) | 2021-05-06 | 2021-05-06 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299616A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964258A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 大電力半導体デバイス |
| JP2000091362A (ja) * | 1998-09-10 | 2000-03-31 | Shibafu Engineering Kk | 圧接型半導体装置およびその製造方法 |
| JP2003234447A (ja) * | 2002-02-08 | 2003-08-22 | Toyota Central Res & Dev Lab Inc | 半導体素子実装回路および半導体素子実装方法 |
| US20060214291A1 (en) * | 2005-03-25 | 2006-09-28 | Koji Sasaki | Semiconductor device |
| CN101226903A (zh) * | 2007-01-15 | 2008-07-23 | 罗姆股份有限公司 | 半导体装置 |
| JP2015185688A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| CN204834608U (zh) * | 2015-08-09 | 2015-12-02 | 广东百圳君耀电子有限公司 | 一种高效导热半导体芯片 |
| CN105590907A (zh) * | 2016-03-01 | 2016-05-18 | 江苏捷捷微电子股份有限公司 | 一种汽车用二极管器件及其制造方法 |
| CN108140706A (zh) * | 2015-09-25 | 2018-06-08 | 三菱综合材料株式会社 | 带制冷器的发光模块及带制冷器的发光模块的制造方法 |
-
2021
- 2021-05-06 CN CN202110490712.6A patent/CN113299616A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964258A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 大電力半導体デバイス |
| JP2000091362A (ja) * | 1998-09-10 | 2000-03-31 | Shibafu Engineering Kk | 圧接型半導体装置およびその製造方法 |
| JP2003234447A (ja) * | 2002-02-08 | 2003-08-22 | Toyota Central Res & Dev Lab Inc | 半導体素子実装回路および半導体素子実装方法 |
| US20060214291A1 (en) * | 2005-03-25 | 2006-09-28 | Koji Sasaki | Semiconductor device |
| CN101226903A (zh) * | 2007-01-15 | 2008-07-23 | 罗姆股份有限公司 | 半导体装置 |
| JP2015185688A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| CN204834608U (zh) * | 2015-08-09 | 2015-12-02 | 广东百圳君耀电子有限公司 | 一种高效导热半导体芯片 |
| CN108140706A (zh) * | 2015-09-25 | 2018-06-08 | 三菱综合材料株式会社 | 带制冷器的发光模块及带制冷器的发光模块的制造方法 |
| CN105590907A (zh) * | 2016-03-01 | 2016-05-18 | 江苏捷捷微电子股份有限公司 | 一种汽车用二极管器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8866309B2 (en) | Chip package structure | |
| JP5955392B2 (ja) | 金属成形体とパワー半導体の間に、太径ワイヤ又はストリップとのボンディングに使用する接続部を形成する方法 | |
| EP1458023A2 (en) | Electronic assembly having electrically-isolated heat conductive structure and method therefor | |
| JP6265693B2 (ja) | 半導体装置およびその製造方法 | |
| US10847691B2 (en) | LED flip chip structures with extended contact pads formed by sintering silver | |
| CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
| US10600703B2 (en) | Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof | |
| WO2021248954A1 (zh) | 一种功率半导体模块 | |
| JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
| CN101652856A (zh) | 用于改良热性能的具有焊接盖的集成电路封装 | |
| JP6972174B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113299616A (zh) | 半导体器件的制造方法 | |
| JP2009147123A (ja) | 半導体装置及びその製造方法 | |
| TW200845322A (en) | Package structure and manufacturing method thereof | |
| JP2003347487A (ja) | 半導体装置 | |
| CN203775045U (zh) | 一种智能半导体功率模块 | |
| CN103050454A (zh) | 堆迭封装构造 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN214588826U (zh) | 半导体器件结构 | |
| CN214588825U (zh) | 半导体器件封装结构 | |
| CN110416101A (zh) | 用烧结银浆作为粘接剂的电源模块铜片焊接工艺 | |
| CN103780102A (zh) | 一种智能半导体功率模块 | |
| TWI820690B (zh) | 功率模組及其製造方法 | |
| CN213583770U (zh) | 半导体分立器件封装结构 | |
| US20240297111A1 (en) | Carrier structure, package arrangement, method of forming a carrier structure, and method of forming a package arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |