JP2003234447A - 半導体素子実装回路および半導体素子実装方法 - Google Patents
半導体素子実装回路および半導体素子実装方法Info
- Publication number
- JP2003234447A JP2003234447A JP2002033048A JP2002033048A JP2003234447A JP 2003234447 A JP2003234447 A JP 2003234447A JP 2002033048 A JP2002033048 A JP 2002033048A JP 2002033048 A JP2002033048 A JP 2002033048A JP 2003234447 A JP2003234447 A JP 2003234447A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- layer
- side electrode
- stress relaxation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子側の電極（素子側電極）と回路側
電極との接続信頼性に優れた半導体素子実装回路および
半導体素子の実装方法を提供すること。 【解決手段】 本発明の半導体素子実装回路は、上面に
素子側電極（図示せず）が形成された半導体素子１０
と、半導体素子１０上に形成された応力緩和層４０と、
応力緩和層４０上に形成された半田層５０と、半田層５
０に接続された回路側電極６０とを備える。応力緩和層
４０は、素子側電極と半田層５０とを電気的に接続する
貫通導電部４５と、貫通導電部４５を隔てる緩衝部４１
とを有する。応力緩和層４０は半田層５０よりも変形し
やすいので、半導体素子１０と回路側電極６０との間に
応力が生じた場合、この応力を応力緩和層４０の変形に
より吸収し、半田層５０にかかる応力を緩和することが
できる。これにより素子側電極と回路側電極６０との接
続信頼性を長期に亘って維持することができる。
電極との接続信頼性に優れた半導体素子実装回路および
半導体素子の実装方法を提供すること。 【解決手段】 本発明の半導体素子実装回路は、上面に
素子側電極（図示せず）が形成された半導体素子１０
と、半導体素子１０上に形成された応力緩和層４０と、
応力緩和層４０上に形成された半田層５０と、半田層５
０に接続された回路側電極６０とを備える。応力緩和層
４０は、素子側電極と半田層５０とを電気的に接続する
貫通導電部４５と、貫通導電部４５を隔てる緩衝部４１
とを有する。応力緩和層４０は半田層５０よりも変形し
やすいので、半導体素子１０と回路側電極６０との間に
応力が生じた場合、この応力を応力緩和層４０の変形に
より吸収し、半田層５０にかかる応力を緩和することが
できる。これにより素子側電極と回路側電極６０との接
続信頼性を長期に亘って維持することができる。
Description
【０００１】
【発明の属する技術分野】 本発明は、半導体素子が実
装された回路および半導体素子の実装方法に関し、特に
電力用半導体素子の実装回路および電力用半導体素子の
実装方法に関する。
装された回路および半導体素子の実装方法に関し、特に
電力用半導体素子の実装回路および電力用半導体素子の
実装方法に関する。
【０００２】
【従来の技術】 半導体素子に設けられた電極（素子側
電極）と、この半導体素子が実装される回路側に設けら
れた電極（回路側電極）とをワイヤボンディングにより
電気的に接続した半導体素子実装回路が知られている。
このようなワイヤボンディングでは素子側電極と回路側
電極とが細径のボンディングワイヤを介して接続されて
いる。このため、例えば電力用半導体素子のエミッタ電
極やコレクタ電極と回路側電極との接続のように大電流
が流れる箇所では、ワイヤボンディングによって素子側
電極と回路側電極との十分な導通性を確保することは困
難である。
電極）と、この半導体素子が実装される回路側に設けら
れた電極（回路側電極）とをワイヤボンディングにより
電気的に接続した半導体素子実装回路が知られている。
このようなワイヤボンディングでは素子側電極と回路側
電極とが細径のボンディングワイヤを介して接続されて
いる。このため、例えば電力用半導体素子のエミッタ電
極やコレクタ電極と回路側電極との接続のように大電流
が流れる箇所では、ワイヤボンディングによって素子側
電極と回路側電極との十分な導通性を確保することは困
難である。
【０００３】一方、図１１に示すように、半導体素子１
１０上に形成された半田層１５０を介して、この半導体
素子１１０に備えられた素子側電極（図示せず）と回路
側電極１６０とを直接（ボンディングワイヤ等を介する
ことなく）接続する実装構造も提案されている。かかる
実装構造では、ワイヤボンディング等に比べて、素子側
電極と回路側電極とが広範囲に亘って接続（半田付）さ
れている。このように素子側電極と回路側電極との接続
面積が広いことから、素子側電極と回路側電極との十分
な導通性を確保しやすい。また、半田層は半導体素子お
よび回路側電極と広範囲で接触（面接触）しているの
で、この半田層を介して半導体素子の作動により生じた
熱を外部へと効率よく放出することができる。このよう
な実装構造は、例えば特開平８−８３９５号公報に開示
されている。
１０上に形成された半田層１５０を介して、この半導体
素子１１０に備えられた素子側電極（図示せず）と回路
側電極１６０とを直接（ボンディングワイヤ等を介する
ことなく）接続する実装構造も提案されている。かかる
実装構造では、ワイヤボンディング等に比べて、素子側
電極と回路側電極とが広範囲に亘って接続（半田付）さ
れている。このように素子側電極と回路側電極との接続
面積が広いことから、素子側電極と回路側電極との十分
な導通性を確保しやすい。また、半田層は半導体素子お
よび回路側電極と広範囲で接触（面接触）しているの
で、この半田層を介して半導体素子の作動により生じた
熱を外部へと効率よく放出することができる。このよう
な実装構造は、例えば特開平８−８３９５号公報に開示
されている。
【０００４】
【発明が解決しようとする課題】 しかし、素子側電極
と回路側電極とを面的に半田付（ベタ付）する上述の実
装方法では、半田層の一面側は半導体素子（素子側電
極）に、他面側は回路側電極にそれぞれ接合されている
ので自由な熱膨張あるいは収縮が抑制されている。この
ため、半導体素子と回路側電極との熱膨張係数の違いに
よって半田層に過剰な応力がかかる場合があった。この
熱膨張係数の違いによって半田層にかかる応力につき、
図１１および図１２を用いて説明する。
と回路側電極とを面的に半田付（ベタ付）する上述の実
装方法では、半田層の一面側は半導体素子（素子側電
極）に、他面側は回路側電極にそれぞれ接合されている
ので自由な熱膨張あるいは収縮が抑制されている。この
ため、半導体素子と回路側電極との熱膨張係数の違いに
よって半田層に過剰な応力がかかる場合があった。この
熱膨張係数の違いによって半田層にかかる応力につき、
図１１および図１２を用いて説明する。
【０００５】図１１に示す構造において、回路側電極１
６０（リードフレーム等）は一般に金属材料からなり熱
膨張係数が大きい。これに対して、半導体素子１１０を
構成する半導体基板（Ｓｉ等）の熱膨張係数は小さく、
このため半導体素子に備えられた薄膜状の素子側電極も
熱膨張が抑えられている。これにより、例えば昇温時に
は、図１２に示すように、半田層１５０の他面側１５０
ｂ（回路側電極に接合された側）では回路側電極１６０
の熱膨張に伴って引っ張り応力Ｆ1が生じ、半田層１５
０の各部が中央部から外側に向かって変位（引っ張り変
位）しようとする。一方、半田層１５０の一面側１５０
ａ（図示しない素子側電極を有する半導体素子１１０に
接合された側）では、半導体素子１１０があまり熱膨張
しないことから、半田層１５０各部の外側への変位（熱
膨張）を抑制しようとする圧縮応力Ｆ0が生じる。この
ように、半田層１５０の一面側１５０ａが拘束された状
態で他面側１５０ｂが外方に変位することによって半田
層１５０の内部に応力が発生する。この応力により、半
田層１５０を構成する半田に微細な傷や転移が発生して
組織が粗大化し（応力による半田の疲労）、さらには半
田層１５０にクラックが発生して接続信頼性を損なう場
合があった。
６０（リードフレーム等）は一般に金属材料からなり熱
膨張係数が大きい。これに対して、半導体素子１１０を
構成する半導体基板（Ｓｉ等）の熱膨張係数は小さく、
このため半導体素子に備えられた薄膜状の素子側電極も
熱膨張が抑えられている。これにより、例えば昇温時に
は、図１２に示すように、半田層１５０の他面側１５０
ｂ（回路側電極に接合された側）では回路側電極１６０
の熱膨張に伴って引っ張り応力Ｆ1が生じ、半田層１５
０の各部が中央部から外側に向かって変位（引っ張り変
位）しようとする。一方、半田層１５０の一面側１５０
ａ（図示しない素子側電極を有する半導体素子１１０に
接合された側）では、半導体素子１１０があまり熱膨張
しないことから、半田層１５０各部の外側への変位（熱
膨張）を抑制しようとする圧縮応力Ｆ0が生じる。この
ように、半田層１５０の一面側１５０ａが拘束された状
態で他面側１５０ｂが外方に変位することによって半田
層１５０の内部に応力が発生する。この応力により、半
田層１５０を構成する半田に微細な傷や転移が発生して
組織が粗大化し（応力による半田の疲労）、さらには半
田層１５０にクラックが発生して接続信頼性を損なう場
合があった。
【０００６】面的に広がる半田層では、中央部から離れ
るにつれて変位が蓄積されるため、半田層の端部付近に
は特に大きな応力がかかる。また、半田層の面積が大き
くなるほど半田層の端部における変位量は大きくなる。
したがって、電気導通性や熱伝導性を向上させるために
半田層と電極（素子側電極および／または回路側電極）
との接合長さ（面積）を大きくすると、半田が応力によ
って疲労するという上述の問題がさらに顕在化する。
るにつれて変位が蓄積されるため、半田層の端部付近に
は特に大きな応力がかかる。また、半田層の面積が大き
くなるほど半田層の端部における変位量は大きくなる。
したがって、電気導通性や熱伝導性を向上させるために
半田層と電極（素子側電極および／または回路側電極）
との接合長さ（面積）を大きくすると、半田が応力によ
って疲労するという上述の問題がさらに顕在化する。
【０００７】本発明は、半導体素子の素子側電極と回路
側電極とが半田層を介して電気的に接続された構成であ
って、その接続信頼性が改善された半導体素子実装回路
を提供することを目的とする。また本発明は、素子側電
極と回路側電極との接続信頼性に優れた半導体素子の実
装方法を提供することを目的とする。
側電極とが半田層を介して電気的に接続された構成であ
って、その接続信頼性が改善された半導体素子実装回路
を提供することを目的とする。また本発明は、素子側電
極と回路側電極との接続信頼性に優れた半導体素子の実
装方法を提供することを目的とする。
【０００８】
【課題を解決するための手段、作用および効果】 本発
明では、素子側電極と半田層との間に応力緩和層を設け
ることによって、素子側電極と回路側電極が実質的に広
い範囲にわたって接続されることによって良好な電気導
通性を確保し、しかも、素子側電極と回路側電極の熱膨
張係数の相違にもかかわらずに両者ともに過大な応力が
作用しないようにすることに成功した。
明では、素子側電極と半田層との間に応力緩和層を設け
ることによって、素子側電極と回路側電極が実質的に広
い範囲にわたって接続されることによって良好な電気導
通性を確保し、しかも、素子側電極と回路側電極の熱膨
張係数の相違にもかかわらずに両者ともに過大な応力が
作用しないようにすることに成功した。
【０００９】本発明により提供される半導体素子実装回
路は、素子側電極が形成された半導体素子と、その電極
形成領域を含む半導体素子上に形成された応力緩和層
と、応力緩和層上に形成された半田層と、半田層と電気
的に接続された回路側電極とを備える。その応力緩和層
は、応力緩和層を貫通しており素子側電極と半田層とを
電気的に接続する貫通導電部と、貫通導電部を隔てる緩
衝部とを有する。ここで「隔てる」とは、複数の貫通導
電部を相互に隔てる場合のみならず、ひとつの貫通導電
部の一部と他部とを隔てる場合等をも含む意味である。
要するに、一つの貫通導電部あるいは複数の貫通導電部
からなる貫通導電部群の面方向の広がりが少なくとも一
部で緩衝部によって遮られていればよい。
路は、素子側電極が形成された半導体素子と、その電極
形成領域を含む半導体素子上に形成された応力緩和層
と、応力緩和層上に形成された半田層と、半田層と電気
的に接続された回路側電極とを備える。その応力緩和層
は、応力緩和層を貫通しており素子側電極と半田層とを
電気的に接続する貫通導電部と、貫通導電部を隔てる緩
衝部とを有する。ここで「隔てる」とは、複数の貫通導
電部を相互に隔てる場合のみならず、ひとつの貫通導電
部の一部と他部とを隔てる場合等をも含む意味である。
要するに、一つの貫通導電部あるいは複数の貫通導電部
からなる貫通導電部群の面方向の広がりが少なくとも一
部で緩衝部によって遮られていればよい。
【００１０】本発明の半導体素子実装回路では、半導体
素子と半田層との間に応力緩和層が設けられている。こ
の応力緩和層は、面内の少なくとも一方向に加えられた
応力に対して半田層よりも変形しやすい（例えばヤング
率がより低い）性質を有する。したがって、半導体素子
と回路側電極との熱膨張係数の違い等によって両者の間
に応力が生じた場合、この応力を応力緩和層の変形によ
り吸収し、半田層にかかる応力を緩和することができ
る。これにより半田層を構成する半田の疲労が軽減さ
れ、素子側電極と回路側電極との接続信頼性を長期に亘
って維持することができる。
素子と半田層との間に応力緩和層が設けられている。こ
の応力緩和層は、面内の少なくとも一方向に加えられた
応力に対して半田層よりも変形しやすい（例えばヤング
率がより低い）性質を有する。したがって、半導体素子
と回路側電極との熱膨張係数の違い等によって両者の間
に応力が生じた場合、この応力を応力緩和層の変形によ
り吸収し、半田層にかかる応力を緩和することができ
る。これにより半田層を構成する半田の疲労が軽減さ
れ、素子側電極と回路側電極との接続信頼性を長期に亘
って維持することができる。
【００１１】この応力緩和層に用いられる緩衝部は、前
記貫通導電部よりもヤング率の低い材料を主体として形
成されていることが好ましい。このような構成による
と、応力緩和層にかかる応力を主として緩衝部の変形に
より吸収することができるので、貫通導電部にかかる応
力が低減される。
記貫通導電部よりもヤング率の低い材料を主体として形
成されていることが好ましい。このような構成による
と、応力緩和層にかかる応力を主として緩衝部の変形に
より吸収することができるので、貫通導電部にかかる応
力が低減される。
【００１２】前記緩衝部の主体をなす「貫通導電部より
もヤング率の低い材料」の代表例としては、各種の有機
高分子が挙げられる。有機高分子のうち感光性樹脂が特
に好ましい。緩衝部が感光性樹脂を主体として構成され
ている場合には、応力緩和層の形成時において、フォト
リソグラフィ等により緩衝部の平面形状を容易に加工す
る（例えば貫通部を形成する加工を行う）ことができる
ので好都合である。
もヤング率の低い材料」の代表例としては、各種の有機
高分子が挙げられる。有機高分子のうち感光性樹脂が特
に好ましい。緩衝部が感光性樹脂を主体として構成され
ている場合には、応力緩和層の形成時において、フォト
リソグラフィ等により緩衝部の平面形状を容易に加工す
る（例えば貫通部を形成する加工を行う）ことができる
ので好都合である。
【００１３】前記貫通導電部は前記応力緩和層を実質的
に直線状に貫通していることが好ましい。このような直
線状の貫通導電部によると、例えば応力緩和層の表面と
平行に延びる部分を有する折れ線状の貫通導電部に比べ
て、素子側電極と回路側電極とをより導通性良く（低電
気抵抗で）接続することができる。また、半導体素子の
もつ熱を貫通導電部から半田層（さらには外部）へとよ
り効率よく放出することができる。
に直線状に貫通していることが好ましい。このような直
線状の貫通導電部によると、例えば応力緩和層の表面と
平行に延びる部分を有する折れ線状の貫通導電部に比べ
て、素子側電極と回路側電極とをより導通性良く（低電
気抵抗で）接続することができる。また、半導体素子の
もつ熱を貫通導電部から半田層（さらには外部）へとよ
り効率よく放出することができる。
【００１４】前記半導体素子の表面には前記素子側電極
を露出させる絶縁保護層が設けられていることが好まし
い。この絶縁保護層は酸化シリコン、窒化シリコン等の
絶縁性材料から構成することができる。絶縁保護層には
素子側電極を露出させる開口部が設けられており、この
開口部を通じて素子側電極と貫通導電部とが接続され
る。かかる絶縁保護層が設けられた半導体素子は動作の
安定性および耐久性に優れる。
を露出させる絶縁保護層が設けられていることが好まし
い。この絶縁保護層は酸化シリコン、窒化シリコン等の
絶縁性材料から構成することができる。絶縁保護層には
素子側電極を露出させる開口部が設けられており、この
開口部を通じて素子側電極と貫通導電部とが接続され
る。かかる絶縁保護層が設けられた半導体素子は動作の
安定性および耐久性に優れる。
【００１５】本発明により提供される半導体素子実装方
法は、素子側電極が形成された半導体素子を準備する工
程と、その電極形成領域を含む半導体素子上に応力緩和
層を形成する工程とを含む。その応力緩和層を形成する
工程は、半導体素子上に樹脂層を形成する工程と、樹脂
層をパターニングして素子側電極を露出させる工程と、
樹脂層に形成された間隙に金属を充填する工程とを包含
する。このように、パターニングされた樹脂層を金属充
填の型枠として利用することにより、この樹脂層（緩衝
部）によって隔てられた金属部（貫通導電部）を容易に
作製することができる。
法は、素子側電極が形成された半導体素子を準備する工
程と、その電極形成領域を含む半導体素子上に応力緩和
層を形成する工程とを含む。その応力緩和層を形成する
工程は、半導体素子上に樹脂層を形成する工程と、樹脂
層をパターニングして素子側電極を露出させる工程と、
樹脂層に形成された間隙に金属を充填する工程とを包含
する。このように、パターニングされた樹脂層を金属充
填の型枠として利用することにより、この樹脂層（緩衝
部）によって隔てられた金属部（貫通導電部）を容易に
作製することができる。
【００１６】前記樹脂層は感光性樹脂により形成され、
前記パターニングはフォトリソグラフィにより行われる
ことが好ましい。この場合には、貫通部を形成する位置
やその形状を容易に制御することができる。この貫通部
に金属を充填する方法としては無電解メッキ法が好まし
く用いられる。これら本発明の実装方法は、本発明のい
ずれかの半導体素子実装回路を作製するにあたって半導
体素子を実装する方法として好適である。
前記パターニングはフォトリソグラフィにより行われる
ことが好ましい。この場合には、貫通部を形成する位置
やその形状を容易に制御することができる。この貫通部
に金属を充填する方法としては無電解メッキ法が好まし
く用いられる。これら本発明の実装方法は、本発明のい
ずれかの半導体素子実装回路を作製するにあたって半導
体素子を実装する方法として好適である。
【００１７】
【発明の実施の形態】次に、後述する実施例の主要な特
徴を列記する。 （形態１）応力緩和層は、貫通導電部および／または緩
衝部が少なくとも一方向に規則的に繰り返された構造を
有する。 （形態２）応力緩和層は、貫通導電部および／または緩
衝部が直交する二方向に規則的に繰り返された構造を有
する。あるいは、互いに６０°の角度をなす三方向に規
則的に繰り返された構造を有する。 （形態３）応力緩和層の全体にわたって貫通導電部およ
び／または緩衝部が概ね均等な密度で分布している。 （形態４）応力緩和層は、この応力緩和層を貫通する複
数の貫通導電部が緩衝部によって互いに隔てられた構造
を有する。 （形態５）貫通導電部の表面には半田濡れ性のよい金属
からなるメッキが施されている。
徴を列記する。 （形態１）応力緩和層は、貫通導電部および／または緩
衝部が少なくとも一方向に規則的に繰り返された構造を
有する。 （形態２）応力緩和層は、貫通導電部および／または緩
衝部が直交する二方向に規則的に繰り返された構造を有
する。あるいは、互いに６０°の角度をなす三方向に規
則的に繰り返された構造を有する。 （形態３）応力緩和層の全体にわたって貫通導電部およ
び／または緩衝部が概ね均等な密度で分布している。 （形態４）応力緩和層は、この応力緩和層を貫通する複
数の貫通導電部が緩衝部によって互いに隔てられた構造
を有する。 （形態５）貫通導電部の表面には半田濡れ性のよい金属
からなるメッキが施されている。
【００１８】
【実施例】以下、本発明の好適な実施例について詳細に
説明する。本発明の回路に備えられる半導体素子または
本発明の方法により実装される半導体素子としては、各
種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar T
ransistor）等のバイポーラトランジスタや、ＭＯＳ等
の電界効果型トランジスタ等）を用いることができる。
この半導体素子が電力用半導体素子（ＩＧＢＴ、パワー
ＭＯＳ等）である場合には、本発明を適用することによ
る効果が特によく発揮される。
説明する。本発明の回路に備えられる半導体素子または
本発明の方法により実装される半導体素子としては、各
種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar T
ransistor）等のバイポーラトランジスタや、ＭＯＳ等
の電界効果型トランジスタ等）を用いることができる。
この半導体素子が電力用半導体素子（ＩＧＢＴ、パワー
ＭＯＳ等）である場合には、本発明を適用することによ
る効果が特によく発揮される。
【００１９】この半導体素子に設けられており応力緩和
層および半田層を介して回路側電極と接続される素子側
電極の種類は特に問わない。本発明を適用することによ
る効果は、この素子側電極が半導体素子の比較的広い
（例えば１mm×１mm以上）面積に亘って設けられている
場合によく発揮される。本発明における素子側電極の好
適例としては、電力用半導体素子のエミッタ電極および
／またはコレクタ電極（特に好ましくはエミッタ電極）
が挙げられる。
層および半田層を介して回路側電極と接続される素子側
電極の種類は特に問わない。本発明を適用することによ
る効果は、この素子側電極が半導体素子の比較的広い
（例えば１mm×１mm以上）面積に亘って設けられている
場合によく発揮される。本発明における素子側電極の好
適例としては、電力用半導体素子のエミッタ電極および
／またはコレクタ電極（特に好ましくはエミッタ電極）
が挙げられる。
【００２０】応力緩和層（貫通導電部）および半田層を
介してこの素子側電極と電気的に接続される回路側電極
の代表例としては、リードフレーム、二以上の半導体素
子を連結する導電バー、半導体素子が実装される回路基
板上に形成された導体膜（膜状電極）、この回路基板上
に配置された板状電極等が挙げられる。本発明は、回路
側電極がリードフレームまたは導電バーである場合に特
に好ましく適用される。このような場合には回路側電極
が大きく熱変形しやすいからである。
介してこの素子側電極と電気的に接続される回路側電極
の代表例としては、リードフレーム、二以上の半導体素
子を連結する導電バー、半導体素子が実装される回路基
板上に形成された導体膜（膜状電極）、この回路基板上
に配置された板状電極等が挙げられる。本発明は、回路
側電極がリードフレームまたは導電バーである場合に特
に好ましく適用される。このような場合には回路側電極
が大きく熱変形しやすいからである。
【００２１】次に、素子側電極と半田層との間に設けら
れる応力緩和層につき説明する。この応力緩和層は、半
導体素子のうち素子側電極の形成された領域（電極形成
領域）の少なくとも一部を含む範囲上に形成される。素
子側電極と回路側電極との電気導通性の観点からは、電
極形成領域の全体上に応力緩和層が形成されていること
が好ましい。また、半導体素子から外部への熱伝導性
（熱放出性）の観点からは、半導体素子の実質的に全面
に応力緩和層が形成されていることが好ましい。このよ
うに全面に形成された応力緩和層は製造容易性の点でも
有利である。なお、半導体素子の両面に電極（例えばエ
ミッタ電極およびコレクタ電極）が形成されている場
合、応力緩和層は半導体素子の一面上にのみ形成されて
いてもよく、両面上に形成されていてもよい。少なくと
も、回路基板に取り付けられる側（基板取付側）とは反
対側の面（半導体素子の上面）上に応力緩和層が形成さ
れていることが好ましい。基板取付側の素子側電極に接
続される回路側電極よりも、半導体素子の上面側の素子
側電極に接続される回路側電極のほうが熱変形しやすい
からである。半導体素子の一面上に形成される応力緩和
層は一続きになっていることが好ましいが、複数に分割
されていてもよい。
れる応力緩和層につき説明する。この応力緩和層は、半
導体素子のうち素子側電極の形成された領域（電極形成
領域）の少なくとも一部を含む範囲上に形成される。素
子側電極と回路側電極との電気導通性の観点からは、電
極形成領域の全体上に応力緩和層が形成されていること
が好ましい。また、半導体素子から外部への熱伝導性
（熱放出性）の観点からは、半導体素子の実質的に全面
に応力緩和層が形成されていることが好ましい。このよ
うに全面に形成された応力緩和層は製造容易性の点でも
有利である。なお、半導体素子の両面に電極（例えばエ
ミッタ電極およびコレクタ電極）が形成されている場
合、応力緩和層は半導体素子の一面上にのみ形成されて
いてもよく、両面上に形成されていてもよい。少なくと
も、回路基板に取り付けられる側（基板取付側）とは反
対側の面（半導体素子の上面）上に応力緩和層が形成さ
れていることが好ましい。基板取付側の素子側電極に接
続される回路側電極よりも、半導体素子の上面側の素子
側電極に接続される回路側電極のほうが熱変形しやすい
からである。半導体素子の一面上に形成される応力緩和
層は一続きになっていることが好ましいが、複数に分割
されていてもよい。
【００２２】応力緩和層のうち貫通導電部を構成する材
質としては、導電性および熱伝導性の高い金属が好まし
い。例えば、銅、銀、金、白金、ニッケル、コバルト、
亜鉛等の純金属およびそれらを含む合金が好ましく使用
される。また、これらの材料の表面に半田濡れ性のよい
金属（ニッケル、金等）がメッキされた貫通導電部であ
ってもよい。このようなメッキ層を形成することによ
り、半田付性の向上、材料費の低減、耐酸化性の向上等
を実現し得る。
質としては、導電性および熱伝導性の高い金属が好まし
い。例えば、銅、銀、金、白金、ニッケル、コバルト、
亜鉛等の純金属およびそれらを含む合金が好ましく使用
される。また、これらの材料の表面に半田濡れ性のよい
金属（ニッケル、金等）がメッキされた貫通導電部であ
ってもよい。このようなメッキ層を形成することによ
り、半田付性の向上、材料費の低減、耐酸化性の向上等
を実現し得る。
【００２３】応力緩和層のうち緩衝部は、貫通導電部と
比較してより変形しやすい性質を有することが好まし
い。このため、貫通導電部よりもヤング率の低い材料
（各種の有機高分子等）を主体として形成されているこ
とが好ましい。このような材料としては、ベンゾオキサ
ゾール、ポリイミド、ポリメチルアクリルアミドその
他、フォトリソグラフィに用いられる公知のポジ型また
はネガ型の感光性樹脂等を用いることができる。この緩
衝部は導電性でもよく絶縁性でもよい。緩衝部の導電性
を高めるために、有機高分子等からなるマトリックス中
に導電性充填材を分散させた構成等とすることができ
る。このような導電性充填材としては、導電性繊維（金
属繊維等）、導電性微粒子（金属微粒子等）等を用いる
ことができる。絶縁性を保持したまま熱伝導性を高める
ために、マトリックス中に絶縁性充填材を分散させた構
成とすることもできる。このような絶縁性充填材として
は、セラミックス（典型的にはＳｉＮ，ＡｌＮ等）の微
粒子等を用いることができる。
比較してより変形しやすい性質を有することが好まし
い。このため、貫通導電部よりもヤング率の低い材料
（各種の有機高分子等）を主体として形成されているこ
とが好ましい。このような材料としては、ベンゾオキサ
ゾール、ポリイミド、ポリメチルアクリルアミドその
他、フォトリソグラフィに用いられる公知のポジ型また
はネガ型の感光性樹脂等を用いることができる。この緩
衝部は導電性でもよく絶縁性でもよい。緩衝部の導電性
を高めるために、有機高分子等からなるマトリックス中
に導電性充填材を分散させた構成等とすることができ
る。このような導電性充填材としては、導電性繊維（金
属繊維等）、導電性微粒子（金属微粒子等）等を用いる
ことができる。絶縁性を保持したまま熱伝導性を高める
ために、マトリックス中に絶縁性充填材を分散させた構
成とすることもできる。このような絶縁性充填材として
は、セラミックス（典型的にはＳｉＮ，ＡｌＮ等）の微
粒子等を用いることができる。
【００２４】本発明の応力緩和層では、応力緩和層を貫
通する貫通導電部が緩衝部によって隔てられている。こ
のような応力緩和層の構造としては、面的に形成された
（連続した）緩衝部に貫通導電部が分散した構造、面的
に形成された（連続した）貫通導電部に緩衝部が分散し
た構造、板状（壁状）の貫通導電部および緩衝部が交互
に積層された構造、これらの一種または二種以上が混在
した構造等が例示される。
通する貫通導電部が緩衝部によって隔てられている。こ
のような応力緩和層の構造としては、面的に形成された
（連続した）緩衝部に貫通導電部が分散した構造、面的
に形成された（連続した）貫通導電部に緩衝部が分散し
た構造、板状（壁状）の貫通導電部および緩衝部が交互
に積層された構造、これらの一種または二種以上が混在
した構造等が例示される。
【００２５】好ましい応力緩和層の例としては、線状
（柱状）の貫通導電部が膜状（層状）の緩衝部を貫通し
た構造が挙げられる。この構造において、貫通導電部の
形状は円柱状、角柱状、円錐台状、角錐台状等とするこ
とができる。円柱状の貫通導電部を有する応力緩和層の
一例を図５に、四角柱状の貫通導電部を有する応力緩和
層の一例を図６に、六角柱状の貫通導電部を有する応力
緩和層の一例を図７に示す。これら図５〜図７におい
て、符号４０は応力緩和層を、符号４５は貫通導電部
を、符号４１は緩衝部を示している。このような構成に
おいて、柱状の貫通導電部は一方向に規則的に繰り返し
配置されていることが好ましい。図５および図７では直
交する二方向に、図６では互いに６０°の角度をなす三
方向に貫通導電部４５が繰り返し配置されている。な
お、上記とは逆に、線状の緩衝部が膜状の貫通導電部を
貫通した構造としてもよい。このような応力緩和層によ
っても応力を吸収する効果が得られる。
（柱状）の貫通導電部が膜状（層状）の緩衝部を貫通し
た構造が挙げられる。この構造において、貫通導電部の
形状は円柱状、角柱状、円錐台状、角錐台状等とするこ
とができる。円柱状の貫通導電部を有する応力緩和層の
一例を図５に、四角柱状の貫通導電部を有する応力緩和
層の一例を図６に、六角柱状の貫通導電部を有する応力
緩和層の一例を図７に示す。これら図５〜図７におい
て、符号４０は応力緩和層を、符号４５は貫通導電部
を、符号４１は緩衝部を示している。このような構成に
おいて、柱状の貫通導電部は一方向に規則的に繰り返し
配置されていることが好ましい。図５および図７では直
交する二方向に、図６では互いに６０°の角度をなす三
方向に貫通導電部４５が繰り返し配置されている。な
お、上記とは逆に、線状の緩衝部が膜状の貫通導電部を
貫通した構造としてもよい。このような応力緩和層によ
っても応力を吸収する効果が得られる。
【００２６】また、好ましい応力緩和層の他の例とし
て、板状（壁状）の貫通導電部および緩衝部が、応力緩
和層の厚み方向と非平行に交互に積層された構造が挙げ
られる。図８に示すように、貫通導電部４５および緩衝
部４１が半導体素子上にほぼ直立するように（積層方向
が半導体素子表面とほぼ平行になるように）積層されて
いることが好ましい。この積層方向に貫通導電部４５お
よび緩衝部４１が繰り返し配置されている。このような
構成の応力緩和層によると、この積層方向に近い方向
（特に積層方向に沿った方向）にかかる応力をよく緩和
（吸収）することができる。また、線状の貫通導電部に
比べて素子側電極と貫通導電部との合計接続面積を広く
とり得るので良好な導通性および熱伝導性を実現し得
る。
て、板状（壁状）の貫通導電部および緩衝部が、応力緩
和層の厚み方向と非平行に交互に積層された構造が挙げ
られる。図８に示すように、貫通導電部４５および緩衝
部４１が半導体素子上にほぼ直立するように（積層方向
が半導体素子表面とほぼ平行になるように）積層されて
いることが好ましい。この積層方向に貫通導電部４５お
よび緩衝部４１が繰り返し配置されている。このような
構成の応力緩和層によると、この積層方向に近い方向
（特に積層方向に沿った方向）にかかる応力をよく緩和
（吸収）することができる。また、線状の貫通導電部に
比べて素子側電極と貫通導電部との合計接続面積を広く
とり得るので良好な導通性および熱伝導性を実現し得
る。
【００２７】以下、線状の貫通導電部が膜状の緩衝部を
貫通した構造または板状の貫通導電部および緩衝部が交
互に積層された構造の応力緩和層を中心に説明する。貫
通導電部は応力緩和層をほぼ直線状に貫通して設けられ
ていることが好ましい。貫通する方向は応力緩和層の厚
み方向とほぼ平行であることが好ましい。すなわち、貫
通導電部が素子側電極上にほぼ直立していることが好ま
しい。このような応力緩和層によると、貫通導電部が応
力緩和層を斜めに（厚み方向と非平行に）貫通している
場合に比べて貫通導電部の長さを短くすることができる
ので導通性および伝熱性が良好である。
貫通した構造または板状の貫通導電部および緩衝部が交
互に積層された構造の応力緩和層を中心に説明する。貫
通導電部は応力緩和層をほぼ直線状に貫通して設けられ
ていることが好ましい。貫通する方向は応力緩和層の厚
み方向とほぼ平行であることが好ましい。すなわち、貫
通導電部が素子側電極上にほぼ直立していることが好ま
しい。このような応力緩和層によると、貫通導電部が応
力緩和層を斜めに（厚み方向と非平行に）貫通している
場合に比べて貫通導電部の長さを短くすることができる
ので導通性および伝熱性が良好である。
【００２８】貫通導電部の下端（半導体素子側端面）は
素子側電極に接続されている。この下端の形状は素子側
電極の表面形状に沿った形状（基本的には平面状）であ
ることが好ましい。一方、貫通導電部の上端は半田層に
接続されている。この上端は、緩衝部の表面（半田層側
表面）とほぼ同じ高さであってもよく、図２に示すよう
に、貫通導電部４５の上端が緩衝部４１の表面より幾分
盛り上がっていてもよい。あるいは、応力緩和層上に半
田層を形成する際に半田が進入可能な程度であれば、貫
通導電部の上端が緩衝部の表面より幾分凹んでいてもよ
い。
素子側電極に接続されている。この下端の形状は素子側
電極の表面形状に沿った形状（基本的には平面状）であ
ることが好ましい。一方、貫通導電部の上端は半田層に
接続されている。この上端は、緩衝部の表面（半田層側
表面）とほぼ同じ高さであってもよく、図２に示すよう
に、貫通導電部４５の上端が緩衝部４１の表面より幾分
盛り上がっていてもよい。あるいは、応力緩和層上に半
田層を形成する際に半田が進入可能な程度であれば、貫
通導電部の上端が緩衝部の表面より幾分凹んでいてもよ
い。
【００２９】貫通導電部は、応力緩和層のうち少なくと
も電極形成領域上に形成される部分では、概ね均等な間
隔で設けられていることが好ましい。貫通導電部が応力
緩和層の全体に亘って概ね等間隔で設けられていること
がより好ましい。これにより、応力緩和層にかかる応力
が著しく偏ることを抑制して、この応力を効率よく吸収
することができる。
も電極形成領域上に形成される部分では、概ね均等な間
隔で設けられていることが好ましい。貫通導電部が応力
緩和層の全体に亘って概ね等間隔で設けられていること
がより好ましい。これにより、応力緩和層にかかる応力
が著しく偏ることを抑制して、この応力を効率よく吸収
することができる。
【００３０】応力緩和層の好ましい厚さは１μm以上で
あり、より好ましくは５μm以上である。応力緩和層の
厚さが１μmよりも小さすぎると応力緩和効果が少なく
なる。一方、応力緩和層の厚さが大きすぎると、この応
力緩和層を貫通する貫通導電部が長くなることから導電
性および熱伝導性が低下しやすくなる。このため、通常
は応力緩和層の厚さを１０００μm以下とすることが好
ましい。なお、貫通導電部の好ましい長さ（応力緩和層
を貫通する方向に沿った長さをいう。）は１〜１０００
μmであり、より好ましくは５〜６００μmである。
あり、より好ましくは５μm以上である。応力緩和層の
厚さが１μmよりも小さすぎると応力緩和効果が少なく
なる。一方、応力緩和層の厚さが大きすぎると、この応
力緩和層を貫通する貫通導電部が長くなることから導電
性および熱伝導性が低下しやすくなる。このため、通常
は応力緩和層の厚さを１０００μm以下とすることが好
ましい。なお、貫通導電部の好ましい長さ（応力緩和層
を貫通する方向に沿った長さをいう。）は１〜１０００
μmであり、より好ましくは５〜６００μmである。
【００３１】複数の貫通導電部を備える構成において、
各貫通導電部と半田層および／または素子側電極との接
合部が大きすぎると、このような貫通導電部を備える応
力緩和層の応力緩和効果が少なくなったり、各接合部に
過剰な応力がかかったりすることがある。このため、各
接合部の最小幅（例えば、接合部が円状である場合には
直径、長方形状である場合には短辺の長さをいう。）は
１mm以下であることが好ましく、より好ましくは０．６
mm以下である。また、この最小幅が貫通導電部の長さよ
りも小さい場合には良好な応力緩和効果が得られるので
好ましい。一方、各貫通導電部と半田層および／または
素子側電極との接合部が小さすぎると導電性および熱伝
導性が小さくなる。このため、通常は貫通導電部の最小
幅を５μm以上とすることが好ましい。
各貫通導電部と半田層および／または素子側電極との接
合部が大きすぎると、このような貫通導電部を備える応
力緩和層の応力緩和効果が少なくなったり、各接合部に
過剰な応力がかかったりすることがある。このため、各
接合部の最小幅（例えば、接合部が円状である場合には
直径、長方形状である場合には短辺の長さをいう。）は
１mm以下であることが好ましく、より好ましくは０．６
mm以下である。また、この最小幅が貫通導電部の長さよ
りも小さい場合には良好な応力緩和効果が得られるので
好ましい。一方、各貫通導電部と半田層および／または
素子側電極との接合部が小さすぎると導電性および熱伝
導性が小さくなる。このため、通常は貫通導電部の最小
幅を５μm以上とすることが好ましい。
【００３２】複数の貫通導電部を備える構成において、
応力緩和層の単位面積当たりに備えられる貫通導電部の
数（形成密度）は、少なすぎると導電性および熱伝導性
が小さくなり、多すぎると応力緩和効果が小さくなる。
貫通導電部の好ましい形成密度は１〜４０，０００個／
mm2の範囲であり、より好ましくは３〜２０，０００個
／mm2の範囲である。一または二以上の貫通導電部を備
える構成において、応力緩和層の横断面に占める貫通導
電部の面積割合は１０〜９０％であることが好ましく、
より好ましくは２０〜８０％である。この面積割合が大
きすぎると応力緩和効果が少なくなり、小さすぎると導
電性および熱伝導性が低下する。なお、複数の貫通導電
部を備える応力緩和層において、各貫通導電部は他の貫
通導電部とほぼ完全に隔てられていることが好ましい
が、部分的に連結されていてもよい。例えば、貫通導電
部の上端（頂部）が緩衝層上で連結された形状等とする
ことができる。
応力緩和層の単位面積当たりに備えられる貫通導電部の
数（形成密度）は、少なすぎると導電性および熱伝導性
が小さくなり、多すぎると応力緩和効果が小さくなる。
貫通導電部の好ましい形成密度は１〜４０，０００個／
mm2の範囲であり、より好ましくは３〜２０，０００個
／mm2の範囲である。一または二以上の貫通導電部を備
える構成において、応力緩和層の横断面に占める貫通導
電部の面積割合は１０〜９０％であることが好ましく、
より好ましくは２０〜８０％である。この面積割合が大
きすぎると応力緩和効果が少なくなり、小さすぎると導
電性および熱伝導性が低下する。なお、複数の貫通導電
部を備える応力緩和層において、各貫通導電部は他の貫
通導電部とほぼ完全に隔てられていることが好ましい
が、部分的に連結されていてもよい。例えば、貫通導電
部の上端（頂部）が緩衝層上で連結された形状等とする
ことができる。
【００３３】このような応力緩和層は、半導体素子上に
樹脂層を形成する工程と、樹脂層をパターニングして素
子側電極を露出させる工程と、樹脂層に形成された間隙
に金属を充填する工程とを包含する方法により好適に形
成することができる。樹脂層を形成する工程は、半導体
素子上に樹脂組成物（感光性樹脂を主体とするものが好
ましい）を塗布することにより行うことができる。塗布
方法としては回転塗布、コーター塗布、キャスティング
等の従来公知の各種塗布方法を適宜採用することができ
る。応力緩和層の好ましい形成方法では、ここで形成さ
れた樹脂層の硬化物を緩衝部として用いる。この緩衝部
の厚さは樹脂層の最終硬化膜厚によって調節することが
できる。例えば、スピンナーを用いた回転塗布では、塗
布される樹脂組成物の粘度およびスピンナーの回転数等
により塗布厚を制御し得る。樹脂組成物の粘度が１００
０ｃＰ（１Ｐａ）である場合、スピンナーの回転数が２
６００のときに形成され得る緩衝部の厚さは例えば約５
μmであり、スピンナーの回転数が１６００のときに形
成され得る緩衝部の厚さは例えば約７μmである。
樹脂層を形成する工程と、樹脂層をパターニングして素
子側電極を露出させる工程と、樹脂層に形成された間隙
に金属を充填する工程とを包含する方法により好適に形
成することができる。樹脂層を形成する工程は、半導体
素子上に樹脂組成物（感光性樹脂を主体とするものが好
ましい）を塗布することにより行うことができる。塗布
方法としては回転塗布、コーター塗布、キャスティング
等の従来公知の各種塗布方法を適宜採用することができ
る。応力緩和層の好ましい形成方法では、ここで形成さ
れた樹脂層の硬化物を緩衝部として用いる。この緩衝部
の厚さは樹脂層の最終硬化膜厚によって調節することが
できる。例えば、スピンナーを用いた回転塗布では、塗
布される樹脂組成物の粘度およびスピンナーの回転数等
により塗布厚を制御し得る。樹脂組成物の粘度が１００
０ｃＰ（１Ｐａ）である場合、スピンナーの回転数が２
６００のときに形成され得る緩衝部の厚さは例えば約５
μmであり、スピンナーの回転数が１６００のときに形
成され得る緩衝部の厚さは例えば約７μmである。
【００３４】樹脂層をパターニングする工程はフォトリ
ソグラフィにより行われることが好ましい。このフォト
リソグラフィは常法に従って実施することができる。樹
脂層の間隙（素子側電極を露出させる貫通部）に金属を
充填する方法としては、無電解メッキ法、電解メッキ
法、スパッタリング等の各種方法を用いることができ
る。これらのうち無電解メッキ法を用いることが好まし
い。無電解メッキ法により充填される金属の好ましい例
としては、ニッケル、銅、金、クロム、コバルト、銀等
が挙げられる。無電解メッキ法を用いる場合において、
貫通部に充填する金属の量（メッキ厚さ）は、メッキ液
に含まれる各成分の濃度、メッキ液のｐＨ、浴温度等を
調整して析出速度を一定に保つとき、メッキ時間を管理
すること等により制御することができる。このメッキ厚
さは１μm以上であることが好ましい。メッキ厚さが１
μmよりも小さすぎるとピンホールが生じやすくなる場
合がある。メッキは少なくとも貫通部がほぼ満たされる
まで行うことが好ましい。メッキの上端が樹脂層よりも
高く盛り上がるまでメッキを進めてもよい。さらにメッ
キを進めて、各貫通部に充填された金属（貫通導電部）
の頂部（上端）同士が連結してもよい。
ソグラフィにより行われることが好ましい。このフォト
リソグラフィは常法に従って実施することができる。樹
脂層の間隙（素子側電極を露出させる貫通部）に金属を
充填する方法としては、無電解メッキ法、電解メッキ
法、スパッタリング等の各種方法を用いることができ
る。これらのうち無電解メッキ法を用いることが好まし
い。無電解メッキ法により充填される金属の好ましい例
としては、ニッケル、銅、金、クロム、コバルト、銀等
が挙げられる。無電解メッキ法を用いる場合において、
貫通部に充填する金属の量（メッキ厚さ）は、メッキ液
に含まれる各成分の濃度、メッキ液のｐＨ、浴温度等を
調整して析出速度を一定に保つとき、メッキ時間を管理
すること等により制御することができる。このメッキ厚
さは１μm以上であることが好ましい。メッキ厚さが１
μmよりも小さすぎるとピンホールが生じやすくなる場
合がある。メッキは少なくとも貫通部がほぼ満たされる
まで行うことが好ましい。メッキの上端が樹脂層よりも
高く盛り上がるまでメッキを進めてもよい。さらにメッ
キを進めて、各貫通部に充填された金属（貫通導電部）
の頂部（上端）同士が連結してもよい。
【００３５】かかる応力緩和層形成工程は、ウエハに形
成された（通常は複数の）半導体素子に対して行っても
よく、個々のチップに分割した後の半導体素子に対して
行ってもよい。製造効率の点からは、ウエハに形成され
た複数の半導体素子上にまとめて応力緩和層を形成した
後、これら応力緩和層を備える半導体素子を個々のチッ
プに分割することが好ましい。
成された（通常は複数の）半導体素子に対して行っても
よく、個々のチップに分割した後の半導体素子に対して
行ってもよい。製造効率の点からは、ウエハに形成され
た複数の半導体素子上にまとめて応力緩和層を形成した
後、これら応力緩和層を備える半導体素子を個々のチッ
プに分割することが好ましい。
【００３６】応力緩和層の機能につき図９および図１０
を用いて説明する。図９に示すように、本発明の典型的
な構成では、半導体素子１０と回路側電極６０との間
に、半導体素子側から順に応力緩和層４０および半田層
５０が設けられている。応力緩和層４０は、半導体素子
１０の素子側電極（図示せず）と半田層５０とを接続す
る複数の貫通導電部４５と、これら貫通導電部４５を互
いに隔てる緩衝部４１とを備える。半田層５０の一面側
５０ａは応力緩和層４０に接続され、他面側５０ｂは回
路側電極６０に接続されている。このような構成を有す
ることにより、例えば昇温により回路側電極６０が半導
体素子１０に比べて大きく熱膨張した場合、図１０に示
すように、この熱膨張程度の差を応力緩和層４０の変形
によって吸収することができる。したがって、応力緩和
層４０が形成されていない図１２に示す構成に比べて、
図１０に示す構成によると、半田層５０の一面側５０ａ
と他面側５０ｂとの間に生じる応力が低減される。
を用いて説明する。図９に示すように、本発明の典型的
な構成では、半導体素子１０と回路側電極６０との間
に、半導体素子側から順に応力緩和層４０および半田層
５０が設けられている。応力緩和層４０は、半導体素子
１０の素子側電極（図示せず）と半田層５０とを接続す
る複数の貫通導電部４５と、これら貫通導電部４５を互
いに隔てる緩衝部４１とを備える。半田層５０の一面側
５０ａは応力緩和層４０に接続され、他面側５０ｂは回
路側電極６０に接続されている。このような構成を有す
ることにより、例えば昇温により回路側電極６０が半導
体素子１０に比べて大きく熱膨張した場合、図１０に示
すように、この熱膨張程度の差を応力緩和層４０の変形
によって吸収することができる。したがって、応力緩和
層４０が形成されていない図１２に示す構成に比べて、
図１０に示す構成によると、半田層５０の一面側５０ａ
と他面側５０ｂとの間に生じる応力が低減される。
【００３７】素子側電極と半田層５０との電気的接続は
複数の貫通導電部４５によりなされる。このように、半
導体素子１０と半田層５０との接合部を複数に分割して
いるので、図１１に示すように半導体素子１１０を面的
に半田付（ベタ付）する場合に比べ、各貫通導電部４５
と半導体素子電極１０（素子側電極）との接合面積（接
合長さ）は小さくなる。また、各貫通導電部４５は緩衝
部４１を隔ててほぼ独立しており、貫通導電部間４５の
干渉がない。このため、半導体素子の個々の場所で素子
の横（面内）方向に働く圧縮変位あるいは引っ張り変位
が生じた場合にも、各貫通導電部４５において発生する
のは主として純粋な剪断応力であって、貫通導電部４５
相互の間に生じる応力は比較的小さく抑えられる。この
ように、本発明の応力緩和層を設けることにより、半田
にかかる応力が低減されることから半田の寿命が延び、
素子側電極と回路側電極との接続信頼性が向上する。
複数の貫通導電部４５によりなされる。このように、半
導体素子１０と半田層５０との接合部を複数に分割して
いるので、図１１に示すように半導体素子１１０を面的
に半田付（ベタ付）する場合に比べ、各貫通導電部４５
と半導体素子電極１０（素子側電極）との接合面積（接
合長さ）は小さくなる。また、各貫通導電部４５は緩衝
部４１を隔ててほぼ独立しており、貫通導電部間４５の
干渉がない。このため、半導体素子の個々の場所で素子
の横（面内）方向に働く圧縮変位あるいは引っ張り変位
が生じた場合にも、各貫通導電部４５において発生する
のは主として純粋な剪断応力であって、貫通導電部４５
相互の間に生じる応力は比較的小さく抑えられる。この
ように、本発明の応力緩和層を設けることにより、半田
にかかる応力が低減されることから半田の寿命が延び、
素子側電極と回路側電極との接続信頼性が向上する。
【００３８】また、本発明の典型的な構成では、素子側
電極上に分散された複数の貫通導電部を介して素子側電
極と回路側電極とを接続するので、従来のワイヤボンデ
ィングによる接続に比べて良好な導通性および熱伝導性
を実現し得る。また、素子側電極と回路側電極とが素子
側電極の複数箇所で接続されるので、ワイヤボンディン
グによる接続に比べて素子側電極内における電流経路を
短縮し得る。これにより電気抵抗を低減することができ
る。
電極上に分散された複数の貫通導電部を介して素子側電
極と回路側電極とを接続するので、従来のワイヤボンデ
ィングによる接続に比べて良好な導通性および熱伝導性
を実現し得る。また、素子側電極と回路側電極とが素子
側電極の複数箇所で接続されるので、ワイヤボンディン
グによる接続に比べて素子側電極内における電流経路を
短縮し得る。これにより電気抵抗を低減することができ
る。
【００３９】この貫通導電部は緩衝部によって隔てられ
ている。この緩衝部は、応力緩和層に加えられた応力を
吸収するとともに、貫通導電部を保護（形状維持、応力
緩和等）する役割を果たすことができる。また、上述の
ように貫通導電部を形成する際の型枠（マスク）として
も利用することができる。さらに、貫通導電部上と回路
側電極とを半田付する際に、貫通導電部の間に半田が回
りこむことを防ぐ役割を果たすことができる。
ている。この緩衝部は、応力緩和層に加えられた応力を
吸収するとともに、貫通導電部を保護（形状維持、応力
緩和等）する役割を果たすことができる。また、上述の
ように貫通導電部を形成する際の型枠（マスク）として
も利用することができる。さらに、貫通導電部上と回路
側電極とを半田付する際に、貫通導電部の間に半田が回
りこむことを防ぐ役割を果たすことができる。
【００４０】以下、本発明に関する実験例を説明する
が、本発明をかかる実施例に示すものに限定することを
意図したものではない。
が、本発明をかかる実施例に示すものに限定することを
意図したものではない。
【００４１】（１）半導体素子の作製
以下に示す方法により、図１に示す半導体素子（トレン
チ型ＩＧＢＴ）を作製した。図示するように、ｐ型シリ
コン基板２上にｎ型層４，６，８をエピタキシャル成長
させたウエハ１１に、イオン注入や熱拡散を順次行うこ
とによりｐベース層１３、ｎエミッタ層１５を形成し
た。
チ型ＩＧＢＴ）を作製した。図示するように、ｐ型シリ
コン基板２上にｎ型層４，６，８をエピタキシャル成長
させたウエハ１１に、イオン注入や熱拡散を順次行うこ
とによりｐベース層１３、ｎエミッタ層１５を形成し
た。
【００４２】このウエハ１１の表面に、ＲＩＥ（Reacti
ve Ion Etching）によって複数のストライプ状の溝を形
成した。この溝内およびウエハの表面を拡散炉等により
酸化させてゲート酸化膜２１を形成した。ＣＶＤ（Chem
ical Vapor Deposition）等によりポリシリコンを堆積
させて、溝内にポリシリコン２３を埋め込んだ。必要箇
所（溝内および接続部）のポリシリコンを保護するレジ
ストパターン（フォトリソグラフィにより作製した。以
下同じ。）を形成し、このレジストパターンから露出し
たポリシリコン２３をＲＩＥ，ＣＤＥ（Chemical Dry E
tching）等の方法により除去（エッチバック）した。こ
のようにしてスイッチング制御用のゲート２５を作製し
た。
ve Ion Etching）によって複数のストライプ状の溝を形
成した。この溝内およびウエハの表面を拡散炉等により
酸化させてゲート酸化膜２１を形成した。ＣＶＤ（Chem
ical Vapor Deposition）等によりポリシリコンを堆積
させて、溝内にポリシリコン２３を埋め込んだ。必要箇
所（溝内および接続部）のポリシリコンを保護するレジ
ストパターン（フォトリソグラフィにより作製した。以
下同じ。）を形成し、このレジストパターンから露出し
たポリシリコン２３をＲＩＥ，ＣＤＥ（Chemical Dry E
tching）等の方法により除去（エッチバック）した。こ
のようにしてスイッチング制御用のゲート２５を作製し
た。
【００４３】ゲート２５の作製されたウエハ表面に、ゲ
ート２５を覆うとともにエミッタ層１５の一部を露出さ
せる層間絶縁膜２７を形成した後、スパッタリング法に
よりアルミニウム（Ａｌ）を成膜した。必要箇所のＡｌ
膜を覆うレジストパターンを作製し、レジストパターン
から露出したＡｌ膜をウェットエッチングにより除去し
てＡｌ配線を作製した。このＡｌ配線によりエミッタ電
極３１とゲート電極（図示せず）が形成される。また、
このＡｌ配線と同様にしてウエハの裏面にコレクタ電極
３３を作製した。
ート２５を覆うとともにエミッタ層１５の一部を露出さ
せる層間絶縁膜２７を形成した後、スパッタリング法に
よりアルミニウム（Ａｌ）を成膜した。必要箇所のＡｌ
膜を覆うレジストパターンを作製し、レジストパターン
から露出したＡｌ膜をウェットエッチングにより除去し
てＡｌ配線を作製した。このＡｌ配線によりエミッタ電
極３１とゲート電極（図示せず）が形成される。また、
このＡｌ配線と同様にしてウエハの裏面にコレクタ電極
３３を作製した。
【００４４】（２）絶縁保護層の形成
図２に示すように、上記（１）により半導体素子が形成
されたウエハ１１の表面に、プラズマＣＶＤによりシリ
コン酸化膜３５を成膜した。このシリコン酸化膜３５
は、半導体素子を外界から保護するための絶縁保護層
（パッシベーション膜）である。レジストパターンを利
用して、Ａｌ配線上に形成されたシリコン酸化膜（絶縁
保護層）３５の一部をＲＩＥにより除去して窓３７を開
け、この窓３７からＡｌ配線（エミッタ電極３１等）を
露出させた。これにより、Ａｌ配線と外部とを接続する
ためのパッドを形成した。
されたウエハ１１の表面に、プラズマＣＶＤによりシリ
コン酸化膜３５を成膜した。このシリコン酸化膜３５
は、半導体素子を外界から保護するための絶縁保護層
（パッシベーション膜）である。レジストパターンを利
用して、Ａｌ配線上に形成されたシリコン酸化膜（絶縁
保護層）３５の一部をＲＩＥにより除去して窓３７を開
け、この窓３７からＡｌ配線（エミッタ電極３１等）を
露出させた。これにより、Ａｌ配線と外部とを接続する
ためのパッドを形成した。
【００４５】（３）応力緩和層の形成
上記（２）で得られたウエハ１１上に応力緩和層４０を
形成した。図２に示すように、シリコン酸化膜３５の形
成されたウエハ１１の表面に、感光性樹脂を主成分とす
る樹脂組成物をスピンナーにより塗布して樹脂層４１を
形成した。感光性樹脂としてはポリベンゾオキサゾール
を用いた。この樹脂層４１をフォトリソグラフィにより
パターニングして、エミッタ電極（素子側電極）３１の
一部を露出させる複数の円柱状貫通孔（間隙）４３を形
成した。これら貫通孔４３は、樹脂層４１の厚み方向に
穿たれている。このパターニングされた樹脂層４１を有
するウエハ１１を硝酸でエッチングし、貫通孔４３から
露出されたエミッタ電極３１の表面に形成されたＡｌ酸
化膜を除去した。さらに亜鉛を含む強アルカリ溶液に浸
漬し、エミッタ電極３１の露出表面を亜鉛で置換するジ
ンケート処理を行った。硝酸ニッケル、乳酸および次亜
リン酸ナトリウムを含有するメッキ浴にウエハ１１を浸
漬して無電解ニッケルメッキを行った。これにより、貫
通孔４３から露出されたエミッタ電極３１上にニッケル
を析出させて、エミッタ電極３１上に直立した円柱状の
貫通導電部４５を形成した。この無電解ニッケルメッキ
は、図２に示すように、析出したニッケル（貫通導電部
４５）が貫通孔４３を満たし、さらにその上端が樹脂層
４１よりも高くマッシュルーム状に盛り上がるまで行っ
た。なお、貫通導電部の酸化を抑制するため、無電解ニ
ッケルメッキにより析出したニッケルの露出表面にさら
に金メッキを施してもよい。例えば、シアン化金カリウ
ム主成分とするメッキ浴を用いた置換金メッキ法、また
は亜硫酸ナトリウムを添加成分とするメッキ浴を用いた
無電解メッキ法により金メッキ層を形成することができ
る。
形成した。図２に示すように、シリコン酸化膜３５の形
成されたウエハ１１の表面に、感光性樹脂を主成分とす
る樹脂組成物をスピンナーにより塗布して樹脂層４１を
形成した。感光性樹脂としてはポリベンゾオキサゾール
を用いた。この樹脂層４１をフォトリソグラフィにより
パターニングして、エミッタ電極（素子側電極）３１の
一部を露出させる複数の円柱状貫通孔（間隙）４３を形
成した。これら貫通孔４３は、樹脂層４１の厚み方向に
穿たれている。このパターニングされた樹脂層４１を有
するウエハ１１を硝酸でエッチングし、貫通孔４３から
露出されたエミッタ電極３１の表面に形成されたＡｌ酸
化膜を除去した。さらに亜鉛を含む強アルカリ溶液に浸
漬し、エミッタ電極３１の露出表面を亜鉛で置換するジ
ンケート処理を行った。硝酸ニッケル、乳酸および次亜
リン酸ナトリウムを含有するメッキ浴にウエハ１１を浸
漬して無電解ニッケルメッキを行った。これにより、貫
通孔４３から露出されたエミッタ電極３１上にニッケル
を析出させて、エミッタ電極３１上に直立した円柱状の
貫通導電部４５を形成した。この無電解ニッケルメッキ
は、図２に示すように、析出したニッケル（貫通導電部
４５）が貫通孔４３を満たし、さらにその上端が樹脂層
４１よりも高くマッシュルーム状に盛り上がるまで行っ
た。なお、貫通導電部の酸化を抑制するため、無電解ニ
ッケルメッキにより析出したニッケルの露出表面にさら
に金メッキを施してもよい。例えば、シアン化金カリウ
ム主成分とするメッキ浴を用いた置換金メッキ法、また
は亜硫酸ナトリウムを添加成分とするメッキ浴を用いた
無電解メッキ法により金メッキ層を形成することができ
る。
【００４６】（４）回路側電極との接続
上記（３）により得られたウエハをダイシングして個々
のチップに分割した。各チップの応力緩和層形成側に板
状の半田を載せ、さらにその半田の上にリードフレーム
を載せたものを還元雰囲気の炉に通した。このことによ
って、応力緩和層とリードフレームとを接続する半田層
を形成した。その後、半導体素子の下面（応力緩和層の
形成されていない側；コレクタ電極側）およびリードフ
レームを回路基板（窒化アルミナ製等）に接合した。こ
のようにして、図３に示すように、半導体素子１０のエ
ミッタ電極側（図３の上側）が応力緩和層４０および半
田層５０を介してリードフレーム６０に接続され、半導
体素子１０のコレクタ電極側（図３の下側）が回路基板
７０に半田付されたＩＧＢＴ実装回路を得た。回路基板
７０の表面には回路パターン７２が形成されている。半
導体素子１０の他面はこの回路パターン７２により形成
された回路側電極に半田層５５を介して接続されてい
る。リードフレーム６０の一端は半田層５７を介して回
路パターン７２に接続されている。
のチップに分割した。各チップの応力緩和層形成側に板
状の半田を載せ、さらにその半田の上にリードフレーム
を載せたものを還元雰囲気の炉に通した。このことによ
って、応力緩和層とリードフレームとを接続する半田層
を形成した。その後、半導体素子の下面（応力緩和層の
形成されていない側；コレクタ電極側）およびリードフ
レームを回路基板（窒化アルミナ製等）に接合した。こ
のようにして、図３に示すように、半導体素子１０のエ
ミッタ電極側（図３の上側）が応力緩和層４０および半
田層５０を介してリードフレーム６０に接続され、半導
体素子１０のコレクタ電極側（図３の下側）が回路基板
７０に半田付されたＩＧＢＴ実装回路を得た。回路基板
７０の表面には回路パターン７２が形成されている。半
導体素子１０の他面はこの回路パターン７２により形成
された回路側電極に半田層５５を介して接続されてい
る。リードフレーム６０の一端は半田層５７を介して回
路パターン７２に接続されている。
【００４７】（５）応用例
上記実験例では樹脂層４１を形成する感光性樹脂として
ポリベンゾオキサゾールを用いたが、ポリベンゾオキサ
ゾールに代えてポリメチルアクリルアミド等を用いても
よい。フォトリソグラフィによる樹脂層４１のパターニ
ングに用いるマスクとしては、窒化シリコン膜上に厚さ
１〜５μmのチタン箔および厚さ１〜１５μmの金を蒸着
したもの等を使用することができる。ポリメチルアクリ
ルアミドを主成分とする厚さ１００〜６００μmの樹脂
層をキャスティング法により形成し、その上に上述のマ
スクを置き、シンクロトロン放射で得られるＸ線（Ｘ線
ピーク；０．２nm、Ｘ線強度；１０kj/cm2）を照射して
パターニングした場合、樹脂層の厚さが６００μm程度
以下であればパターニング（解像）が可能であった。
ポリベンゾオキサゾールを用いたが、ポリベンゾオキサ
ゾールに代えてポリメチルアクリルアミド等を用いても
よい。フォトリソグラフィによる樹脂層４１のパターニ
ングに用いるマスクとしては、窒化シリコン膜上に厚さ
１〜５μmのチタン箔および厚さ１〜１５μmの金を蒸着
したもの等を使用することができる。ポリメチルアクリ
ルアミドを主成分とする厚さ１００〜６００μmの樹脂
層をキャスティング法により形成し、その上に上述のマ
スクを置き、シンクロトロン放射で得られるＸ線（Ｘ線
ピーク；０．２nm、Ｘ線強度；１０kj/cm2）を照射して
パターニングした場合、樹脂層の厚さが６００μm程度
以下であればパターニング（解像）が可能であった。
【００４８】上記実験例では無電解ニッケルメッキより
貫通導電部を形成したが、この貫通導電部を無電解銅メ
ッキにより形成してもよい。この無電解銅メッキは、例
えば、硫酸銅、ロシェル塩およびホルムアルデヒド等を
含有するメッキ浴にパターニングされたウエハを浸漬し
て行うことができる。その後、銅の酸化防止や半田付性
向上等の目的で、無電解ニッケルメッキおよび／または
無電解金メッキを施してもよい。
貫通導電部を形成したが、この貫通導電部を無電解銅メ
ッキにより形成してもよい。この無電解銅メッキは、例
えば、硫酸銅、ロシェル塩およびホルムアルデヒド等を
含有するメッキ浴にパターニングされたウエハを浸漬し
て行うことができる。その後、銅の酸化防止や半田付性
向上等の目的で、無電解ニッケルメッキおよび／または
無電解金メッキを施してもよい。
【００４９】上記実験例では半導体素子の上面側（基板
取付側とは反対側）のみに応力緩和層を設けたが、半導
体素子の下面側（基板取付側）に応力緩和層を設けても
よく、半導体素子の上下に応力緩和層を設けてもよい。
半導体素子の上下に応力緩和層を設けた半導体素子実装
回路の一例を図４に示す。図示するように、複数（ここ
では二つが示されている）の半導体素子１０が導電バー
６２（回路側電極）によって連結されている。導電バー
６２と各半導体素子１０の上面に形成された電極との接
続は、上記実施例と同様に、応力緩和層４０および半田
層５０を介して行われている。半導体素子１０の下面に
形成された電極もまた、この下面に設けられた応力緩和
層４８および半田層５５を介して、回路基板７０表面に
回路パターン（図示せず）により形成された回路側電極
に接続されている。このような構成では、半導体素子１
０と導電バー６２との熱膨張係数の違いにより導電バー
６２と個々の半導体素子１０との間に生じる応力Ｆ 1に
加え、回路基板７０と導電バー６２との熱膨張係数の違
いによって各半導体素子１０の全体を回路基板７０に対
して変位させようとする応力Ｆ2が発生し得る。図４に
示す構成によると、半導体素子１０の上下に設けられた
応力緩和層４０，４８によってこの応力Ｆ2を吸収する
ことができる。これにより、半導体素子１０と半田層５
０，５５との間に生じる応力を低減することができる。
なお、この応力Ｆ2は、上側応力緩和層４０および下側
応力緩和層４８のいずれか一方によっても緩和し得る。
取付側とは反対側）のみに応力緩和層を設けたが、半導
体素子の下面側（基板取付側）に応力緩和層を設けても
よく、半導体素子の上下に応力緩和層を設けてもよい。
半導体素子の上下に応力緩和層を設けた半導体素子実装
回路の一例を図４に示す。図示するように、複数（ここ
では二つが示されている）の半導体素子１０が導電バー
６２（回路側電極）によって連結されている。導電バー
６２と各半導体素子１０の上面に形成された電極との接
続は、上記実施例と同様に、応力緩和層４０および半田
層５０を介して行われている。半導体素子１０の下面に
形成された電極もまた、この下面に設けられた応力緩和
層４８および半田層５５を介して、回路基板７０表面に
回路パターン（図示せず）により形成された回路側電極
に接続されている。このような構成では、半導体素子１
０と導電バー６２との熱膨張係数の違いにより導電バー
６２と個々の半導体素子１０との間に生じる応力Ｆ 1に
加え、回路基板７０と導電バー６２との熱膨張係数の違
いによって各半導体素子１０の全体を回路基板７０に対
して変位させようとする応力Ｆ2が発生し得る。図４に
示す構成によると、半導体素子１０の上下に設けられた
応力緩和層４０，４８によってこの応力Ｆ2を吸収する
ことができる。これにより、半導体素子１０と半田層５
０，５５との間に生じる応力を低減することができる。
なお、この応力Ｆ2は、上側応力緩和層４０および下側
応力緩和層４８のいずれか一方によっても緩和し得る。
【００５０】以上、本発明の具体例を詳細に説明した
が、これらは例示にすぎず、特許請求の範囲を限定する
ものではない。特許請求の範囲に記載の技術には、以上
に例示した具体例を様々に変形、変更したものが含まれ
る。また、本明細書または図面に説明した技術要素は、
単独であるいは各種の組み合わせによって技術的有用性
を発揮するものであり、出願時請求項記載の組み合わせ
に限定されるものではない。また、本明細書または図面
に例示した技術は複数目的を同時に達成するものであ
り、そのうちの一つの目的を達成すること自体で技術的
有用性を持つものである。
が、これらは例示にすぎず、特許請求の範囲を限定する
ものではない。特許請求の範囲に記載の技術には、以上
に例示した具体例を様々に変形、変更したものが含まれ
る。また、本明細書または図面に説明した技術要素は、
単独であるいは各種の組み合わせによって技術的有用性
を発揮するものであり、出願時請求項記載の組み合わせ
に限定されるものではない。また、本明細書または図面
に例示した技術は複数目的を同時に達成するものであ
り、そのうちの一つの目的を達成すること自体で技術的
有用性を持つものである。
【図１】 本発明の一実験例に係る半導体素子を示す断
面図である。
面図である。
【図２】 図１に示す半導体素子上に応力緩和層を形成
した断面図である。
した断面図である。
【図３】 本発明の一実験例に係る半導体素子実装回路
を示す断面図である。
を示す断面図である。
【図４】 本発明の一応用例に係る半導体素子実装回路
を示す断面図である。
を示す断面図である。
【図５】 円柱状の貫通導電部を備える応力緩和層の一
例を模式的に示す斜視図である。
例を模式的に示す斜視図である。
【図６】 四角柱状の貫通導電部を備える応力緩和層の
一例を模式的に示す斜視図である。
一例を模式的に示す斜視図である。
【図７】 六角柱状の貫通導電部を備える応力緩和層の
一例を模式的に示す斜視図である。
一例を模式的に示す斜視図である。
【図８】 板状の貫通導電部および緩衝部が積層された
構造の応力緩和層の一例を模式的に示す斜視図である。
構造の応力緩和層の一例を模式的に示す斜視図である。
【図９】 半導体素子と回路側電極とが応力緩和層を用
いて接続された構造を示す模式的断面図である。
いて接続された構造を示す模式的断面図である。
【図１０】 図９に示す接続構造の昇温時の状態を示す
模式的断面図である。
模式的断面図である。
【図１１】 半導体素子と回路側電極との従来の接続構
造を示す模式的断面図である。
造を示す模式的断面図である。
【図１２】 図１１に示す接続構造の昇温時の状態を示
す模式的断面図である。
す模式的断面図である。
１０ 半導体素子
１１ ウエハ（半導体素子）
３１ エミッタ電極（素子側電極）
３３ コレクタ電極（素子側電極）
３５ シリコン酸化膜（絶縁保護層）
４０，４８ 応力緩和層
４１ 樹脂層（緩衝部）
４３ 貫通孔（貫通部、間隙）
４５ 貫通導電部
５０，５５，５７ 半田層
６０ リードフレーム（回路側電極）
６２ 導電バー（回路側電極）
７０ 回路基板
７２ 回路パターン（回路側電極）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 橋本 雅人
愛知県豊田市トヨタ町１番地 トヨタ自動
車株式会社内
(72)発明者 小池 伸二
愛知県豊田市トヨタ町１番地 トヨタ自動
車株式会社内
(72)発明者 山中 政彦
愛知県豊田市トヨタ町１番地 トヨタ自動
車株式会社内
Ｆターム(参考） 5F033 HH07 HH11 HH13 HH14 HH15
JJ07 JJ11 JJ13 JJ14 JJ15
KK08 PP28 RR21 RR22 RR27
SS22 VV07 XX19
Claims (8)
- 【請求項１】 素子側電極が形成された半導体素子と、 その電極形成領域を含む半導体素子上に形成された応力
緩和層と、 応力緩和層上に形成された半田層と、 半田層と電気的に接続された回路側電極とを備え、 その応力緩和層は、 応力緩和層を貫通しており素子側電極と半田層とを電気
的に接続する貫通導電部と、 貫通導電部を隔てる緩衝部とを有する半導体素子実装回
路。 - 【請求項２】 前記緩衝部は前記貫通導電部よりもヤン
グ率の低い材料を主体として形成されている請求項１に
記載の半導体素子実装回路。 - 【請求項３】 前記緩衝部は感光性樹脂により形成され
ている請求項１または２に記載の半導体素子実装回路。 - 【請求項４】 前記貫通導電部は前記応力緩和層を直線
状に貫通している請求項１，２または３に記載の半導体
素子実装回路。 - 【請求項５】 前記半導体素子の表面には前記素子側電
極を露出させる絶縁保護層が設けられている請求項１か
ら４のいずれか一項に記載の半導体素子実装回路。 - 【請求項６】 素子側電極が形成された半導体素子を準
備する工程と、 その電極形成領域を含む半導体素子上に応力緩和層を形
成する工程とを含み、 その応力緩和層を形成する工程は、 半導体素子上に樹脂層を形成する工程と、 樹脂層をパターニングして素子側電極を露出させる工程
と、 樹脂層に形成された間隙に金属を充填する工程とを包含
する半導体素子実装方法。 - 【請求項７】 前記樹脂層は感光性樹脂により形成さ
れ、前記パターニングはフォトリソグラフィにより行わ
れる請求項６に記載の半導体素子実装方法。 - 【請求項８】 前記樹脂層の間隙への金属の充填は無電
解メッキ法により行われる請求項６または７に記載の半
導体素子実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033048A JP4093765B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体素子実装回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033048A JP4093765B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体素子実装回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234447A true JP2003234447A (ja) | 2003-08-22 |
| JP4093765B2 JP4093765B2 (ja) | 2008-06-04 |
Family
ID=27775988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002033048A Expired - Fee Related JP4093765B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体素子実装回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4093765B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210519A (ja) * | 2005-01-26 | 2006-08-10 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
| JP2007194329A (ja) * | 2006-01-18 | 2007-08-02 | Denso Corp | 導電性接合部材およびその製造方法ならびに導電性接合部材を用いた電子部品の実装構造 |
| JP2008538660A (ja) * | 2005-04-22 | 2008-10-30 | インターナショナル レクティファイアー コーポレイション | チップスケールパッケージ |
| JP2010268011A (ja) * | 2010-09-01 | 2010-11-25 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
| JP2013214783A (ja) * | 2013-07-25 | 2013-10-17 | Okutekku:Kk | 半導体装置および電極用部材の製造方法 |
| WO2013171842A1 (ja) * | 2012-05-15 | 2013-11-21 | 株式会社安川電機 | 半導体装置および半導体装置の製造方法 |
| JP2015023183A (ja) * | 2013-07-19 | 2015-02-02 | 三菱電機株式会社 | パワーモジュール |
| JP2017168596A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
| CN113299616A (zh) * | 2021-05-06 | 2021-08-24 | 浙江里阳半导体有限公司 | 半导体器件的制造方法 |
-
2002
- 2002-02-08 JP JP2002033048A patent/JP4093765B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210519A (ja) * | 2005-01-26 | 2006-08-10 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US8324726B2 (en) | 2005-02-28 | 2012-12-04 | Octec, Inc. | Semiconductor device, electrode member and electrode member fabrication method |
| JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
| US9035453B2 (en) | 2005-02-28 | 2015-05-19 | Octec, Inc. | Semiconductor device |
| DE102006009021B4 (de) * | 2005-02-28 | 2015-01-22 | Fuji Electric Co., Ltd. | Halbleiterbauelement mit Elektrodenteil |
| JP4613077B2 (ja) * | 2005-02-28 | 2011-01-12 | 株式会社オクテック | 半導体装置、電極用部材および電極用部材の製造方法 |
| JP2008538660A (ja) * | 2005-04-22 | 2008-10-30 | インターナショナル レクティファイアー コーポレイション | チップスケールパッケージ |
| US8466546B2 (en) | 2005-04-22 | 2013-06-18 | International Rectifier Corporation | Chip-scale package |
| JP2007194329A (ja) * | 2006-01-18 | 2007-08-02 | Denso Corp | 導電性接合部材およびその製造方法ならびに導電性接合部材を用いた電子部品の実装構造 |
| JP2010268011A (ja) * | 2010-09-01 | 2010-11-25 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
| WO2013171842A1 (ja) * | 2012-05-15 | 2013-11-21 | 株式会社安川電機 | 半導体装置および半導体装置の製造方法 |
| JP2015023183A (ja) * | 2013-07-19 | 2015-02-02 | 三菱電機株式会社 | パワーモジュール |
| JP2013214783A (ja) * | 2013-07-25 | 2013-10-17 | Okutekku:Kk | 半導体装置および電極用部材の製造方法 |
| JP2017168596A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
| CN113299616A (zh) * | 2021-05-06 | 2021-08-24 | 浙江里阳半导体有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4093765B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI304312B (en) | Circuit device and process | |
| US20180366380A1 (en) | Semiconductor package including a semiconductor die having redistributed pads | |
| US7851913B2 (en) | Semiconductor device including a power device with first metal layer and second metal layer laterally spaced apart | |
| JP6250864B2 (ja) | パワー半導体装置 | |
| JP5009976B2 (ja) | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ | |
| US8058732B2 (en) | Semiconductor die structures for wafer-level chipscale packaging of power devices, packages and systems for using the same, and methods of making the same | |
| US7960800B2 (en) | Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same | |
| TWI394254B (zh) | 具窗口陣列之上顯露式夾片 | |
| DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
| US20060081996A1 (en) | Semiconductor device having aluminum electrode and metallic electrode | |
| JP2005516402A (ja) | 側面に電気接続を有する半導体ダイを使用する半導体ダイパッケージ | |
| TW200937590A (en) | Wafer level chip scale package and process of manufacture | |
| TWI738898B (zh) | 半導體裝置及其製造方法 | |
| JP2003234447A (ja) | 半導体素子実装回路および半導体素子実装方法 | |
| US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| JP2007266435A (ja) | 半導体装置および半導体パッケージ | |
| JP2018067592A (ja) | 半導体装置およびモジュール型半導体装置 | |
| JP2023174895A (ja) | 半導体素子および半導体装置 | |
| EP2587544B1 (en) | Semiconductor device and the method of manufacturing the same | |
| JP2008135536A (ja) | 半導体モジュールおよびその製造方法 | |
| JP7288969B2 (ja) | 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス | |
| JP6630410B1 (ja) | ＳｉＣ半導体装置 | |
| JP2008218561A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20070158796A1 (en) | Semiconductor package | |
| JP7189846B2 (ja) | 半導体装置の製造方法および金属の積層方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |