JP2018067592A - 半導体装置およびモジュール型半導体装置 - Google Patents

半導体装置およびモジュール型半導体装置 Download PDF

Info

Publication number
JP2018067592A
JP2018067592A JP2016204332A JP2016204332A JP2018067592A JP 2018067592 A JP2018067592 A JP 2018067592A JP 2016204332 A JP2016204332 A JP 2016204332A JP 2016204332 A JP2016204332 A JP 2016204332A JP 2018067592 A JP2018067592 A JP 2018067592A
Authority
JP
Japan
Prior art keywords
protective film
film
semiconductor device
electrode
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016204332A
Other languages
English (en)
Other versions
JP6822056B2 (ja
Inventor
逸人 仲野
Hayato Nakano
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016204332A priority Critical patent/JP6822056B2/ja
Publication of JP2018067592A publication Critical patent/JP2018067592A/ja
Application granted granted Critical
Publication of JP6822056B2 publication Critical patent/JP6822056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】電極膜と保護膜との剥離を抑制することができる半導体装置およびモジュール型半導体装置を提供すること。【解決手段】炭化珪素基板１０のおもて面上のソースパッド１２ａには、めっき膜１３およびはんだ層１４を介して端子ピン１５が接合されている。ソースパッド１２ａの表面上のめっき膜１３以外の部分に、めっき膜１３に接して、第１保護膜１６が設けられている。めっき膜１３と第１保護膜１６との境界２０を覆うように、第２保護膜３１が設けられている。第２保護膜３１は、めっき膜１３側の側面３１ａが下面３１ｂに対して、第２保護膜３１の内部で鋭角となる角度（下面側角度）θ１をなす台形状の断面形状を有する。第２保護膜３１の厚さｔ３は、２μｍ以上０．８ｍｍ以下であり、可能な限り薄く設定される。第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１は、他の構成部材との配置の兼ね合いを考慮して、可能な限り広く設定される。【選択図】図３

Description

この発明は、半導体装置およびモジュール型半導体装置に関する。
従来、高電圧や大電流を制御するパワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
パワー半導体装置として、次の装置が提案されている。エミッタ電極の外周周辺部に、チップ表面に接するように、ポリイミド（ＰＩ：ｐｏｌｙｉｍｉｄｅ）やポリアミド（ＰＡ：ｐｏｌｙａｍｉｄｅ）などの有機絶縁材で形成された絶縁膜が設けられている。当該絶縁膜の開口部に露出するエミッタ電極と一体的に形成され、絶縁膜上に延在する付加電極が設けられている。付加電極に接合材を介して外部端子が接合されている（例えば、下記特許文献１（第００１３，００１５段落）参照。）。
下記特許文献１では、付加電極を絶縁膜上にまで延在させて、応力集中位置を絶縁膜上へ移動することで、パワー半導体装置の発熱に伴って発生する応力を低減している。また、絶縁膜と接合材との熱膨張係数の差に起因する応力がエミッタ電極に伝達されないため、エミッタ電極の劣化が抑制される。また、下記特許文献１には、無電解めっきを用いて、付加電極を絶縁膜よりも厚く形成することが開示されている。
また、別のパワー半導体装置として、次に装置が提案されている。電極パッドの上面および側面を被覆するように、回路層上に、ポリイミド等を主成分とする絶縁材で形成された絶縁層が設けられている。絶縁層の開口部に露出した電極パッドの表面、および開口部の内壁並びに上端縁にかけて連続するバリア層が設けられている。バリア層上に導電層が設けられている（例えば、下記特許文献２（第００１６〜００２１段落）参照。）。
また、従来、パワー半導体装置の構成材料としてシリコン（Ｓｉ）が用いられているが、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。このため、パワー半導体装置の観点からシリコンに代わる半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
炭化珪素は、化学的に非常に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最大電界強度もシリコンより１桁以上大きいため、オン抵抗を十分に小さくすることができる。このような炭化珪素の特長は、シリコンよりもバンドギャップの広い例えば窒化ガリウム（ＧａＮ）などの他の半導体（以下、ワイドバンドギャップ半導体とする）にも同様にあてはまる。
炭化珪素を用いた半導体装置では、発生する損失が少なくなった分、例えばインバータで用いる際、シリコンを用いた従来の半導体装置よりも１桁高いキャリア周波数で適用される。半導体装置を高いキャリア周波数で適用する場合、半導体基板（半導体チップ）の発熱温度が高くなり、デバイスの信頼性に悪影響を及ぼす。特に、基板おもて面上のおもて面電極には、おもて面電極の電位を外部に取り出す配線材としてボンディングワイヤが接合されており、半導体装置を高温度で使用すると、おもて面電極とボンディングワイヤとの密着性が低下し信頼性に悪影響が及ぶ。
また、おもて面電極の電位を外部に取り出す別の配線材として、外部接続用端子となるピン状の配線部材（以下、端子ピンとする）が挙げられる。端子ピンを用いた配線構造を備えた半導体装置の構造について、炭化珪素を用いて作製（製造）されたプレーナゲート構造のｎチャネル型ＭＯＳＦＥＴを例に説明する。図１３は、端子ピンを用いた配線構造を備えた半導体装置の構造を示す断面図である。図１３に示す半導体装置は、炭化珪素からなる半導体基板（以下、炭化珪素基板（半導体チップ）とする）１０のおもて面（ｐ型炭化珪素層４側の面）側に、一般的なＭＯＳゲートを備える。
炭化珪素基板１０は、炭化珪素からなるｎ+型支持基板１のおもて面上に、ｎ-型炭化珪素層２と、ｐ型炭化珪素層４と、を順にエピタキシャル成長させたエピタキシャル基板である。炭化珪素基板１０のおもて面には、ソース電極（ソースパッド）１２が設けられている。ソース電極１２は、コンタクトホール内でｎ+型ソース領域５およびｐ+型コンタクト領域６に接し、ｐ型ベース領域３，４ａ、ｎ+型ソース領域５およびｐ+型コンタクト領域６に電気的に接続されている。ソース電極１２は、層間絶縁膜１１によりゲート電極９と電気的に絶縁されている。ソース電極１２は、例えばアルミニウム（Ａｌ）を含む金属電極層である。
ソース電極１２上には、めっき膜１３およびはんだ層１４を介して端子ピン１５の一方の端部が接合されている。めっき膜１３は、例えばニッケル（Ｎｉ）めっき等の金属電極膜である。端子ピン１５は、基板おもて面（炭化珪素基板１０のおもて面）に対して略垂直に立てた状態でめっき膜１３に接合されている。図１３には、端子ピン１５を簡略して図示するが、実際には、はんだ層１４上に棒状の端子ピン１５が縦長に直立して接合される。端子ピン１５は、所定直径を有する丸棒状（円柱状）の配線部材であり、ソース電極１２の電位を外部に取り出す外部接続用端子（例えばインプラントピン）となる。
すなわち、端子ピン１５の他方の端部は、半導体チップ（炭化珪素基板１０）を実装した樹脂ケース（不図示）の外側に露出し、外部装置（不図示）と電気的に接続される。ソース電極１２上のめっき膜１３以外の部分は、第１保護膜１６で覆われている。第２保護膜１７は、めっき膜１３と第１保護膜１６との境界を覆う。ドレイン電極１８は、炭化珪素基板１０の裏面（ｎ+型支持基板１の裏面）に接する。ｐ型ベース領域４ａは、ｐ型炭化珪素層４の、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７以外の部分である。
特開２０１５−０２３１８３号公報 特開２０１０−０９７９９９号公報
図１３に示す配線構造を備えた半導体装置では、めっき膜１３の形成時にめっき膜１３の濡れ広がりを防止するためのマスクとなる第１保護膜１６がポリイミドで形成される。さらに、めっき膜１３と第１保護膜１６との剥離を防止するための補強としてめっき膜１３と第１保護膜１６との境界を覆うように形成される第２保護膜１７は、インクジェット方式でポリイミドを吐出することで塗布することにより形成される。
しかしながら、発明者らが鋭意研究を重ねた結果、インクジェット方式でのポリイミド塗布による第２保護膜１７を配置した配線構造では、次の問題が生じることが判明した。図１０は、図１３の端子ピン付近の応力分布を示すシミュレーション結果である。図１０には、めっき膜１３および当該めっき膜１３の周囲を囲む第２保護膜１７の応力分布を示す。図１１は、図１３の第２保護膜の応力分布を示すシミュレーション結果である。図１２は、図１３の第２保護膜付近で生じる問題点を模式的に示す説明図である。
図１２に示すように、インクジェット方式等の方法によって第２保護層１７を形成すると、第２保護層１７の断面形状は、大よそ蒲鉾状であり、後述するように第２保護膜１７の下面側角度は、９０度以上となる場合が多い。蒲鉾状とは、めっき膜１３および第１保護膜１６の表面から離れる方向に突出した略半円状である。また、インクジェット方式等の方法によって第２保護層１７を形成すると、第２保護層１７の断面形状は均一な形状には形成されていない。このため、信頼性試験（温度サイクル試験）時や実使用時に、次の問題が生じる。
信頼性試験時や実使用時、端子に生じた電気エネルギーが熱エネルギーに変換されるため、半導体装置の各構成部材間には、熱膨張係数の差に応じた熱応力が生じる。具体的には、図１０に示すように、めっき膜１３、はんだ層１４および端子ピン１５の熱膨張により、はんだ層１４と端子ピン１５との接合部に応力が集中２１する（符号２１で示す部分）。かつ、めっき膜１３の熱膨張によって第２保護膜１７に生じた熱応力により、第２保護膜１７とめっき膜１３上の封止樹脂１９との境界で、第２保護膜１７のめっき膜１３側の端部に応力が集中する（符号２２で示す部分）。
第２保護膜１７のめっき膜１３側の端部に沿って略矩形状に応力集中２２が生じた状態を図１１に示す。そして、図１２に示すように、この応力集中２２により、第２保護膜１７のめっき膜１３側の端部１７ａから、第２保護膜１７がめっき膜１３から剥離し始める。これによって、第２保護膜１７によるめっき膜１３と第１保護膜１６との境界の補強効果が弱まるため、めっき膜１３と第１保護膜１６との境界２０で、めっき膜１３と第１保護膜１６との剥離が生じる。これは、半導体装置の冷却時に、めっき膜１３と第１保護膜１６との間に生じる引張応力２３に起因することが確認されている。
めっき膜１３と第１保護膜１６との境界２０でめっき膜１３と第１保護膜１６とが剥離してしまった場合、半導体装置の信頼性試験時や実使用時に、はんだ層１４から溶けだしたはんだがめっき膜１３と第１保護膜１６との境界２０から下層へと流れ込む。最終的には、はんだ層１４から溶けだしたはんだがゲート絶縁膜８と短絡し、半導体装置が破壊に至るという問題がある。
この発明は、上述した従来技術による問題点を解消するため、電極膜と保護膜との剥離を抑制することができる半導体装置およびモジュール型半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。前記半導体基板のおもて面上に、電極層が設けられている。前記電極層は、前記半導体基板に配置された前記半導体素子に電気的に接続されている。前記電極層の表面上に、電極膜が選択的に設けられている。前記電極膜に、外部接続用端子がはんだ接合されている。前記外部接続用端子は、前記電極層の電位を外部に取り出す。前記電極層の表面上の前記電極膜以外の部分に、前記電極膜に接して第１保護膜が設けられている。第２保護膜は、前記電極膜と前記第１保護膜との境界を覆う。前記第２保護膜の前記電極膜側の側面は、前記第２保護膜と前記電極膜とが接触する第１面に対して、前記第２保護膜の内部で鋭角となる第１角度をなしている。
また、この発明にかかる半導体装置は、上述した発明において、前記第１角度は、１０°以上８０°以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜は、前記第１面に平行で、かつ前記第１面よりも幅の狭い第２面を有する台形状の断面形状である。前記第２保護膜の前記電極膜側の側面は、前記第２面に対して、前記第２保護膜の内部で鈍角となる第２角度をなしていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２角度は、１２０°以上１５０°以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜の前記第２面は、前記電極膜と前記第１保護膜との境界から前記第２保護膜の前記電極膜側の側面までの幅が０．０５ｍｍ以上０．５ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜の厚さは、２μｍ以上０．８ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜の厚さは、５μｍ以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜は、ポリイミドまたはポリアミドで構成されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１保護膜は、ポリイミドまたはポリアミドで構成されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記電極膜は、ニッケルめっき膜および金めっき膜を順に積層してなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜の前記第２面および側面は、芳香族ポリアミド樹脂で覆われていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜の前記第２面および側面の表面層の分子に官能基が接合されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板は、シリコンよりもバンドギャップの広い半導体からなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板は、炭化珪素からなることを特徴とする。
また、この発明にかかるモジュール型半導体装置は、上述した半導体装置を実装したモジュール型半導体装置であって、次の特徴を有する。積層基板の表面上に、導電性板が設けられている。前記導電性板に、前記半導体基板の裏面が接合されている。樹脂ケースは、前記積層基板の周囲を囲む。前記樹脂ケースの内部に、封止樹脂が充填されている。前記封止樹脂は、前記半導体基板のおもて面を覆う。
上述した発明によれば、第２保護膜の電極膜側の側面が傾斜しているため、電極膜の熱膨張時に、第２保護膜の電極膜側の側面にかかる応力を緩和させることができる。これにより、第２保護膜の電極膜側の端部が電極膜から剥離されることを抑制することができるため、第２保護膜による、電極膜と第１保護膜との境界での密着性の補強効果が高くなる。
本発明にかかる半導体装置およびモジュール型半導体装置によれば、電極膜と保護膜との剥離を抑制することができるという効果を奏する。
実施の形態にかかる半導体装置を実装したモジュールの一例を示す断面図である。 実施の形態にかかる半導体装置の電極パッドの平面レイアウトを示す平面図である。 実施の形態にかかる半導体装置の配線構造付近の構造を示す断面図である。 実施の形態にかかる半導体装置の製造途中の要部の状態を示す断面図である。 第２保護膜のめっき膜側の側面の下面側角度の使用範囲を示す特性図である。 第２保護膜の厚さの使用範囲を示す特性図である。 第２保護膜の上面のめっき膜側の幅の使用範囲を示す特性図である。 実施の形態にかかる半導体装置のＰ／Ｃ耐量を示す図表である。 第２保護膜の寸法の使用範囲を示す特性図である。 図１３の端子ピン付近の応力分布を示すシミュレーション結果である。 図１３の第２保護膜の応力分布を示すシミュレーション結果である。 図１３の第２保護膜付近で生じる問題点を模式的に示す説明図である。 端子ピンを用いた配線構造を備えた半導体装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置およびモジュール型半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる半導体装置の構造について、図１〜３，１３を参照して説明する。図１は、実施の形態にかかる半導体装置を実装したモジュールの一例を示す断面図である。図１には、図２の切断線Ａ−Ａ’を通る断面を含む部分における断面構造を示す。図２は、実施の形態にかかる半導体装置の電極パッドの平面レイアウトを示す平面図である。平面レイアウトとは、炭化珪素（ＳｉＣ）基板１０のおもて面（ｐ型炭化珪素層４側の面）側から見た各部の平面形状および配置構成である。図３は、実施の形態にかかる半導体装置の配線構造付近の構造を示す断面図である。
実施の形態にかかる半導体装置の断面構造は、図１３に示す半導体装置の第２保護膜１７を図３に示す第２保護膜３１に置き換えたものである。すなわち、実施の形態にかかる半導体装置は、炭化珪素基板（半導体チップ）１０のおもて面側に一般的なＭＯＳゲートを備え、ソース電極（電極層）１２上にめっき膜（電極膜）１３およびはんだ層１４を介して端子ピン１５が接合された例えばプレーナゲート構造のｎチャネル型ＭＯＳＦＥＴである。第２保護膜３１は、ソース電極１２の一部を覆うめっき膜１３と、ソース電極１２のめっき膜１３以外の部分を覆う第１保護膜１６と、の境界を覆う。
なお、電極膜は、めっき法により形成されるめっき膜１３であってもよいし、めっき膜１３に代えて、スパッタリング、蒸着、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の物理的形成方法による膜であってもよい。めっき膜１３に代えて物理的形成方法で形成された膜を電極膜とした場合においても、熱物性等の物性値はめっき法で形成しためっき膜１３と変わらないため、同様の効果が得られる。以降は、主にめっき法により形成されためっき膜１３を電極膜とした場合について述べる。
また、外部接続用端子がはんだ接合される電極層をソース電極１２とした場合を例に説明するが、外部接続用端子がはんだ接合される電極層は素子構造によって種々変更される。すなわち、めっき膜１３を介して外部接続用端子がはんだ接合され、かつめっき膜１３で覆われた部分以外が第１保護膜１６で覆われた電極層であれば、ソース電極１２以外の電極を電極層とした場合や、電極パターンを形成した後述する導電性板４３を電極層とした場合にも本発明を適応可能である。
図１に示すモジュールは、炭化珪素基板１０と、セラミクス絶縁基板（ＤＣＢ：（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板）などの積層基板４１と、端子ピン１５と、プリント基板と、を備える。炭化珪素基板１０には、上述したように実施の形態にかかる半導体装置が作製（製造）されている。積層基板４１は、例えば、絶縁基板４２のおもて面に銅（Ｃｕ）箔による電極パターンを形成した導電性板４３を積層し、絶縁基板４２の裏面に銅箔４４を積層した回路基板である。積層基板４１の裏面の銅箔４４は、例えば銅ベース（不図示）のおもて面にはんだ接合されている。
銅ベースの裏面はサーマルコンパウンドを介して冷却体（不図示）に固定され、銅ベースの周縁には樹脂ケース（不図示）が接着されている。積層基板４１のおもて面の導電性板４３には、炭化珪素基板１０の裏面に設けられたドレイン電極１８（図１３参照）がはんだ層４５により接合されている。炭化珪素基板１０のおもて面に設けられたソースパッド１２ａ（ソース電極１２）およびゲートパッド１２ｂ（図２参照）は、それぞれアルミニウム（Ａｌ）ワイヤー（不図示）を介して導電性板４３に電気的に接続されている。ソース電極１２は、例えばアルミニウム膜（またはアルミニウム合金膜）および金（Ａｕ）膜を順に積層した積層構造を有していてもよい。ソース電極１２を構成するアルミニウム膜の熱膨張係数は、例えば２．１×１０-5／℃以上２．５×１０-5／℃以下程度である。ソース電極１２を構成する金膜の熱膨張係数は、例えば１．２×１０-5／℃以上１．５×１０-5／℃以下程度である。
ソース電極１２は、活性領域の全面にわたって設けられ、すべての単位セル（素子の構成単位）のｎ+型ソース領域５およびｐ+型コンタクト領域６に電気的に接続されている。図１３には、活性領域に配置された複数の単位セルを示し、エッジ終端領域を図示省略する。活性領域は、オン状態のときに電流が流れる領域である。エッジ終端領域は、活性領域からチップ端部までの領域であり、活性領域の周囲を囲む。エッジ終端領域は、炭化珪素基板１０のおもて面側の電界を緩和し耐圧を保持する領域であり、例えばガードリング、フィールドプレートおよびリサーフ等を組み合わせた耐圧構造を有する。
図２，３に示すように、ソース電極１２の表面の一部は、めっき膜１３で覆われている。めっき膜１３は、例えば、ニッケル（Ｎｉ）めっき膜と、はんだ濡れ性の高い金めっき膜と、を順に積層した積層構造を有していてもよい。ニッケルめっき膜は、端子ピン１５のはんだ接合時にはんだ層１４と合金化され、めっき膜１３と端子ピン１５との密着性を向上させる機能を有する。めっき膜１３を構成するニッケルめっき膜の熱膨張係数は、例えば１．２×１０-5／℃以上１．５×１０-5／℃以下程度である。めっき膜１３を構成する金めっき膜の熱膨張係数は、例えば１．２×１０-5／℃以上１．５×１０-5／℃以下程度である。めっき膜１３の厚さｔ１（図３参照）は、めっき膜１３に端子ピン１５をはんだ接合する際に溶融されて（はんだ食われ）めっき膜１３が消失することを防止することができる程度に厚く、例えば４μｍ程度であってもよい。
ソース電極１２の表面の、めっき膜１３に覆われた部分以外の部分は、第１保護膜１６で覆われている。ソース電極１２の、めっき膜１３で覆われた部分はチップおもて面に露出されている。ソース電極１２の、めっき膜１３で覆われた部分および当該めっき膜１３によりソースパッド１２ａが構成されている。すなわち、ソースパッド１２ａは例えば略矩形状の平面形状を有し、その周囲は第１保護膜１６に囲まれている。ゲートパッド１２ｂは、ソースパッド１２ａと離して配置され、第１保護膜１６および層間絶縁膜１１によりソースパッド１２ａと電気的に絶縁されている。
ゲートパッド１２ｂは例えば略矩形状の平面形状を有し、その周囲は第１保護膜１６に囲まれている。ゲートパッド１２ｂは、例えばソースパッド１２ａと同じ積層構造を有する。ゲートパッド１２ｂには、例えばゲートランナー（不図示）を介して、すべての単位セルのゲート電極９と電気的に接続されている。図２には、ソースパッド１２ａおよびゲートパッド１２ｂをハッチングで示す。第１保護膜１６の厚さｔ２（図３参照）は、第１保護膜１６の表面からめっき膜１３の表面にわたって平坦となるように設定されることが好ましく、例えばめっき膜１３の厚さｔ１と略等しい。
第２保護膜３１は、ソースパッド１２ａの周囲を例えば略矩形状に囲む平面形状を有し、ソースパッド１２ａのめっき膜１３と第１保護膜１６との境界２０を覆う。第２保護膜３２は、ゲートパッド１２ｂの周囲を例えば略矩形状に囲む平面形状を有し、ゲートパッド１２ｂのめっき膜１３と第１保護膜１６との境界を覆う。第２保護膜３２の構成は、例えば第２保護膜３１と同様である。第２保護膜３１，３２は、めっき膜１３と第１保護膜１６との境界２０での密着性を補強し、めっき膜１３と第１保護膜１６との剥離を防止する機能を有する。また、第２保護膜３１，３２は、端子ピン１５のはんだ接合時に、はんだ層１４の濡れ広がりを防止するマスクとして機能する。図２には、第２保護膜３１，３２を太線で示す。
第１保護膜１６および第２保護膜３１，３２は、例えばポリイミドまたはポリアミドなどの耐熱性・耐薬品性に優れた高分子樹脂で形成される。第２保護膜３１，３２は、第１保護膜１６と同じ材料で形成されていることが好ましい。第１保護膜１６と第２保護膜３１，３２とを同じ材料で形成することで、第１保護膜１６と第２保護膜３１，３２の密着性を向上させることができる。また、第１保護膜１６と第２保護膜３１，３２との熱膨張係数を同じにすることができるため、第１保護膜１６と第２保護膜３１，３２との間に応力がかかることを防止することができる。これら第１保護膜１６および第２保護膜３１，３２を構成するポリイミドの熱膨張係数は、例えば１．５×１０-5／℃以上２．０×１０-5／℃以下程度である。第１保護膜１６および第２保護膜３１，３２を構成するポリアミドの熱膨張係数は、例えば４．０×１０-5／℃以上６．０×１０-5／℃以下程度である。第２保護膜３１，３２の詳細な構成については後述する。
ソースパッド１２ａおよびゲートパッド１２ｂの各めっき膜１３には、それぞれはんだ層１４を介して端子ピン１５の一方の端部が接続されている。端子ピン１５は、高温度条件下（例えば２００℃〜３００℃程度）においてもソースパッド１２ａおよびゲートパッド１２ｂとの密着性が高く、ワイヤボンディングに比べて剥離しにくい。図１，２には、ソースパッド１２ａに２つの端子ピン１５を接合し、ゲートパッド１２ｂに１つの端子ピン１５を接合した状態を図示するが、端子ピン１５の直径および本数は設計条件に基づいて種々変更可能である。端子ピン１５の他方の端部は、プリント基板４６のスルーホール（不図示）に挿入され、スルーホールの内壁に沿って設けられた電極（不図示）に接合されている。
プリント基板４６は、例えば、ポリイミド等からなるベース基板４７の両面にそれぞれ銅箔による電極パターンを形成した導電性板４８，４９を貼り合せたフレキシブルプリント回路基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）である。プリント基板４６の両面の導電性板４８，４９は、例えば錫（Ｓｎ）めっき膜で覆われている。樹脂ケースの内部は封止樹脂１９で充填され、炭化珪素基板１０、端子ピン１５、積層基板４１およびプリント基板４６は封止樹脂１９で覆われている。封止樹脂１９は、例えばシリコン樹脂やエポキシ樹脂で形成される。封止樹脂１９をシリコン樹脂で形成した場合、封止樹脂１９の熱膨張係数は例えば０．５×１０-5／℃以上１．５×１０-5／℃以下程度である。封止樹脂１９をエポキシ樹脂で形成した場合、封止樹脂１９の熱膨張係数は例えば１．０×１０-5／℃以上２．２×１０-5／℃以下程度である。
次に、第２保護膜３１，３２の構成について、ソースパッド１２ａの周囲を囲む第２保護膜３１を例に説明する。図３では、炭化珪素基板１０のおもて面の表面層に設けられたＭＯＳゲートを構成する各半導体領域を図示省略する（図４においても同様）。図３に示すように、第２保護膜３１は、めっき膜１３側の側面３１ａが下面（第１面）３１ｂに対して、第２保護膜３１の内部で鋭角となる角度（以下、下面側角度（第１角度）とする）θ１をなす断面形状を有する（０°＜θ１＜９０°）。第２保護膜３１の下面３１ｂとは、めっき膜１３および第１保護膜１６と接触する面である。具体的には、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１は、例えば１０°以上８０°以下程度であることが好ましい（１０°≦θ１≦８０°）。より好ましくは、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１は、１０°以上６０°以下程度であることがよく、当該下面側角度θ１を有することによる効果がより高くなる。
第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１を小さくするほど、第２保護膜３１のめっき膜１３側の端部の厚さを薄くすることができ、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力を緩和することができる。図３には、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１をより小さくした側面３１ａ’を破線で示し、当該側面３１ａ’の下面側角度および後述する上面側角度にそれぞれθ１’およびθ２’を付す。
具体的には、第２保護膜３１の断面形状は、例えば、下面３１ｂを底面とする略三角形状（不図示）であってもよく、好ましくは上面（第２面）３１ｃの幅ｗ１が下面３１ｂの幅ｗ２よりも狭い略台形状であるのがよい。その理由は、第２保護膜３１の断面形状が略三角形状である場合、第２保護膜３１の三角形状の頂点にあたる部分に応力が集中し、当該応力集中箇所から封止樹脂１９にひびが生じる虞があるからである。第２保護膜３１の上面３１ｃとは、第２保護膜３１が略台形状の断面形状である場合において、略台形状の上底にあたる部分であり、略台形状の下底に相当する下面３１ｂに略平行な面である。幅ｗ１，ｗ２とは、めっき膜１３側（以下、内側とする）から第１保護膜１６側（以下、外側とする）へ向かう方向の長さである（後述する幅ｗ１１，ｗ１２においても同様）。
第２保護膜３１の第１保護膜１６側の側面３１ｄは、第２保護膜３１のめっき膜１３側の側面３１ａと異なる条件に設定されていてもよい。すなわち、第２保護膜３１は、めっき膜１３側と第１保護膜１６側とが非対称となる断面形状を有していてもよい。また、第２保護膜３１の第１保護膜１６側の側面３１ｄは、第２保護膜３１のめっき膜１３側の側面３１ａと同様の条件に設定されていてもよい。すなわち、第２保護膜３１は、めっき膜１３側と第１保護膜１６側とが対称となる断面形状を有していてもよい。図３には、第２保護膜３１のめっき膜１３側の側面３１ａと第１保護膜１６側の側面３１ｄの条件が等しい略等脚台形状の第２保護膜３１を示す。この場合、第２保護膜３１の上面３１ｃの幅ｗ１（＝ｗ１１＋ｗ１２）は例えば０．０４ｍｍ程度であり、第２保護膜３１の下面３１ｂの幅ｗ２は例えば０．０５ｍｍ程度であってもよい。以下、第２保護膜３１の断面形状が台形状である場合を例に説明する。
第２保護膜３１のめっき膜１３側の側面３１ａは上面３１ｃに対して、第２保護膜３１の内部で鈍角となる角度（以下、上面側角度（第２角度）とする）θ２をなしている（９０°＜θ２＜１８０°）。第２保護膜３１のめっき膜１３側の側面３１ａと上面３１ｃとの交差部が可能な限り角張っていないことが好ましく、第２保護膜３１のめっき膜１３側の上面側角度θ２は、例えば１２０°以上１５０°以下程度であってもよい（１２０°≦θ２≦１５０°）。
このように第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１および第２保護膜３１のめっき膜１３側の上面側角度θ２を設定し、第２保護膜３１のめっき膜１３側の側面３１ａを傾斜させることで、第２保護膜３１のめっき膜１３側の端部（傾斜部分）で第２保護膜３１の厚さが薄くなる。これにより、めっき膜１３の熱膨張時に第２保護膜３１にかかる熱応力によって、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力を緩和させることができる。
第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１と上面側角度θ２の総和は１８０°未満であってもよい。すなわち、第２保護膜３１のめっき膜１３側の側面３１ａの傾斜は、下面３１ｂ側と上面３１ｃ側とで異なっていてもよい。この場合、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１は、第２保護膜３１のめっき膜１３側の側面３１ａのうち、下面３１ｂとの交線を含む面と、第２保護膜３１の下面３１ｂと、のなす角度である。第２保護膜３１のめっき膜１３側の上面側角度θ２は、第２保護膜３１のめっき膜１３側の側面３１ａのうち、上面３１ｃとの交線を含む面と、第２保護膜３１の上面３１ｃと、のなす角度である。
また、第２保護膜３１のめっき膜１３側の側面３１ａは、第２保護膜３１の内側に円弧状に湾曲していてもよい。この場合、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１は、第２保護膜３１のめっき膜１３側の側面３１ａと下面３１ｂとの交線を通り、かつ第２保護膜３１のめっき膜１３側の側面３１ａの円弧状の接線に平行な面と、第２保護膜３１の下面３１ｂと、のなす角度である。第２保護膜３１のめっき膜１３側の上面側角度θ２は、第２保護膜３１のめっき膜１３側の側面３１ａと上面３１ｃとの交線を通り、かつ第２保護膜３１のめっき膜１３側の側面３１ａの円弧状の接線に平行な面と、第２保護膜３１の上面３１ｃと、のなす角度である。
第２保護膜３１の厚さｔ３は、可能な限り薄く設定されることがよい。第２保護膜３１の厚さｔ３は、第１保護膜１６とめっき膜１３との境界２０に形成される凹凸部（下地表面の凹凸部）のステップカバレッジを考慮すると例えば２μｍ以上程度であることがよく、好ましくは例えば５μｍ以上程度であることがよい。また、第２保護膜３１の厚さｔ３は、１回の塗布により堆積可能厚さである例えば０．８ｍｍ以下程度であることがよい（２μｍ≦ｔ３≦０．８ｍｍ）。
また、第２保護膜３１の上面３１ｃの、めっき膜１３と第１保護膜１６との境界２０からめっき膜１３側の側面３１ａまでの長さ（以下、上面３１ｃのめっき膜１３側の幅とする）ｗ１１は、他の構成部材との配置の兼ね合いを考慮して、可能な限り広く設定されることが好ましい。第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１は、例えば０．０２ｍｍ以上であることが好ましく、最大で、めっき膜１３と端子ピン１５との接合部に達する程度の幅であってもよい。好適には、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１は、例えば０．０５ｍｍ以上０．５ｍｍ以下であることがよい。その理由は、上記範囲にすると、第２保護膜３１への熱応力の集中を緩和することができ、封止樹脂１９との密着性を向上させ、信頼性を向上することができるからである。
このように、第２保護膜３１の厚さｔ３を薄くするほど、また、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１を広くするほど、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力を緩和させることができる。
第２保護膜３１の上面３１ｃの、めっき膜１３と第１保護膜１６との境界２０から第１保護膜１６側の側面３１ｄまでの長さ（以下、上面３１ｃの第１保護膜１６側の幅とする）ｗ１２は、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１と同じであってもよい。ゲートパッド１２ｂ側の第２保護膜３２の条件は、上述したソースパッド１２ａ側の第２保護膜３１と同様である。
第２保護膜３１，３２の表面には、コーティング材の塗布や、ＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ：紫外線）およびオゾン（Ｏ3）照射などによる表面改質処理が施されていてもよい。第２保護膜３１，３２の表面改質処理に用いるコーティング材には、例えば、柔軟で強靭な被膜を形成可能であり、かつ応力緩和性に優れており、各種電子部品で使用可能な熱可塑性および高耐熱性を有するコーティング材を用いてもよい。具体的には、表面改質処理に用いるコーティング材は、例えば、芳香族ポリアミド樹脂であってもよい。第２保護膜３１，３２の表面に上記コーティング材を塗布することで、第２保護膜３１，３２と封止樹脂１９との密着性が向上する。このため、めっき膜１３の熱膨張によって第２保護膜３１，３２に生じる熱応力に対する強度が向上する。また、上述したように第２保護膜３１，３２がめっき膜１３から第１保護膜１６にわたってめっき膜１３と第１保護膜１６との境界２０を横断し凹凸を形成する構成であるため、第２保護膜３１，３２の表面に上記コーティング材を塗布することで、封止樹脂１９との密着性を向上させることができる。
また、ＵＶおよびオゾン照射は、第２保護膜３１，３２の表面を局所的に加熱して封止樹脂１９との結合を補助する。具体的には、ＵＶによって形成された活性酸素は、チップ表面に衝突してチップ表面に露出する各部材の表面層の分子鎖を切断して形成された分子の未結合手と結合されて新たな官能基（水酸基（−ＯＨ）や、アルデヒド基（−ＣＨＯ）、カルボキシ基（−ＣＯＯＨ）など）を生成する。また、その際、ＵＶ照射によって大気中に生じたオゾンにより、主に、第２保護膜３１，３２の表面で第２保護膜３１，３２の樹脂分子が酸化・分解され、第２保護膜３１，３２の表面に官能基が生成される。これらの官能基は、封止樹脂１９の構成材料との親和性が高い。このため、第２保護膜３１，３２と封止樹脂１９との密着性を飛躍的に改善・向上させることができる。また、上述したように第２保護膜３１，３２がめっき膜１３から第１保護膜１６にわたってめっき膜１３と第１保護膜１６との境界２０を横断し凹凸を形成する構成であるため、第２保護膜３１，３２の表面に上記コーティング材を塗布することで、封止樹脂１９との密着性を向上させることができる。
次に、実施の形態にかかる半導体装置の製造方法について説明する。図４は、実施の形態にかかる半導体装置の製造途中の要部の状態を示す断面図である。図４には、第２保護膜３１の形成途中の状態を示す。まず、炭化珪素からなるｎ+型支持基板（出発ウエハ）１を用意する。次に、ｎ+型支持基板１のおもて面上に、ｎ-型炭化珪素層２をエピタキシャル成長させる。次に、フォトリソグラフィおよびアルミニウム（Ａｌ）などのｐ型不純物のイオン注入により、ｎ-型炭化珪素層２の表面層に、ｐ型ベース領域３を選択的に形成する。ｎ-型炭化珪素層２の、ｐ型ベース領域３以外の部分がｎ-型ドリフト領域となる。
次に、ｎ-型炭化珪素層２の表面に、ｐ型炭化珪素層４をエピタキシャル成長させる。ここまでの工程により、ｎ+型支持基板１上にｎ-型炭化珪素層２およびｐ型炭化珪素層４を順に堆積した炭化珪素基板（半導体ウエハ）１０が作製される。次に、フォトリソグラフィおよび窒素（Ｎ）などのｎ型不純物のイオン注入により、ｐ型炭化珪素層４の内部に、深さ方向にｐ型ベース領域３に対向するようにｎ+型ソース領域５を選択的に形成する。ｎ+型ソース領域５は、ｐ型ベース領域３に接していてもよい。深さ方向とは、炭化珪素基板１０のおもて面から裏面に向かう方向である。
次に、フォトリソグラフィおよびアルミニウムなどのｐ型不純物のイオン注入により、ｐ型炭化珪素層４の内部に、深さ方向にｐ型ベース領域３に対向するようにｐ+型コンタクト領域６を選択的に形成する。ｐ+型コンタクト領域６は、ｐ型ベース領域３に接していてもよい。次に、フォトリソグラフィおよび窒素（Ｎ）などのｎ型不純物のイオン注入により、ｐ型炭化珪素層４をｎ型に打ち返して（反転させて）、ｎ型ＪＦＥＴ領域７を形成する。ｎ型ＪＦＥＴ領域７は、ｎ-型炭化珪素層２の、ｐ型ベース領域３間に挟まれた部分に接する。
これらｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７の形成順序は入れ換え可能である。ｐ型炭化珪素層４の、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７以外の部分がｐ型ベース領域４ａとなる。次に、ｐ型ベース領域３、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７を活性化させるための熱処理（活性化アニール）を行う。次に、炭化珪素基板１０のおもて面を熱酸化して、ゲート絶縁膜８を形成する。これにより、ｐ型炭化珪素層４に形成された各領域がゲート絶縁膜８で覆われる。
次に、ゲート絶縁膜８上に、例えばリン（Ｐ）がドープされた多結晶シリコン（ｐｏｌｙ−Ｓｉ）層を堆積する。次に、多結晶シリコン層をパターニングして選択的に除去し、ゲート電極９となる部分を残す。これにより、ｐ型ベース領域４ａの、ｎ+型ソース領域５とｎ型ＪＦＥＴ領域７とに挟まれた部分の表面上に、ゲート絶縁膜８を介してゲート電極９が形成される。ゲート絶縁膜８およびゲート電極９は、ｎ型ＪＦＥＴ領域７の表面上に延在していてもよい。次に、ゲート電極９を覆うように、炭化珪素基板１０のおもて面全面に層間絶縁膜１１を形成する。
次に、層間絶縁膜１１を平担化するための熱処理（リフロー）を行う。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜１１をパターニングして選択的に除去することによってコンタクトホールを形成し、コンタクトホールにｎ+型ソース領域５およびｐ+型コンタクト領域６を露出させる。次に、例えば、スパッタ法により、コンタクトホールの内部を埋め込むように、層間絶縁膜１１上にソース電極１２を形成する。次に、炭化珪素基板１０の裏面（ｎ+型支持基板１の表面）に、ドレイン電極１８を形成する。
次に、例えばスピンコート法により、ソース電極１２の表面にポリイミドまたはポリアミドなどの高分子樹脂を塗布し硬化させることで、第１保護膜１６となる高分子樹脂膜を形成する。次に、当該高分子樹脂膜をパターニングして第１保護膜１６となる部分を残すとともに、第１保護膜１６の開口部に、めっき膜１３の形成領域に対応する部分を露出させる。次に、例えば無電解めっき法により、第１保護膜１６の開口部に露出するソース電極１２上にめっき膜１３を形成する。このとき、第１保護膜１６がマスクとして機能し、第１保護膜１６上にはめっき膜１３は形成されない。このため、めっき膜１３は第１保護膜１６の開口部内のみに形成される。
次に、図４に示すように、例えばスピンコート法により、第１保護膜１６およびめっき膜１３の表面にポリイミドまたはポリアミドなどの高分子樹脂を塗布し硬化させることで、第２保護膜３１，３２となる高分子樹脂膜を形成する。次に、フォトリソグラフィにより、当該高分子樹脂膜の表面に、第２保護膜３１，３２の形成領域に対応する部分が開口するレジストマスク５１を形成する。次に、このレジストマスク５１をマスクとしてウェットエッチングを行い、高分子樹脂膜を選択的に除去して第２保護膜３１，３２となる部分を残す。これにより、めっき膜１３と第１保護膜１６との境界２０を覆うように、第２保護膜３１，３２が形成される。
第２保護膜３１，３２を形成するためのエッチングをウェットエッチングとする理由は、第２保護膜３１，３２をドライエッチングで形成した場合、第２保護膜３１，３２の側面３１ａ、３１ｄが基板おもて面に略垂直になりやすいからである。第２保護膜３１，３２を形成するためのエッチングをウェットエッチングとすることで、エッチングが等方的に進行するため、第２保護膜３１，３２の厚さやエッチングレートに基づいて、第２保護膜３１，３２の側面３１ａ、３１ｄの下面側角度θ１および上面側角度θ２を制御することができる。例えば、第２保護膜３１，３２の厚さｔ３を３μｍとし、第２保護膜３１，３２を形成するためのウェットエッチングの条件を１μｍ／ｍｉｎとした場合、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１は６０°程度になる。第２保護膜３１のめっき膜１３側の上面側角度θ２は１２０°程度になる。
また、このように第２保護膜３１，３２を形成することで、インクジェット方式での高分子樹脂の塗布により第２保護膜１７（図１２）を形成する場合に比べて、第２保護膜３１，３２の厚さｔ３を薄くすることができる。例えば、第２保護膜３１，３２の厚さｔ３は、プロセス上、スピンコート法およびフォトリソグラフィにより形成可能な厚さである５μｍ以上程度にしてもよい。また、第２保護膜３１，３２の上面３１ｃの幅ｗ１、下面３１ｂの幅ｗ２、上面３１ｃのめっき膜１３側の幅ｗ１１、および上面３１ｃの第１保護膜１６側の幅ｗ１２は、レジストマスク５１の開口幅や開口位置を変更することで容易に設定可能である。
次に、レジストマスク５１を除去した後、第２保護膜３１，３２をマスクとして、めっき膜１３上に端子ピン１５をはんだ接合する。これにより、めっき膜１３上に、はんだ層１４を介して端子ピン１５が接合される。はんだ層１４は、第２保護膜３１，３２の上面３１ｃ上に延在していてもよい。その後、半導体ウエハをチップ状に切断（ダイシング）して個片化することで、図２，３，１３に示したＭＯＳＦＥＴ（半導体チップ）が完成する。この半導体チップ（炭化珪素基板１０）を積層基板４１のおもて面の導電性板４３に接合して、樹脂ケース（不図示）内に半導体チップを実装することで、図１に示すモジュールが完成する。
以上、説明したように、実施の形態によれば、第２保護膜のめっき膜側の側面の下面側角度を第２保護膜の下面に対して鋭角にし、第２保護膜のめっき膜側の側面を傾斜させることで、めっき膜の熱膨張時に、第２保護膜のめっき膜側の側面にかかる応力を緩和させることができる。これにより、第２保護膜のめっき膜側の端部がめっき膜から剥離されることを抑制することができるため、第２保護膜による、めっき膜と第１保護膜との境界での密着性の補強効果が高くなる。したがって、めっき膜と第１保護膜との剥離を抑制することができる。また、実施の形態によれば、第２保護膜の厚さを薄くするほど、また、第２保護膜の上面のめっき膜側の幅を広くするほど、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力を緩和させる効果を高くすることができる。
（実施例１）
次に、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１と、第２保護膜３１と第１保護膜１６との密着性と、の関係について検証した。図５は、第２保護膜のめっき膜側の側面の下面側角度の使用範囲を示す特性図である。図５の横軸には、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１を示す。図５の縦軸は、第２保護膜３１とめっき膜１３との密着性であり、基準値（原点）と比較した密着性の高さを示している（図６，７の縦軸も同様）。図５の縦軸の基準値は、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が９０°である場合である。
第２保護膜３１とめっき膜１３との密着性とは、Ｐ／Ｃ（パワーサイクル：Ｐｏｗｅｒ／Ｃｙｃｌｅ）試験において、第２保護膜３１のめっき膜１３側の端部から第２保護膜３１とめっき膜１３とが剥離し始め、当該剥離がめっき膜１３と第１保護膜１６との境界２０に達するまでのサイクル（ｃｙｃｌｅ）数である。図５の縦軸の基準値の条件にあるときに、Ｐ／Ｃ試験のサイクル数が最も少なくなる。このＰ／Ｃ試験のサイクル数が最も少ない場合を密着性が最も低いとし、Ｐ／Ｃ試験のサイクル数が多いほど、密着性が高いとしている（図６，７においても同様）。
まず、上述した実施の形態にかかる半導体装置の製造方法にしたがって、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１の異なる複数の試料を作製した（以下、実施例１とする）。これら実施例１の各試料について、一般的なＰ／Ｃ試験により加熱・冷却を繰り返し行った。Ｐ／Ｃ試験では、２５℃から１７５℃まで昇温した後に再度２５℃まで降温する温度サイクルを１サイクルとした。また、Ｐ／Ｃ試験は、第２保護膜３１のめっき膜１３側の側面３１ａから、第２保護膜３１とめっき膜１３との界面の状態を光学顕微鏡で観察し、第２保護膜３１とめっき膜１３との剥離がめっき膜１３と第１保護膜１６との境界２０に達するまで行っている。その結果を図５に示す。
図５に示す結果より、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が大きくなるほど、当該下面側角度θ１の大きさに比例して、第２保護膜３１とめっき膜１３との密着性が低下（サイクル数が減少）することが確認された。また、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が８０°を超えると、第２保護膜３１とめっき膜１３との密着性が急激に低下することが確認された。すなわち、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が８０°を超えると、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力が大きくなることがわかる。
（実施例２）
次に、第２保護膜３１の厚さｔ３と、第２保護膜３１と第１保護膜１６との密着性と、の関係について検証した。図６は、第２保護膜の厚さの使用範囲を示す特性図である。図６の横軸には、第２保護膜３１の厚さｔ３を示す。図６の縦軸の基準値は、第２保護膜３１の厚さｔ３が１ｍｍである場合における、第２保護膜３１とめっき膜１３との密着性である。
まず、上述した実施の形態にかかる半導体装置の製造方法にしたがって、第２保護膜３１の厚さｔ３の異なる複数の試料を作製した（以下、実施例２とする）。第２保護膜３１の厚さｔ３は、インクジェット方式で形成可能な厚さである０．１ｍｍから１ｍｍの範囲内で種々変更した。第２保護膜３１の厚さｔ３＝０．１ｍｍは、インクジェット方式で形成可能な厚さの最小値である。これら実施例２について、実施例１と同じ条件でＰ／Ｃ試験を行った。その結果を図６に示す。
図６に示す結果から、第２保護膜３１の厚さｔ３が厚くなるほど、第２保護膜３１の厚さｔ３に比例して、第２保護膜３１とめっき膜１３との密着性が低下することが確認された。また、第２保護膜３１の厚さｔ３が０．８ｍｍを超えると、第２保護膜３１とめっき膜１３との密着性が急激に低下することが確認された。すなわち、第２保護膜３１の厚さｔ３が０．８ｍｍを超えると、第２保護膜３１のめっき膜１３側の側面３１ａにかかる応力が大きくなることがわかる。
（実施例３）
次に、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１と、第２保護膜３１と第１保護膜１６との密着性と、の関係について検証した。図７は、第２保護膜の上面のめっき膜側の幅の使用範囲を示す特性図である。図７の横軸は、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１である。図７の縦軸の基準値は、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１＝０［ｍｍ］である場合における、第２保護膜３１とめっき膜１３との密着性である。
また、図７には、第２保護膜３１の上面３１ｃの第１保護膜１６側の幅ｗ１２と、第２保護膜３１と第１保護膜１６との密着性と、の関係も示す。この場合、図７の横軸は、第２保護膜３１の上面３１ｃの第１保護膜１６側の幅ｗ１２である。図７の縦軸の基準値は、第２保護膜３１の上面３１ｃの第１保護膜１６側の幅ｗ１２＝０［ｍｍ］である場合における、第２保護膜３１と第１保護膜１６との密着性である。
幅ｗ１１，ｗ１２＝０［ｍｍ］とは、インクジェット方式でのポリイミド塗布により第２保護膜１７を形成した従来例である（図１２参照）。従来例では、第２保護膜１７は封止樹脂１９側へ円弧状に突出した略半円状の断面形状となるため、下面に略平行な上面が形成されないからである。
第２保護膜３１と第１保護膜１６との密着性とは、Ｐ／Ｃ試験において、第２保護膜３１の第１保護膜１６側の端部から第２保護膜３１と第１保護膜１６とが剥離し始め、当該剥離がめっき膜１３と第１保護膜１６との境界２０に達するまでのサイクル数である。図７の縦軸の基準値の条件にあるときに、Ｐ／Ｃ試験のサイクル数が最も少なくなる。このＰ／Ｃ試験のサイクル数が最も少ない場合を最も密着性が低いとし、Ｐ／Ｃ試験のサイクル数が多いほど、密着性が高いとしている。
まず、上述した実施の形態にかかる半導体装置の製造方法にしたがって、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１の異なる複数の試料を作製した（以下、実施例３とする）。第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１は、０．１ｍｍ〜幅ｗ１０［ｍｍ］までの範囲内で種々変更した。幅ｗ１０は、めっき膜１３と第１保護膜１６との境界２０から、めっき膜１３と端子ピン１５との接合部までの長さである。各試料は、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１と上面３１ｃの第１保護膜１６側の幅ｗ１２とを等しくした。
これら実施例３について、実施例１と同じ条件でＰ／Ｃ試験を行った。さらに、このＰ／Ｃ試験では、第２保護膜３１の第１保護膜１６側の側面３１ｄから、第２保護膜３１と第１保護膜１６との界面の状態を光学顕微鏡で観察し、第２保護膜３１と第１保護膜１６との剥離の状態を観察した。これらの結果を図７に示す。
図７に示す結果より、第２保護膜３１の第１保護膜１６側においては、第２保護膜３１の上面３１ｃの第１保護膜１６側の幅ｗ１２が広くなるほど、当該幅ｗ１２の広さに比例して、第２保護膜３１と第１保護膜１６との密着性が高くなることが確認された。また、第２保護膜３１の上面３１ｃの第１保護膜１６側の幅ｗ１２が０．１ｍｍを超えると、第２保護膜３１と第１保護膜１６との密着性が高い状態で維持され、第２保護膜３１と第１保護膜１６との剥離はほぼ生じないことが確認された。第２保護膜３１は、めっき膜１３と第１保護膜１６との境界２０を覆うことができる程度に、第１保護膜１６上に延在していればよいことがわかる。
一方、第２保護膜３１のめっき膜１３側においては、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１が広くなるほど、当該幅ｗ１１の広さに比例して、第２保護膜３１とめっき膜１３との密着性が高くなることが確認された。また、第２保護膜３１とめっき膜１３との密着性は、第２保護膜３１と第１保護膜１６との密着性よりも低いことが確認された。すなわち、第２保護膜３１と第１保護膜１６との間に比べて、第２保護膜３１とめっき膜１３との間にかかる応力が大きいことが確認された。これによって、第２保護膜３１の上面３１ｃのめっき膜１３側の幅ｗ１１は、可能な限り広いことが好ましいことがわかる。
（実施例４）
次に、上述した実施例１〜３の結果を受けて、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１と、第２保護膜３１の厚さ（膜厚）ｔ３と、Ｐ／Ｃ耐量と、の関係について検証した。図８は、実施の形態にかかる半導体装置のＰ／Ｃ耐量を示す図表である。図９は、第２保護膜の寸法の使用範囲を示す特性図である。まず、上述した実施の形態にかかる半導体装置の製造方法にしたがって、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１と、第２保護膜３１の厚さｔ３と、を種々変更した複数の試料を作製した（以下、実施例４とする）。
これら実施例４について、実施例１と同じ条件でＰ／Ｃ試験を行い、Ｐ／Ｃ耐量と、第２保護膜３１の寸法の使用範囲６０と、を取得した。その結果を図８，９に示す。Ｐ／Ｃ耐量とは、Ｐ／Ｃ試験において素子が誤動作や破壊を起こさない限界のサイクル数である。Ｐ／Ｃ耐量が５０ｋサイクル以上である場合を良品（実使用に耐え得る信頼性を有する製品）と認定した。第２保護膜３１の寸法の使用範囲６０とは、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１と、第２保護膜３１の厚さｔ３と、の両条件ともに良品と認定される範囲である。
図８に示す結果より、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１を１０°以上８０°以下の範囲内としたときに、Ｐ／Ｃ耐量を５０ｋサイクル以上にすることができることが確認された。その理由は、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１を上記範囲内とすることで、めっき膜１３の熱膨張によって第２保護膜３１に生じた熱応力による、第２保護膜３１のめっき膜１３側の端部への応力集中を緩和することができるからであると推測される。
また、図８に示す結果より、第２保護膜３１の厚さｔ３を５μｍ以上０．８ｍｍ以下の範囲内としたときに、Ｐ／Ｃ耐量を５０ｋサイクル以上にすることができることが確認された。第２保護膜３１の厚さｔ３を５μｍ以上０．５ｍｍ以下の範囲内としたときに、Ｐ／Ｃ耐量を１５０ｋサイクル以上にすることができることが確認された。
さらに、図９に示すように、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が１０°未満の範囲６１では、プロセス上、第２保護膜３１の形成が困難であるため、好ましくない。第２保護膜３１の厚さｔ３が５μｍ未満の範囲６３においても、上記範囲６１と同じ理由から、好ましくない。また、第２保護膜３１の厚さｔ３が５μｍ未満の範囲６３では、第２保護膜３１の強度が小さく、第２保護膜３１のめっき膜１３側の端部にかかる応力により、第２保護膜３１が絶縁破壊に至る虞がある。
第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が８０°を超える範囲６２では、めっき膜１３の熱膨張により第２保護膜３１に生じた熱応力によって、第２保護膜３１のめっき膜１３側の端部にかかる応力が大きくなる。これにより、第２保護膜３１がめっき膜１３から剥離してしまうため、好ましくない。第２保護膜３１の厚さｔ３が０．８ｍｍを超える範囲６４においても、上記範囲６２と同様の理由から、好ましくない。
以上の結果から、第２保護膜３１の寸法の使用範囲６０は、第２保護膜３１のめっき膜１３側の側面３１ａの下面側角度θ１が１０°以上８０°以下の範囲内であり、かつ第２保護膜３１の厚さｔ３が５μｍ以上０．８ｍｍ以下の範囲内であることが確認された。図９において、斜線でハッチングする部分は、プロセス上の理由と、第２保護膜３１のめっき膜１３側の端部にかかる応力が大きくなるという問題と、の両問題が生じる範囲である。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、端子ピンを用いた場合を例に説明しているが、端子ピンに代えて、ボンディングワイヤやリードフレームを用いてもよい。また、上述した実施の形態では、端子ピンがはんだ接合されるめっき膜をおもて面電極の表面に設ける場合を例に説明しているが、めっき膜に代えて、スパッタ法により形成された金属膜を設けてもよい。また、上述した実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、おもて面電極上に設けためっき膜と第１保護膜との境界を覆うように第２保護膜を備えた様々な半導体装置に適用可能である。また、本発明は、窒化ガリウム（ＧａＮ）などの他のワイドバンドギャップ半導体を用いた半導体装置や、シリコンを用いた半導体装置においても同様の効果を奏する。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置およびモジュール型半導体装置は、スイッチングデバイスとして用いられる半導体装置に有用であり、特に炭化珪素を用いた半導体装置に適している。
１ ｎ+型支持基板
２ ｎ-型炭化珪素層
３ ｐ型ベース領域
４ ｐ型炭化珪素層
４ａ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ+型コンタクト領域
７ ｎ型ＪＦＥＴ領域
８ ゲート絶縁膜
９ ゲート電極
１０ 炭化珪素基板
１１ 層間絶縁膜
１２ ソース電極
１２ａ ソースパッド
１２ｂ ゲートパッド
１３ めっき膜
１４ はんだ層
１５ 端子ピン
１６ 第１保護膜
１７ 第２保護膜
１８ ドレイン電極
１９ 封止樹脂
２０ めっき膜と第１保護膜との境界
３１，３２ 第２保護膜
３１ａ，３１ａ' 第２保護膜のめっき膜側の側面
３１ｂ 第２保護膜の下面
３１ｃ 第２保護膜の上面
３１ｄ 第２保護膜の第１保護膜側の側面
４１ 積層基板
４２ 絶縁基板
４３ 導電性板
４４ 銅箔
４５ はんだ層
４６ プリント基板
４７ ベース基板
４８，４９ 導電性板
５１ レジストマスク
６０ 第２保護膜の寸法の使用範囲
６１〜６４ 第２保護膜の寸法の使用しない範囲
ｗ１ 第２保護膜の上面の幅
ｗ２ 第２保護膜の下面の幅
ｗ１０ めっき膜と第１保護膜との境界から、めっき膜と端子ピンとの接合部までの幅
ｗ１１ 第２保護膜の上面のめっき膜側の幅
ｗ１２ 第２保護膜の上面の第１保護膜側の幅
θ１ 第２保護膜のめっき膜側の側面の下面側角度
θ２ 第２保護膜のめっき膜側の側面の上面側角度

Claims (15)

  1. 半導体基板に配置された半導体素子と、
    前記半導体基板のおもて面上に設けられ、前記半導体素子に電気的に接続された電極層と、
    前記電極層の表面上に選択的に設けられた電極膜と、
    前記電極膜にはんだ接合され、前記電極層の電位を外部に取り出す外部接続用端子と、
    前記電極層の表面上の前記電極膜以外の部分に、前記電極膜に接して設けられた第１保護膜と、
    前記電極膜と前記第１保護膜との境界を覆う第２保護膜と、
    を備え、
    前記第２保護膜の前記電極膜側の側面は、前記第２保護膜と前記電極膜とが接触する第１面に対して、前記第２保護膜の内部で鋭角となる第１角度をなしていることを特徴とする半導体装置。
  2. 前記第１角度は、１０°以上８０°以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２保護膜は、前記第１面に平行で、かつ前記第１面よりも幅の狭い第２面を有する台形状の断面形状であり、
    前記第２保護膜の前記電極膜側の側面は、前記第２面に対して、前記第２保護膜の内部で鈍角となる第２角度をなしていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２角度は、１２０°以上１５０°以下であることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２保護膜の前記第２面は、前記電極膜と前記第１保護膜との境界から前記第２保護膜の前記電極膜側の側面までの幅が０．０５ｍｍ以上０．５ｍｍ以下であることを特徴とする請求項３または４に記載の半導体装置。
  6. 前記第２保護膜の厚さは、２μｍ以上０．８ｍｍ以下であることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
  7. 前記第２保護膜の厚さは、５μｍ以上であることを特徴とする請求項６に記載の半導体装置。
  8. 前記第２保護膜は、ポリイミドまたはポリアミドで構成されていることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
  9. 前記第１保護膜は、ポリイミドまたはポリアミドで構成されていることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  10. 前記電極膜は、ニッケルめっき膜および金めっき膜を順に積層してなることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
  11. 前記第２保護膜の前記第２面および側面は、芳香族ポリアミド樹脂で覆われていることを特徴とする請求項３〜５のいずれか一つに記載の半導体装置。
  12. 前記第２保護膜の前記第２面および側面の表面層の分子に官能基が接合されていることを特徴とする請求項３〜５のいずれか一つに記載の半導体装置。
  13. 前記半導体基板は、シリコンよりもバンドギャップの広い半導体からなることを特徴とする請求項１〜１２のいずれか一つに記載の半導体装置。
  14. 前記半導体基板は、炭化珪素からなることを特徴とする請求項１３に記載の半導体装置。
  15. 請求項１〜１４のいずれか一つに記載の半導体装置を実装したモジュール型半導体装置であって、
    積層基板の表面上に設けられた導電性板と、
    前記導電性板に、裏面が接合された前記半導体基板と、
    前記積層基板の周囲を囲む樹脂ケースと、
    前記樹脂ケースの内部に充填され、前記半導体基板のおもて面を覆う封止樹脂と、
    を備えることを特徴とするモジュール型半導体装置。
JP2016204332A 2016-10-18 2016-10-18 半導体装置およびモジュール型半導体装置 Active JP6822056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016204332A JP6822056B2 (ja) 2016-10-18 2016-10-18 半導体装置およびモジュール型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016204332A JP6822056B2 (ja) 2016-10-18 2016-10-18 半導体装置およびモジュール型半導体装置

Publications (2)

Publication Number Publication Date
JP2018067592A true JP2018067592A (ja) 2018-04-26
JP6822056B2 JP6822056B2 (ja) 2021-01-27

Family

ID=62086287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016204332A Active JP6822056B2 (ja) 2016-10-18 2016-10-18 半導体装置およびモジュール型半導体装置

Country Status (1)

Country Link
JP (1) JP6822056B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113428A (ja) * 2017-01-06 2018-07-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11495509B2 (en) 2020-05-15 2022-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device
US11824024B2 (en) 2019-05-13 2023-11-21 Fuji Electric Co., Ltd. Semiconductor module and method of manufacturing semiconductor module
JP7452040B2 (ja) 2020-01-30 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158113A (ja) * 2005-12-06 2007-06-21 Toyota Motor Corp 半導体装置とその製造方法
JP2015023183A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 パワーモジュール
JP2016111290A (ja) * 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
WO2016111127A1 (ja) * 2015-01-07 2016-07-14 株式会社日立製作所 パワー半導体モジュール装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158113A (ja) * 2005-12-06 2007-06-21 Toyota Motor Corp 半導体装置とその製造方法
JP2015023183A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 パワーモジュール
JP2016111290A (ja) * 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
WO2016111127A1 (ja) * 2015-01-07 2016-07-14 株式会社日立製作所 パワー半導体モジュール装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113428A (ja) * 2017-01-06 2018-07-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11824024B2 (en) 2019-05-13 2023-11-21 Fuji Electric Co., Ltd. Semiconductor module and method of manufacturing semiconductor module
JP7472435B2 (ja) 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
JP7452040B2 (ja) 2020-01-30 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11495509B2 (en) 2020-05-15 2022-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6822056B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
KR101024474B1 (ko) 전극 구조 및 반도체 장치
CN105103272B (zh) 半导体装置的制造方法
JP6264230B2 (ja) 半導体装置
US11456359B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018067592A (ja) 半導体装置およびモジュール型半導体装置
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
US10079155B2 (en) Semiconductor device manufacturing method
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
JP2009532914A (ja) 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ
JP2010182807A (ja) 半導体装置の製造方法
TW201826394A (zh) 半導體裝置及其製造方法
CN107430999B (zh) 半导体装置及其制造方法
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
US7368380B2 (en) Method of manufacturing semiconductor device
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
US10651119B2 (en) Semiconductor module and method of manufacturing semiconductor module
JP4604633B2 (ja) 半導体装置とその製造方法
JP2018113428A (ja) 半導体装置および半導体装置の製造方法
US20230317649A1 (en) Semiconductor device and semiconductor module
US20240096990A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2022188994A (ja) 半導体装置
CN115966600A (zh) 半导体装置及半导体装置的制造方法
JP2022125387A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2020144790A1 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250