JP2018113428A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018113428A JP2018113428A JP2017176094A JP2017176094A JP2018113428A JP 2018113428 A JP2018113428 A JP 2018113428A JP 2017176094 A JP2017176094 A JP 2017176094A JP 2017176094 A JP2017176094 A JP 2017176094A JP 2018113428 A JP2018113428 A JP 2018113428A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- semiconductor device
- electrode
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
実施の形態1にかかる半導体装置の製造方法について説明する。図1は、実施の形態1にかかる半導体装置の製造方法の概要を示すフローチャートである。図2は、実施の形態1にかかる半導体装置の要部の構造を示す断面図である。図2には、図3の切断線A−A’における断面構造を示す。図3は、実施の形態1にかかる半導体装置の平面レイアウトを示す平面図である。図3は、炭化珪素(SiC)からなる半導体基板(以下、炭化珪素基板(半導体チップ)とする)20を用いた場合の電極パッドの平面レイアウトの一例である。平面レイアウトとは、半導体チップのおもて面側から見た各部の平面形状および配置構成である。図4は、図1のステップS6,S7で用いるインクジェットのノズルの状態を模式的に示す断面図である。
次に、実施の形態2にかかる半導体装置の構造について説明する。図5は、実施の形態2にかかる半導体装置の要部の構造を示す断面図である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第2保護膜2の、めっき膜11上に配置される第1パターン2aの厚さt11’を、第1保護膜1上に配置される第2パターン2bの厚さt11よりも厚くした点である(t11<t11’)。略矩形状の平面レイアウトに配置された第2保護膜2の、矩形の各頂点に相当する角部14(図3参照)でのみ、めっき膜11上に配置される第1パターン2aの厚さt11’を厚くしてもよい。
次に、実施の形態3にかかる半導体装置の構造について説明する。図6は、実施の形態3にかかる半導体装置の要部の構造を示す断面図である。図6は、シリコン(Si)からなる半導体基板(以下、シリコン基板(半導体チップ)とする)20’を用いた場合の電極パッドの平面レイアウトの一例である。実施の形態3にかかる半導体装置は、ソース電極パッドSおよびゲート電極パッドGのレイアウトが実施の形態1にかかる半導体装置と異なる。
次に、実施の形態4において、実施の形態1にかかる半導体装置の製造方法を適用可能な半導体装置の一例について説明する。図7は、実施の形態4にかかる半導体装置の構造の一例を示す断面図である。実施の形態4にかかる半導体装置は、炭化珪素基板(半導体チップ)20のおもて面(p型炭化珪素層24側の面)側に、一般的なMOSゲートを備えたMOSFETである。炭化珪素基板20は、炭化珪素からなるn+型支持基板21のおもて面上に、n-型炭化珪素層22と、p型炭化珪素層24と、を順にエピタキシャル成長させたエピタキシャル基板である。
次に、実施の形態5にかかる半導体装置の製造方法について、図2,3,11を参照して説明する。図11は、実施の形態5にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態5にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、ステップS5の処理(窒素雰囲気でのアニール)の後、ステップS6の処理(高粘度樹脂の塗布)の前に、酸素(O2)雰囲気下でのUV(UltraViolet:紫外線)洗浄により、高粘度樹脂を塗布する面(第1保護膜1およびめっき膜11の表面)の表面改質を行う点である。
次に、実施の形態5にかかる半導体装置の製造方法のステップS12の処理(UV洗浄・表面改質)について検証した。実施の形態5にかかる半導体装置の製造方法(図2,3,11参照)にしたがい、ステップS1からステップS5,S11,S12を経てステップS6の処理まで行った(すなわち第2保護膜2の第1,2パターン2a,2bまで形成した)試料(以下、実施例とする)を半導体基板(半導体チップ)のおもて面側から見た状態を図12に示す。図12は、実施例にかかる半導体装置の製造途中の状態の平面レイアウトを模式的に示す平面図である。
1a 第1保護膜のコンタクトホール
2,2’ 第2保護膜
2a 第2保護膜のめっき膜上のパターン(第1パターン)
2b 第2保護膜の第1保護膜上のパターン(第2パターン)
3,3’ 第3保護膜
10 基板部(おもて面電極から裏面電極までの部分)
11 めっき膜
12 第1保護膜とめっき膜との空隙
13,13’ 第1保護膜とめっき膜との境界
14,14’ 略矩形状の平面レイアウトの第2保護膜の、矩形の各頂点に相当する角部
20 炭化珪素基板
20’ シリコン基板
21 n+型支持基板
22 n-型炭化珪素層
23,24a p型ベース領域
24 p型炭化珪素層
25 n+型ソース領域
26 p+型コンタクト領域
27 n型JFET領域
28 ゲート絶縁膜
29 ゲート電極
31 層間絶縁膜
32 ソース電極
33 はんだ層
34 端子ピン
35 ドレイン電極
40 インクジェット
41 ノズル
42 ノズル穴
43 樹脂
G ゲート電極パッド
S ソース電極パッド
t1 第1保護膜の厚さ
t2 めっき膜の厚さ
t11 第2保護膜の第1,2パターンの厚さ
t11’ 第2保護膜の第1パターンの厚さ
t12 第3保護膜の、第1保護膜およびめっき膜の表面からの厚さ
w1 第1保護膜とめっき膜との空隙の幅
w11 第2保護膜の第1,2パターンの頂点間の幅
w12 第2保護膜の第1,2パターンの幅
w21 ノズル穴の配置間隔
Claims (20)
- 半導体ウエハに半導体素子を形成する第1工程と、
前記半導体ウエハの第1主面上に、前記半導体素子に電気的に接続された電極層を形成する第2工程と、
前記半導体ウエハの第1主面に、前記電極層の一部を露出する開口部を有する、第1樹脂からなる第1保護膜を形成する第3工程と、
前記開口部に露出する前記電極層の表面に電極膜を形成する第4工程と、
インクジェット方式により前記第1保護膜および前記電極膜の表面に第2樹脂を選択的に塗布し、前記第1保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する2本の第2保護膜を形成する第5工程と、
インクジェット方式により2本の前記第2保護膜の間に前記第2樹脂よりも粘度の低い第3樹脂を塗布し、前記第2保護膜に接する第3保護膜を形成する第6工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第6工程では、当該第6工程の前までに行う熱処理で前記第1保護膜と前記電極膜との間に生じた空隙に前記第3樹脂を埋め込んで、前記第3樹脂で当該空隙を塞ぐことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第6工程では、2本の前記第2保護膜の間に前記第3樹脂を塗布する工程を2回以上行って前記空隙を塞ぐことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第5工程では、2本の前記第2保護膜のうちの一方の前記第2保護膜を前記電極膜上に前記電極膜の輪郭に沿って形成し、他方の前記第2保護膜を前記第1保護膜上に前記電極膜の輪郭に沿って形成することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
- 前記第5工程では、前記電極膜上に形成する前記第2保護膜の厚さを、前記第1保護膜上に形成する前記第2保護膜の厚さよりも厚くすることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第2樹脂の粘度は、25ミリパスカル秒以上であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。
- 前記第3樹脂の粘度は、25ミリパスカル秒未満であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。
- 前記第2樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。
- 前記第3樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置の製造方法。
- 半導体基板に配置された半導体素子と、
前記半導体基板の第1主面上に設けられ、前記半導体素子に電気的に接続された電極層と、
前記半導体基板の第1主面に設けられ、前記電極層の一部を露出する開口部を有する第1保護膜と、
前記開口部に露出する前記電極層の表面に設けられた電極膜と、
前記第1保護膜および前記電極膜の表面に所定のパターンで選択的に設けられ、前記第1保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する2本の第2保護膜と、
2本の前記第2保護膜の間に、当該2本の第2保護膜に接して設けられた第3保護膜と、
を備えることを特徴とする半導体装置。 - 前記第3保護膜は、前記第1保護膜と前記電極膜との空隙に埋め込まれて当該空隙を塞いでいることを特徴とする請求項10に記載の半導体装置。
- 2本の前記第2保護膜のうちの一方の前記第2保護膜は前記電極膜上に前記電極膜の輪郭に沿って設けられ、他方の前記第2保護膜は前記第1保護膜上に前記電極膜の輪郭に沿って設けられていることを特徴とする請求項10または11に記載の半導体装置。
- 前記電極膜上の前記第2保護膜の厚さは、前記第1保護膜上の前記第2保護膜の厚さよりも厚いことを特徴とする請求項10〜12のいずれか一つに記載の半導体装置。
- 前記第3保護膜の、前記第1保護膜および前記電極膜の表面からの厚さは、前記第2保護膜の厚さ以下であることを特徴とする請求項10〜13のいずれか一つに記載の半導体装置。
- 前記第2保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする請求項10〜14のいずれか一つに記載の半導体装置。
- 前記第3保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする請求項10〜15のいずれか一つに記載の半導体装置。
- 前記第4工程の後、前記第5工程の前に、前記第1保護膜および前記電極膜の表面の上の有機物を除去する除去工程をさらに含むことを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。
- 前記除去工程では、前記有機物の結合を分解して前記有機物を揮発性物質に変換することで除去することを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記除去工程では、前記有機物を官能基に置換することで除去することを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記除去工程では、前記有機物に酸素雰囲気下で紫外線光を照射することで当該有機物を除去することを特徴とする請求項17〜19のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/854,509 US10366880B2 (en) | 2017-01-06 | 2017-12-26 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017001388 | 2017-01-06 | ||
JP2017001388 | 2017-01-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018113428A true JP2018113428A (ja) | 2018-07-19 |
JP6922579B2 JP6922579B2 (ja) | 2021-08-18 |
Family
ID=62912405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017176094A Active JP6922579B2 (ja) | 2017-01-06 | 2017-09-13 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6922579B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7452040B2 (ja) | 2020-01-30 | 2024-03-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294645A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 金属多層配線体の形成方法 |
JP2008034832A (ja) * | 2006-07-04 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP2013016538A (ja) * | 2011-06-30 | 2013-01-24 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
JP2018067592A (ja) * | 2016-10-18 | 2018-04-26 | 富士電機株式会社 | 半導体装置およびモジュール型半導体装置 |
-
2017
- 2017-09-13 JP JP2017176094A patent/JP6922579B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294645A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 金属多層配線体の形成方法 |
JP2008034832A (ja) * | 2006-07-04 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP2013016538A (ja) * | 2011-06-30 | 2013-01-24 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
JP2018067592A (ja) * | 2016-10-18 | 2018-04-26 | 富士電機株式会社 | 半導体装置およびモジュール型半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7452040B2 (ja) | 2020-01-30 | 2024-03-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6922579B2 (ja) | 2021-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224293B2 (en) | Package structure and method for forming the same | |
KR101125994B1 (ko) | 관통 기판 인터커넥트들을 형성하는 방법들 | |
JP3759909B2 (ja) | 半導体装置及びその製造方法 | |
JP2008021950A (ja) | 半導体装置及びその製造方法 | |
CN106057775A (zh) | 半导体器件及其制造方法 | |
CN109309013B (zh) | Lthc在形成封装件中作为电荷阻挡层、封装件及其形成方法 | |
US11069625B2 (en) | Method for forming package structure | |
JP4058619B2 (ja) | 半導体ウエハ | |
US20130224910A1 (en) | Method for chip package | |
US9892962B2 (en) | Wafer level chip scale package interconnects and methods of manufacture thereof | |
US10008413B2 (en) | Wafer level dicing method | |
JP6110029B2 (ja) | 半導体装置及びその製造方法 | |
US20110053374A1 (en) | Method for manufacturing semiconductor device | |
US20240162163A1 (en) | Industrial chip scale package for microelectronic device | |
JP6822056B2 (ja) | 半導体装置およびモジュール型半導体装置 | |
US10366880B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
TWI267929B (en) | Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit | |
CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
US20120299187A1 (en) | Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP6922579B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20060124555A (ko) | 반도체 웨이퍼 및 이것에 의해 형성한 반도체 장치 | |
CN106328603A (zh) | 封装件结构及其形成方法 | |
TWI822967B (zh) | 製造半導體裝置之方法及半導體裝置 | |
JP3819395B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6922579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |