CN115966600A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115966600A
CN115966600A CN202211229666.5A CN202211229666A CN115966600A CN 115966600 A CN115966600 A CN 115966600A CN 202211229666 A CN202211229666 A CN 202211229666A CN 115966600 A CN115966600 A CN 115966600A
Authority
CN
China
Prior art keywords
metal layer
semiconductor device
layer
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211229666.5A
Other languages
English (en)
Inventor
田中香次
佐藤祐司
内田祥久
中村祥太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115966600A publication Critical patent/CN115966600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

目的在于得到能够抑制对半导体基板的损伤的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：半导体基板；第1金属层，其设置于所述半导体基板之上；第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
在专利文献1中公开了功率半导体装置的表面电极的构造。在该表面电极设置维氏硬度为200～350Hv的以Cu作为主要成分的通过化学镀而形成的第一Cu层。在第一Cu层之上层叠地设置比第一Cu层柔软的维氏硬度为70～150Hv的以Cu作为主要成分的通过化学镀而形成的第二Cu层。在第二Cu层处导线键合Cu制的导线。
专利文献1：日本特开2018-37684号公报
在专利文献1中，为了抑制导线键合时的对半导体芯片的损伤，作为表面电极而层叠有2层Cu化学镀层。通常，在Cu化学镀中，为了提高维氏硬度，需要提高杂质浓度。但是，如果提高杂质浓度，则有可能产生由杂质引起的空隙，有可能难以提高维氏硬度。因此，有可能无法充分地抑制对半导体芯片的损伤。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于得到能够抑制对半导体基板的损伤的半导体装置及半导体装置的制造方法。
本发明涉及的半导体装置具有：半导体基板；第1金属层，其设置于所述半导体基板之上；第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。
本发明涉及的半导体装置的制造方法是，在半导体基板之上形成第1金属层，在所述第1金属层之上通过镀敷而形成材料包含Ni的第2金属层，在所述第2金属层之上形成材料包含Cu或Ni的第3金属层，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。
发明的效果
就本发明涉及的半导体装置及半导体装置的制造方法而言，能够通过硬的第2金属层而抑制由导线键合等造成的对半导体基板的损伤。
附图说明
图1是实施方式1涉及的半导体装置的剖视图。
图2是实施方式2涉及的半导体装置的剖视图。
图3是实施方式2的变形例涉及的半导体装置的剖视图。
图4是实施方式3涉及的半导体装置的剖视图。
图5是实施方式3的变形例涉及的半导体装置的剖视图。
图6是实施方式4涉及的半导体装置的剖视图。
图7是实施方式5涉及的半导体装置的剖视图。
图8是实施方式5的变形例涉及的半导体装置的俯视图。
图9是实施方式6涉及的半导体装置的斜视图。
图10是通过在A-B直线处将图9切断而得到的剖视图。
图11是实施方式7涉及的半导体装置的剖视图。
图12是实施方式8涉及的半导体装置的剖视图。
图13是实施方式9涉及的半导体装置的剖视图。
具体实施方式
参照附图，对各实施方式涉及的半导体装置及半导体装置的制造方法进行说明。对相同或相应的结构要素标注相同的标号，有时省略重复说明。
实施方式1
图1是实施方式1涉及的半导体装置100的剖视图。半导体装置100例如是IGBT(Insulated Gate Bipolar Transistor)等功率半导体装置。半导体装置100具有半导体基板。半导体基板在图1中是从基极层3至集电极层8的范围。
半导体基板在上表面和与上表面相反侧的背面之间具有第一导电型的漂移层1。在漂移层1的上表面侧设置第一导电型的载流子积蓄层2。在载流子积蓄层2的上表面侧设置第二导电型的基极层3。在基极层3的上表面侧设置第一导电型的发射极层5和第二导电型的接触层6。在半导体基板形成有源沟槽10和哑沟槽13。有源沟槽10从半导体基板的上表面将发射极层5、基极层3、载流子积蓄层2贯通而到达漂移层1。在有源沟槽10的内壁隔着栅极绝缘膜12而形成栅极电极11。
在漂移层1的背面侧设置缓冲层7。在缓冲层7的背面侧设置第二导电型的集电极层8。在半导体基板的背面设置集电极(collector)电极(electrode)9。
在半导体基板的上表面设置第1金属层20。在半导体基板与第1金属层20之间设置有形成了使半导体基板露出的开口的层间绝缘膜4。第1金属层20经由层间绝缘膜4的开口而与半导体基板电连接。第1金属层20是发射极电极。在第1金属层20之上设置第2金属层21。第2金属层21的材料包含Ni。第2金属层21也可以以Ni为主要成分。在第2金属层之上设置材料包含Cu或Ni的第3金属层22。第3金属层22也可以以Cu为主要成分。第2金属层21比第3金属层22硬。第3金属层22比第1金属层20硬。
对本实施方式涉及的半导体装置100的制造方法进行说明。首先，在半导体基板形成图1所示的各半导体层。接下来，在半导体基板之上形成第1金属层20。接下来，在第1金属层20之上通过镀敷而形成第2金属层21。第2金属层21例如是通过NiP化学镀层而形成的。接下来，在第2金属层21之上形成材料包含Cu或Ni的第3金属层22。第3金属层22例如是通过Cu电镀层而形成的。接下来，在半导体基板的背面形成集电极电极9。不限于此，也可以在形成第3金属层22之前形成集电极电极9。例如，也可以在形成第1金属层20之后形成集电极电极9，然后，形成第2金属层21。
在第3金属层22接合导线或焊料。半导体装置100经由导线或焊料而与外部电连接。在本实施方式中，在第3金属层22之下配置硬的第2金属层21。由此，在导线键合时或焊料接合时，能够抑制对半导体基板的损伤。并且，在第2金属层21之下配置柔软的第1金属层20。由此，第1金属层20成为缓冲材料，能够进一步抑制对半导体基板的损伤。优选第2金属层21的维氏硬度大于或等于400Hv。
第2金属层21也可以包含P作为杂质。即，第2金属层21也可以是NiP化学镀层。此时，第2金属层21的维氏硬度例如为600～1300Hv。通过NiP化学镀层，从而即使考虑到波动，也能够将第2金属层21的维氏硬度设为大于或等于600Hv。已经确认到在向Ni添加了P作为杂质的情况下，即使增加P的比率，空隙也不会增加。另外，通过使用化学镀来形成第2金属层21，从而能够使杂质的注入变得容易。因此，能够容易地增加维氏硬度。
只要能够使维氏硬度大于或等于400Hv，则第2金属层21也可以通过NiP化学镀以外的方法而形成。例如，第2金属层21也可以通过Ni电镀层而形成。通常，在Ni电镀层的情况下，得到200～500Hv的维氏硬度。
在第2金属层21是镀层的情况下，与第2金属层21是以Ni作为主要成分的溅射电极的情况相比，能够提高维氏硬度。此外，通过溅射而形成的Ni电极的维氏硬度通常小于或等于100Hv。
第3金属层22例如是Cu电镀层。第3金属层22的维氏硬度例如为100～300Hv。通常，Cu化学镀层中容易混入杂质。因此，有可能产生由杂质引起的空隙。与此相对，在Cu电镀层的情况下能够抑制杂质混入，因此，能够抑制Cu镀层中的空隙。通过抑制电极中的空隙，从而能够提高相对于热循环、功率循环等的可靠性。此外，最表面的第3金属层22的维氏硬度也可以不变高。因此，不需要由于Cu化学镀层向第3金属层22大量地注入杂质。只要能够进行杂质量的调整，则第3金属层22也可以通过Cu化学镀层而形成。
另外，只要第2金属层21比第3金属层22硬，则第3金属层22也可以以Ni为主要成分。通过将第2金属层21设为维氏硬度高的以Ni作为主要成分的镀层，从而能够容易地满足第2金属层21比第3金属层22硬这一关系。因此，能够容易地抑制向半导体装置100的导线键合时的损伤。
本实施方式的表面电极的构造也能够应用于IGBT以外的半导体装置。半导体装置100例如也可以是二极管、RC(Reverse-Conducting)-IGBT、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。
半导体基板也可以由宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料或金刚石。根据本实施方式，能够抑制电极中的空隙。因此，即使在半导体基板由宽带隙半导体形成，在高温下进行动作的情况下，也能够提高相对于热循环的可靠性。
这些变形能够适当地应用于以下的实施方式涉及的半导体装置及半导体装置的制造方法。此外，关于以下的实施方式涉及的半导体装置及半导体装置的制造方法，由于与实施方式1之间的共通点多，因而主要以与实施方式1之间的不同点为中心进行说明。
实施方式2
图2是实施方式2涉及的半导体装置101的剖视图。半导体装置101的表面电极的构造与半导体装置100不同。其它构造与半导体装置100的构造相同。半导体装置101具有在半导体基板与第1金属层20之间设置的阻挡金属层23。阻挡金属层23经由层间绝缘膜4的开口而与半导体基板电连接。阻挡金属层23比第1金属层20硬。
根据该结构，能够使半导体基板与表面电极良好地接触，使电气特性稳定。并且，即使在导线键合时第1金属层20破碎，也能够抑制对半导体基板的损伤。
图3是实施方式2的变形例涉及的半导体装置102的剖视图。就半导体装置101而言，在IGBT单元的整面设置有阻挡金属层23。不限于此，也可以如图3所示，在层间绝缘膜4的开口设置有填埋电极层即第4金属层24。第4金属层24将半导体基板与第1金属层20电连接。第4金属层24例如由钨形成。
实施方式3
图4是实施方式3涉及的半导体装置103的剖视图。半导体装置103与半导体装置100的不同点在于，具有在第3金属层22之上设置的防氧化膜25。其它构造与半导体装置100的构造相同。防氧化膜25例如使用苯并三唑类成分。优选在导线接合或焊料接合时通过甲酸回流等将防氧化膜25去除。
以Cu作为主要成分的第3金属层22的表面容易氧化。根据本实施方式，能够抑制第3金属层22的氧化，能够提高导线接合性及焊料接合性。由此，能够不对半导体装置103提供过剩的能量就将导线或焊料接合。因此，能够缓和对半导体基板的损伤。
图5是实施方式3的变形例涉及的半导体装置104的剖视图。就半导体装置104而言，导线26将防氧化膜25贯通而与第3金属层22电连接。导线26的材料例如包含Cu。在防氧化膜25是薄膜的情况下，也可以不去除防氧化膜25，而是刺穿防氧化膜25来进行导线接合。由此，不需要甲酸回流等对芯片进行还原的工序，能够削减工艺成本。
实施方式4
图6是实施方式4涉及的半导体装置105的剖视图。半导体装置105在第2金属层21与第3金属层22之间具有使第2金属层21与第3金属层22密接的密接层27。其它构造与半导体装置100的构造相同。密接层27例如由Ti、TiW、W、Ta、TaN或Mo形成。密接层27例如通过PVD(Physical Vapor Deposition)或CVD(Chemical Vapor Deposition)而形成。
根据本实施方式，第2金属层21与第3金属层22密接，因此，能够高效地传递导线键合的能量。因此，不对半导体基板提供过剩的能量就能够实现接合，能够缓和对半导体基板的损伤。
也可以在第2金属层21与第3金属层22之间设置Au层来代替密接层27。第2金属层21以Ni为主要成分，因此，在制造工序中容易氧化。通过Au层，能够抑制第2金属层21的氧化。因此，能够抑制表面电极的电气特性的波动。
实施方式5
图7是实施方式5涉及的半导体装置106的剖视图。半导体装置106在单元区域与末端区域的边界具有第二导电型的阱区域14。另外，在末端区域的上表面侧设置降低表面电场(RESURF)区域15。在阱区域14之上设置栅极配线17。在降低表面电场区域15之上设置场氧化膜16。以将场氧化膜16和栅极配线17覆盖的方式而形成第1保护膜18。在第1保护膜18的上表面形成第2保护膜19。
第2保护膜19在单元区域处设置于第1金属层20的上表面的一部分，被第2金属层21覆盖。第2保护膜19例如是树脂层。能够通过第2保护膜19的隔热效果而抑制导线键合时的热向第1金属层20传导。因此，能够抑制第1金属层20破碎。
第2保护膜19例如配置于单元区域的整体。第2保护膜19的配置不限于此。图8是实施方式5的变形例涉及的半导体装置106a的俯视图。第2保护膜19也可以仅设置于进行导线键合的区域的正下方。
实施方式6
图9是实施方式6涉及的半导体装置107的斜视图。图10是通过在A-B直线处将图9切断而得到的剖视图。在图9中，省略了第1金属层、第2金属层、第3金属层。半导体装置107是MOSFET。就半导体装置107而言，在第一导电型的半导体基板33的上表面侧设置第一导电型的外延层28。在外延层28的上表面侧设置第二导电型的阱层29。在阱层29内局部地配置第一导电型的源极层30。
在外延层28的上表面设置一部分开口的层间绝缘膜31。在层间绝缘膜31内设置栅极电极32和在栅极电极32与外延层28的上表面之间配置的栅极绝缘膜34。
在层间绝缘膜31处，多个开口在俯视观察时形成为点状。第1金属层35经由层间绝缘膜31的多个开口而与源极层30电连接。第1金属层35是源极电极。在第1金属层35的上表面设置以Ni为主要成分的镀层即第2金属层21。在第2金属层21的上表面配置以Cu为主要成分的镀层即第3金属层22。与实施方式1同样地，第2金属层21、第3金属层22、第1金属层35的硬度呈降序。
以与层间绝缘膜31的开口相对应的方式，在第3金属层22的上表面形成凹凸。通过该微小的凹凸，能够提高导线或焊料的接合性。因此，能够不对半导体装置107提供过剩的能量就进行接合，能够缓和对半导体基板的损伤。
层间绝缘膜31的开口不限于点状，也可以是格子状。
实施方式7
图11是实施方式7涉及的半导体装置108的剖视图。半导体装置108具有基座板37。在基座板37的上表面通过焊料39而接合有具有电极焊盘40的陶瓷基板38。在陶瓷基板38的上表面通过焊料39而接合有半导体芯片41。半导体芯片41在背面具有集电极焊盘43，在上表面具有栅极焊盘42和发射极焊盘44。
栅极焊盘42和发射极焊盘44各自由在实施方式1～6中说明过的第1金属层、第2金属层及第3金属层形成。导线26与第3金属层电连接。导线26例如包含Cu作为材料。导线26也可以以Cu为主要成分。电极焊盘40例如将Cu作为主要成分。栅极焊盘42和发射极焊盘44经由导线26而与电极焊盘40连接。
通常，Cu接合比Al接合更牢固。因此，能够通过使用Cu接合而提高相对于功率循环的耐性。此外，陶瓷基板38及半导体芯片41不限于通过焊料39进行接合，也可以通过Ag烧结材料或Cu烧结材料进行接合。
实施方式8
图12是实施方式8涉及的半导体装置109的剖视图。半导体装置109例如是IGBT模块。半导体装置109具有绝缘板47、在绝缘板47的上表面设置的散热器46和通过焊料39而与散热器的上表面接合的半导体芯片41。半导体芯片41在下表面具有集电极焊盘43，在上表面具有栅极焊盘42和发射极焊盘44。
栅极焊盘42和发射极焊盘44各自由在实施方式1～6中说明过的第1金属层、第2金属层及第3金属层形成。在本实施方式中，在第3金属层之上设置焊料39。在发射极焊盘44通过焊料39而接合作为主端子的引线框48。在栅极焊盘42通过焊料39而接合作为控制端子的引线框49。以使引线框48、49的一部分露出并将半导体芯片41覆盖的方式设置模塑树脂45。
通过焊料接合，从而与导线键合相比，能够缓和对半导体芯片41的损伤。另外，能够提高半导体芯片41的散热性，能够提高电流密度。因此，能够使半导体装置109小型化。
实施方式9
图13是实施方式9涉及的半导体装置110的剖视图。半导体装置110与半导体装置100的不同点在于，在半导体基板的背面侧也形成3层金属层。其它构造与半导体装置100的构造相同。半导体装置110具有在半导体基板之下设置的第5金属层50、在第5金属层50之下设置且材料包含Ni的第6金属层51和在第6金属层51之下设置且材料包含Cu或Ni的第7金属层52。第6金属层51的维氏硬度大于或等于400Hv。第6金属层51比第7金属层52硬，第7金属层52比第5金属层50硬。
第5金属层50是集电极电极。第6金属层51是镀层。第6金属层51也可以以Ni为主要成分。第7金属层52例如是镀层。第7金属层52也可以以Cu为主要成分。
根据这样的背面电极的构造，能够提高散热性，能够提高电流密度。因此，能够使装置小型化。另外，多个金属层的应力相抵消，能够抑制芯片的翘曲。因此，能够减少背面的空隙问题。
此外，在各实施方式中说明过的技术特征也可以适当地组合而使用。
标号的说明
1漂移层，2载流子积蓄层，3基极层，4层间绝缘膜，5发射极层，6接触层，7缓冲层，8集电极层，9集电极电极，10有源沟槽，11栅极电极，12栅极绝缘膜，14阱区域，15降低表面电场区域，16场氧化膜，17栅极配线，18第1保护膜，19第2保护膜，20第1金属层，21第2金属层，22第3金属层，23阻挡金属层，24第4金属层，25防氧化膜，26导线，27密接层，28外延层，29阱层，30源极层，31层间绝缘膜，32栅极电极，33半导体基板，34栅极绝缘膜，35第1金属层，37基座板，38陶瓷基板，39焊料，40电极焊盘，41半导体芯片，42栅极焊盘，43集电极焊盘，44发射极焊盘，45模塑树脂，46散热器，47绝缘板，48引线框，49引线框，50第5金属层，51第6金属层，52第7金属层，100～110半导体装置

Claims (20)

1.一种半导体装置，其特征在于，具有：
半导体基板；
第1金属层，其设置于所述半导体基板之上；
第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及
第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，
所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，
所述第3金属层比所述第1金属层硬。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第2金属层包含P作为杂质。
3.根据权利要求1或2所述的半导体装置，其特征在于，
具有阻挡金属层，该阻挡金属层设置于所述半导体基板与所述第1金属层之间，
所述阻挡金属层比所述第1金属层硬。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
具有绝缘膜，该绝缘膜设置于所述半导体基板与所述第1金属层之间，形成有使所述半导体基板露出的开口，
所述第1金属层经由所述开口而与所述半导体基板电连接。
5.根据权利要求4所述的半导体装置，其特征在于，
具有第4金属层，该第4金属层设置于所述开口，将所述半导体基板与所述第1金属层电连接。
6.根据权利要求4或5所述的半导体装置，其特征在于，
在所述绝缘膜，多个所述开口在俯视观察时形成为点状。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述第3金属层的上表面形成凹凸。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
具有密接层，该密接层使所述第2金属层与所述第3金属层密接。
9.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
具有Au层，该Au层设置于所述第2金属层与所述第3金属层之间。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
具有树脂层，该树脂层设置于所述第1金属层的上表面的一部分，被所述第2金属层覆盖。
11.根据权利要求10所述的半导体装置，其特征在于，
所述树脂层设置于进行导线键合的区域的正下方。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
具有防氧化膜，该防氧化膜设置于所述第3金属层之上。
13.根据权利要求12所述的半导体装置，其特征在于，
具有导线，该导线将所述防氧化膜贯通而与所述第3金属层电连接。
14.根据权利要求13所述的半导体装置，其特征在于，
所述导线的材料包含Cu。
15.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
具有导线，该导线与所述第3金属层电连接，材料包含Cu。
16.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
具有焊料，该焊料设置于所述第3金属层之上。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，具有：
第5金属层，其设置于所述半导体基板之下；
第6金属层，其设置于所述第5金属层之下，材料包含Ni；以及
第7金属层，其设置于所述第6金属层之下，材料包含Cu或Ni，
所述第6金属层的维氏硬度大于或等于400Hv，比所述第7金属层硬，
所述第7金属层比所述第5金属层硬。
18.根据权利要求1至17中任一项所述的半导体装置，其特征在于，
所述半导体基板由宽带隙半导体形成。
19.根据权利要求18所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料或金刚石。
20.一种半导体装置的制造方法，其特征在于，
在半导体基板之上形成第1金属层，
在所述第1金属层之上通过镀敷而形成材料包含Ni的第2金属层，
在所述第2金属层之上形成材料包含Cu或Ni的第3金属层，
所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，
所述第3金属层比所述第1金属层硬。
CN202211229666.5A 2021-10-13 2022-10-08 半导体装置及半导体装置的制造方法 Pending CN115966600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-168314 2021-10-13
JP2021168314A JP2023058346A (ja) 2021-10-13 2021-10-13 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115966600A true CN115966600A (zh) 2023-04-14

Family

ID=85705113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211229666.5A Pending CN115966600A (zh) 2021-10-13 2022-10-08 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230122575A1 (zh)
JP (1) JP2023058346A (zh)
CN (1) CN115966600A (zh)
DE (1) DE102022119320A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP2008227286A (ja) * 2007-03-14 2008-09-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN101796622B (zh) * 2007-09-04 2011-12-28 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
US8115222B2 (en) * 2008-01-16 2012-02-14 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the semiconductor light emitting device
US9391208B2 (en) * 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
US20180053737A1 (en) 2015-03-10 2018-02-22 Mitsubishi Electric Corporation Power semiconductor device
WO2018225183A1 (ja) * 2017-06-07 2018-12-13 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
JP6930495B2 (ja) * 2018-05-18 2021-09-01 株式会社デンソー 半導体装置
JP2021168314A (ja) 2018-07-10 2021-10-21 ソニーセミコンダクタソリューションズ株式会社 レーザ駆動回路およびセンサ装置
JP7253946B2 (ja) * 2019-03-20 2023-04-07 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP7070501B2 (ja) * 2019-05-14 2022-05-18 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
US20230122575A1 (en) 2023-04-20
DE102022119320A1 (de) 2023-04-13
JP2023058346A (ja) 2023-04-25

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
US8629467B2 (en) Semiconductor device
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
US8823175B2 (en) Reliable area joints for power semiconductors
JP4865829B2 (ja) 半導体装置およびその製造方法
KR100884675B1 (ko) 반도체 장치
US20080315257A1 (en) Semiconductor device and power conversion device using the same
US6396138B1 (en) Chip array with two-sided cooling
US20090079006A1 (en) Semiconductor apparatus
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
JP2009164288A (ja) 半導体素子及び半導体装置
EP4250353A1 (en) Semiconductor device
US20230411338A1 (en) Semiconductor device
US20240006364A1 (en) Semiconductor device
US10559659B2 (en) Power semiconductor device
CN115966600A (zh) 半导体装置及半导体装置的制造方法
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
CN115244669A (zh) 半导体器件
CN115398608A (zh) 半导体器件
CN113410288A (zh) 半导体装置
CN114467165A (zh) 半导体装置
GB2535484B (en) Wafer metallization of high power semiconductor devices
US20230215840A1 (en) Semiconductor device
WO2023120353A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination