JP5019148B2 - セラミックス回路基板およびそれを用いた半導体モジュール - Google Patents

セラミックス回路基板およびそれを用いた半導体モジュール Download PDF

Info

Publication number
JP5019148B2
JP5019148B2 JP2005176161A JP2005176161A JP5019148B2 JP 5019148 B2 JP5019148 B2 JP 5019148B2 JP 2005176161 A JP2005176161 A JP 2005176161A JP 2005176161 A JP2005176161 A JP 2005176161A JP 5019148 B2 JP5019148 B2 JP 5019148B2
Authority
JP
Japan
Prior art keywords
metal plate
circuit board
ceramic
plate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005176161A
Other languages
English (en)
Other versions
JP2006351834A (ja
Inventor
寿之 今村
博幸 手島
渡辺　　純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2005176161A priority Critical patent/JP5019148B2/ja
Publication of JP2006351834A publication Critical patent/JP2006351834A/ja
Application granted granted Critical
Publication of JP5019148B2 publication Critical patent/JP5019148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明はセラミックス回路基板等の技術に関し、特に冷熱サイクルに対する高信頼性が求められるパワー半導体モジュールに有効に適用することができる技術である。
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
従来のパワー半導体モジュールは、半導体素子を搭載したセラミックス回路基板を放熱ベースにはんだを介して接合した構成を有している。パワー半導体モジュールに搭載される半導体素子からの発熱量が大きく、動作安定性を確保するため高い放熱特性が求められている。かかる放熱特性を保証する構成として、上記の如くセラミックス回路基板をはんだを介して放熱ベースに接合する構成が採用されている。
かかる半導体モジュールで使用されるセラミックス回路基板としては、例えば、窒化アルミニウム基板(AlN基板)の一方の面に、回路パターン形成用金属板としてAlあるいはCuが設けられ、他方の面の放熱用金属板としてAlあるいはCuが設けられる。また、当該セラミックス回路基板の放熱ベースとして、Cu-MoあるいはAl-SiC等の低熱膨張材が取り付けられた半導体モジュールの構成が知られている。
さらに、特許文献１には、セラミックス基板の表面に回路、裏面に放熱板が形成されてなる回路基板を、熱膨張係数が１０ｐｐｍ以上である金属を主成分とするベースに、Sn-Sb系半田を用いて接合し、セラミックス基板が窒化アルミニウムまたは窒化ケイ素で、回路及び放熱板がAl又はAl合金である構成が提案されている。
放熱特性は、実際には、-４０℃から１２５℃までの冷熱サイクル試験を所定回数経た上でも保証されることが要求されている。使用分野に応じて、例えば、２００回以上、１０００回以上、さらには３０００回以上の冷熱サイクル試験にパスすることが求められる。特に、ハイブリッド車、電気自動車、電車および航空機等に搭載される場合には、高い耐冷熱サイクル性を有した高信頼性が要求されている。
かかる冷熱サイクルに対しての信頼性の向上を図るセラミックス回路基板の技術としては、例えば、特許文献２には、セラミックス基板の一方の側に接合した放熱側金属板の厚さを、セラミックス基板の他方の側に接合した素子搭載側金属板の１／２以下に規定することが提案されている。
また、放熱特性を確保するためには、素子搭載側の金属板、放熱側の金属板等とセラミックス基板との接合部の剥離が発生しないようにすることが当然に求められるが、かかる点に着目した技術として、例えば、特許文献３には、放熱側金属板の体積／素子搭載側の金属板の体積との体積比を１．０未満に規定することが提案されている。
さらに、特許文献４では、セラミックス基板として窒化珪素基板を用いた場合に、窒化珪素基板の厚みを、素子搭載側の金属回路板の厚みの２倍以下に規定することが提案されている。
また、窒化珪素基板の厚みに着目した技術としては、例えば、特許文献５に、熱伝導率が９０Ｗ／ｍ・Ｋ以上、３点曲げ強度が７００ＭＰａ以上の窒化珪素基板の厚さをｔｃとした場合に、かかる窒化珪素基板に接合した金属層（金属板）の厚さをｔｍとすると、２ｔｍ≦ｔｃ≦２０ｔｍ等と規定することが提案されている。
特開２００２-５０８４１号公報 特開平８-１０２５７０号公報 特開平７-８６７０３号公報 特開平９-６９６７２号公報 特開２０００-１２８６５４号公報
ところが、上記セラミックス回路基板、あるいはそれを用いた半導体モジュールの技術では、以下の課題があることを本発明者は見出した。
Al配線基板を用いた場合では、前述の如く、Cu-Mo、あるいはAl-SiC等の低熱膨張材を放熱ベースとして用いる構成が必須となっている。しかし、かかる構成はコスト高となり、低コスト化の要請に十分に応えることができない。また、近年パワー半導体モジュールに搭載される半導体素子のパワー密度の増大により、半導体素子動作時に発生する熱量が大きくなり、上記の従来構造では、素子に発生する熱を速やかに、冷却システムへ伝えることができず、放熱性の点で難点がある。
かかる低コスト化および高放熱性付与の方策として、Al板ベースを放熱ベースとして使用する構成が検討されている。すなわち、セラミックス回路基板をはんだを介してAl板に構成した放熱ベースに接合する構成が検討されている。しかし、かかる構成では、Al配線基板と放熱ベースのAl板との熱膨張係数の差が非常に大きく、はんだを介して接合する構造では、前述の如き冷熱サイクルにおいてはんだ接合部の剥離が生じ、放熱特性を保証することができない。
かかる半導体モジュールの放熱特性に関しては、Alベース直下にAlフィンを設けることにより、極めて放熱性の良いパワーモジュールを構成することが可能となる。かかるセラミックス回路基板において、回路パターン形成用金属板、及び放熱用金属板をAlに変えることは比較的に簡単に行えるが、本発明者は、Al材を回路パターン形成用金属板、放熱用金属板に使用する場合のセラミックス回路基板の開発が必要と考えた。
セラミックス回路基板としては、どのような素材が適しているかの素材選択の検討が必要である。かかる素材選択は、セラミックス回路基板における耐冷熱サイクル性を有した放熱特性の確保を選択基準として行なう必要がある。すなわち、セラミックス回路基板としての熱的挙動の把握が求められる。
しかし、現行の技術では、異種材料の接合構造を有したセラミックス回路基板の冷熱サイクル時の熱的挙動まで把握することはできない。全ての組み合わせに対して、実際に冷熱サイクル試験を行い、その適否を判断するしか無い状況である。ある意味では、最適組み合わせを見つけるには、闇雲に膨大な実験を行なわなければならない場合も十分に想定される。
本発明者は、異種材料の接合構造であるセラミックス回路基板としての熱的挙動は、セラミックス回路基板全体としての熱膨張係数からある程度予見できるのではないかと考えた。しかし、現実には、異種材料の接合構造であるセラミックス回路基板の熱膨張係数の実測は行えない。
そこで、本発明者は、実測は行えないものの、セラミックス回路基板を構成する異種材料のそれぞれの熱的挙動が、全体としてのセラミックス回路基板の熱的挙動に大きな影響を与えるのではないかと着想した。すなわち、本発明者は、セラミックス回路基板の熱的挙動を、かかるセラミックス回路基板を構成する異種材料の熱的挙動の総和として把握することができるのではないかと、着想した。
また、冷熱サイクル時の問題となる現象は、放熱ベースとセラミックス回路基板との剥離であり、かかる剥離は、両者の熱膨張係数の差に起因して発生する現象である。そこで、本発明者は、セラミックス回路基板の熱的挙動の把握は、セラミックス回路基板を構成する異種材料の個々の構成要素を考慮した熱膨張係数として把握することが好ましいと発想した。かかる異種材料の接合構造であるセラミックス回路基板の熱膨張係数は実測することはできないが、個々の異種材料の構成要件は十分に前もって知ることができる筈で、かかる構成要件から、セラミックス回路基板全体としての計算上の、すなわち見掛けの熱膨張係数を算出することができるのではないかと発想した。
かかる異種材料の接合構造を有するセラミックス回路基板の見掛けの熱膨張係数を算出できれば、逆に、例えば、放熱ベースのAl材の熱膨張係数に近づけるように異種材料の構成条件を制御することで、冷熱サイクルに対しての高い耐性を有し、且つ放熱特性の優れたセラミックス回路基板を提供できる筈であるとも考えた。
さらに、セラミックス回路基板には、厚いAlを回路パターン形成用金属板、及び放熱用金属板に用いることを想定した場合、冷熱繰り返しに伴う、セラミックス基板への負荷応力が増大するため、基板自身の機械強度ならびに破壊靱性に優れた適切な素材選択が必要となる。
本発明の目的は、回路パターン形成用金属板、放熱用金属板としてAl材を用いたセラミックス回路基板ならびにこれらを用いた半導体モジュールの技術を提供することにある。
本発明の目的は、異種材料の接合構造を有するセラミックス回路基板の熱的挙動を把握する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、セラミックス基板の一方の面に回路パターン形成用金属板が設けられ、前記セラミックス基板の他方の面に放熱用金属板が設けられたセラミックス回路基板であって、前記回路パターン形成用金属板は、AlまたはAl合金で形成され、前記放熱用金属板は、AlまたはAl合金で形成され、前記セラミックス基板、前記回路パターン形成用金属板、前記放熱用金属板の各々のヤング率、線膨張率、板厚に基づき算出される前記セラミックス回路基板の見掛けの熱膨張係数（ｐｐｍ／ｋ）（ここで、見掛けの熱膨張係数は、前記セラミックス基板、前記回路パターン形成用金属板、前記放熱用金属板の各々のヤング率Ｅ（Ｇｐａ）、熱膨張係数σ（ｐｐｍ／ｋ）、板厚ｔ（ｍｍ）を基に算出されるΣ（Ｅ×σ×ｔ）／Σ（Ｅ×ｔ）の値）が、１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下であり、前記セラミックス基板は、板厚ｔ１が０．２ｍｍ以上、０．４ｍｍ以下であり、前記回路パターン形成用金属板は、板厚ｔ２が０．４ｍｍ以上、１．２ｍｍ以下であり、前記放熱用金属板は、板厚ｔ３が０．３ｍｍ以上、１．２ｍｍ以下であり、（前記回路パターン形成用金属板と前記放熱用金属板との総和板厚）／前記セラミックス基板の板厚とで示される板厚比（ｔ２＋ｔ３）／ｔ１が、３．５以上、６．０以下であることを特徴とする。
セラミックス回路基板の見掛けの熱膨張係数を、セラミックス回路基板を構成するセラミックス基板、回路パターン形成用金属板、放熱用金属板のそれぞれのヤング率、線膨張率、板厚ヤング率から算出し、かかる見掛けの熱膨張係数を１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下に規定することで、放熱ベースにAlあるいはAl合金を用いた場合の冷熱サイクルに対しての高信頼性を有したセラミックス回路基板を提供することができる。
見掛けの熱膨張係数が１２ｐｐｍ／ｋ未満では、AlまたはAl合金で形成される放熱ベースとの熱膨張係数の差が大きくなり、冷熱サイクル時のセラミックス回路基板と放熱ベース間に接合部材として用いた半田に剥離現象が発生し易くなる。一方、１７ｐｐｍ／ｋを超える場合には、回路パターン形成用金属板および放熱用金属板の厚みが大きく、接合後に窒化珪素基板に与える負荷応力が大きくなり、冷熱サイクル試験下では、低サイクルで回路パターン形成用金属板と窒化珪素基板との界面で剥離が生じ、所望の信頼性を求めることが困難となる。すなわち、１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下の範囲であれば、かかる不具合現象を有効に抑制して、高い耐冷熱サイクル性を有した放熱特性の高いセラミックス回路基板を提供することができる。さらに望ましい範囲は、１２ｐｐｍ／ｋ以上、１５ｐｐｍ／ｋ以下である。
かかる構成において、前記セラミックス基板は板厚ｔ１が０．２ｍｍ以上、０．４ｍｍ以下であり、前記回路パターン形成用金属板は板厚ｔ２が０．４ｍｍ以上、１．２ｍｍ以下であり、前記放熱用金属板は板厚ｔ３が０．３ｍｍ以上、１．２ｍｍ以下であり、（前記回路パターン形成用金属板と前記放熱用金属板との総和板厚）／前記セラミックス基板の板厚とで示される板厚比（ｔ２＋ｔ３）／ｔ１が３．５以上、６．０以下であることが必須である。
かかる構成を採用することで、実際に使用するセラミックス回路基板を想定した回路パターン形成用金属板、放熱用金属板、セラミックス回路基板の実用的な板厚の範囲内で、板厚を指標として、セラミックス回路基板の接合構造におけるセラミックス回路基板の割合を少なくして、すなわち、AlあるいはAl合金からなる回路パターン形成用金属板と放熱用金属板の割合を多くして、セラミックス回路基板の全体としての見掛けの熱膨張係数を、AlあるいはAl合金からなる放熱ベースの熱膨張係数により近づけることができる。そのため、冷熱サイクル時のセラミックス回路基板と放熱ベースとの剥離障害ならびにセラミックス回路基板において、回路パターン形成用金属板とセラミックス基板との界面での剥離障害を抑制することができる。
（前記回路パターン形成用金属板と前記放熱用金属板との総和板厚）／前記セラミックス基板の板厚とで示される板厚比が、３．５未満ではセラミックス回路基板の積層構造に占めるセラミックス基板の割合が大きくなり、見掛けの熱膨張係数を十分に放熱ベースの熱膨張係数に近づけることができず、場合によっては冷熱サイクル時に前記剥離障害が発生する問題がある。また、６．０を越えるとセラミックス基板の接合構造に占める割合が少な過ぎて、セラミックス回路基板の破損障害が発生する問題がある
上記いずれかの構成で、前記セラミックス基板は、窒化珪素板であることを特徴とする。セラミックス基板に窒化珪素板を使用すれば、接合構造におけるセラミックス基板の割合を、セラミックス回路基板の強度を確保しつつ少なくすることができる。そのため、セラミックス回路基板の見掛けの熱膨張係数をより放熱ベースの熱膨張係数に近づけることができる。
特に、前述の如く、セラミックス回路基板に厚いAlを、回路パターン形成用金属板、及び放熱用金属板に用いることを想定した場合、冷熱繰り返しに伴う、セラミックス基板への負荷応力が増大するが、かかる窒化珪素基板を採用すれば、基板自身の機械強度ならびに破壊靱性が優れているため、上記負荷応力にも十分な対応が取れることとなる。
本発明の半導体モジュールは、上記いずれかの構成を有するセラミックス回路基板と、前記セラミックス回路基板の前記回路パターン形成用金属板の素子搭載部に搭載された半導体素子と、前記セラミックス回路基板が、はんだを介して接合されるAlまたはAl合金で形成される放熱ベースとを有することを特徴とする。かかる構成を採用することで、半導体モジュールの冷熱サイクルの耐性を向上させて、放熱効果を確保することができる。
さらに、かかる構成で、前記はんだは、Sn-Pb系はんだ、あるいはSn-Ag-Cu系またはSn-Sb系のPbフリーはんだであり、前記はんだには、粒径が２０μｍ以上、３００μｍ以下のNi、Cu、Mo、Wの粉末が１質量％以上、３０質量％以下の範囲で含まれているものを使用することが好ましい。かかる構成を採用すると、回路パターン形成用金属板および放熱用金属板として厚みの大きなAlあるいはAl合金を用いたセラミックス回路基板においても上記粉末がスペーシング材として機能する。
見掛けの熱膨張係数を放熱ベースのAlに近づけるために、上記の如くセラミックス基板に比してAl材を用いた回路パターン形成用金属板、放熱用金属板の割合を多くすることがその対策の一つとして有効ではあるが、しかし、セラミックス回路基板の全体重量は増大する。そのため、セラミックス回路基板と放熱ベースとを接合するために使用するはんだにスペーシング材として機能する上記粉末を混ぜておかないと、セラミックス回路基板の重量により放熱ベースとの間における上記はんだが周囲に押し出される現象が発生する場合がある。
厚みがあって重量もあるセラミックス回路基板と放熱ベースとの間に介在させるはんだが、上記の如く、必要以上に周囲に押し出されると、はんだ接合部分に引け巣が発生し、かかる引け巣に基づく気泡がはんだ接合部分に残留し、結果として熱伝導を妨げることとなる。すなわち、スペーシング材として機能する上記粉末をはんだ材料に含有させておくことで、上記引け巣に基づく気泡の残留を抑制し、結果として、セラミックス回路基板から放熱ベースへの良好な熱伝導が確保されることとなる。
粒径が２０μｍ未満ではスペーシング材としての効果がなく、一方３００μｍを越えるとはんだ層の厚みが大きくなり、放熱性の低下を招聘する。また、粉末が１質量％未満ではこの場合もスペーシング材としての効果がなく、３０質量％を越える場合にはセラミックス回路基板と放熱ベースの接合に必要なはんだ層の割合が低減するため、接合不良を招聘する。望ましくは、粒径が５０μｍ以上、２００μｍ以下のNi、Cu、Mo、Wの粉末が２質量％以上、１５質量％以下の範囲で含まれていることである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
セラミックス回路基板の見掛けの熱膨張係数を放熱ベースに近づけることができるため、セラミックス回路基板の冷熱サイクルの耐性を向上させることができる。その結果、かかるセラミックス回路基板を用いたパワー半導体モジュール等の半導体モジュールの熱破壊を抑制することができる。
セラミックス回路基板の構成材としてAlあるいはAl合金を多く使用することで、セラミックス回路基板の生産コストの低減かつ熱抵抗の低減を図ることができる。その結果、かかるセラミックス回路基板を用いた、安価で高放熱性に優れるパワー半導体モジュール等の半導体モジュールを提供することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。
本実施の形態では、本発明に係るセラミックス回路基板、及びそれを使用した半導体モジュールについて説明する。
図１は、本発明に係るセラミックス回路基板の全体構成を示す断面説明図である。図２は、図１に示すセラミックス回路基板を用いて本発明に係る半導体モジュールを構成した場合の全体構成を示す断面説明図である。
本発明に係るセラミックス回路基板１０は、図１に示すように、絶縁層として機能するセラミックス基板１１と、セラミックス基板１１の一方の面にろう材を介して接合された回路パターン形成用金属板１２と、セラミックス基板１１の他方の面にろう材を介して接合された放熱用金属板１３とを有している。
セラミックス基板１１は、例えば、窒化珪素板（Si3N4板）１１ａに構成されている。セラミックス基板１１の板厚は、例えば、実用的範囲として、０．２ｍ以上、０．４ｍｍ以下に設定しておけばよい。
回路パターン形成用金属板１２は、例えば、Al板１２ａに構成されている。回路パターン形成用金属板の板厚は、例えば、実用的範囲としては、０．４ｍｍ以上、１．２ｍｍ以下に設定しておけばよい。尚、図１に示す場合には、回路パターン形成用金属板１２は、エッチング処理により、回路パターンＰが形成されている場合を示している。
放熱用金属板１３は、例えば、Al板１３ａに構成されている。放熱用金属板１３の板厚は、例えば、実用的範囲としては、０．３ｍｍ以上、１．２ｍｍ以下に設定されている。
セラミックス基板１１と回路パターン形成用金属板１２、放熱用金属板１３をそれぞれ接合するろう材には、例えば、Al-Si系の活性ろう材が使用されている。
また、セラミックス回路基板１０を構成するセラミックス基板１１の板厚ｔ１、回路パターン形成用金属板１２の板厚ｔ２、放熱用金属板１３の板厚ｔ３との間には、（回路パターン形成用金属板１２と放熱用金属板１３との総和板厚）／セラミックス基板１１の板厚とで示される板厚比：（ｔ２＋ｔ３）／ｔ１が、２以上、１２未満であるように設定されている。
尚、図１に示す場合には、セラミックス基板１１、回路パターン形成用金属板１２、放熱用金属板１３の各々の板厚は、図面の分かり易さを優先させるために、正確な板厚比を再現するものではない。
表１はセラミックス回路基板における見掛けの熱膨張係数の算出結果を示す。
かかる構成のセラミックス回路基板１０では、その見掛けの熱膨張係数が放熱ベース（図２参照）として使用されるAl板の熱膨張係数に近い値に設定されていることとなる。すなわち、見掛けの熱膨張係数は、１０ｐｐｍ／ｋ以上、１５ｐｐｍ／ｋ以下に設定されている。
Figure 0005019148
表１の右欄には、図１に示すセラミックス回路基板１０において、セラミックス基板１１の板厚ｔ１＝０．３ｍｍ、回路パターン形成用金属板１２の板厚ｔ２＝０．６ｍｍ、放熱用金属板１３の板厚ｔ３＝０．５ｍｍに設定した場合の見掛けの熱膨張係数を示した。ここで、見掛けの熱膨張係数は、セラミックス基板（図中、基板と表示）１１、回路パターン形成用金属板（図中、回路板と表示）１２、放熱用金属板（図中、放熱板と表示）１３の各々のヤング率（Ｅ）、熱膨張係数（σ）、板厚（ｔ）を基に算出される。すなわち、回路板、基板、放熱板の各々の部材のＥ・σ・ｔの積の総和を一体化セラミックス回路基板と見なし、Σ（Ｅ×σ×ｔ）／Σ（Ｅ×ｔ）の値を求めて見掛けの熱膨張係数（平均熱膨張係数）を算出している。かかる算出結果から分かるように、図１に示すセラミックス回路基板の見掛けの熱膨張係数は１２．６３ｐｐｍ／ｋに設定されている。
表１に例示するように、本発明に係るセラミックス回路基板１０では、その見掛けの熱膨張係数が、Alの熱膨張係数に近い値をとるように制御されているため、例えば、図２に示す半導体モジュール１００に構成した際の放熱ベース２０にAl板２０ａを用いた場合には、はんだを介して接合したセラミックス回路基板１０と放熱ベース２０とは、冷熱サイクル試験では、略似た熱的挙動を示すこととなり、両者の熱膨張係数の差に起因する大きな残留応力に基づく剥離現象が発生しない。
尚、冷熱サイクル試験は、例えば、冷熱サイクル試験機（エスペック社製ＴＡＳ-201S）に、セラミックス回路基板と放熱ベースからなる半導体モジュールを挿入し、-４０℃×３０分保持、室温×１０分保持、１２５℃×３０分保持の低温域から高温域までの試験条件に試験体を置いて、どの程度のサイクル数で剥離破壊が発生するかを、超音波画像診断装置（日立建機製マイスコープ）を用いて観察する。冷熱サイクル試験の規格では、例えば、一般産業用半導体モジュールとしては、１０００サイクル以上、ハイブリッド車、電車用半導体モジュールとしては３０００サイクル以上の高信頼性が要求されている。
上記説明では、回路パターン形成用金属板１２としてAl板１２ａ、放熱用金属板１３としてAl板１３ａをそれぞれ用いた場合を示したが、Al合金板を用いても一向に構わない。Al合金板としては、例えば、Al-Si合金およびAl/Ni/Alのクラッド材も一例として挙げることができる。
すなわち、回路パターン形成用金属板１２と放熱用金属板１３の双方にAi-Si合金板を使用しても、あるいは、回路パターン形成用金属板１２と放熱用金属板１３のいずれか一方にAl-Si合金板あるいはAl/Ni/Alを使用し、他方にAl板を用いても構わない。ただし、回路パターン形成用金属板としては、通電側であるため、高い導電性ならびに回路パターン形成が必要なため、易エッチング性が求められる。したがって、Al-Si合金板およびAl/Ni/Alクラッド材は、放熱用金属板として用いる方が望ましい。
かかる構成のセラミックス回路基板１０を用いて構成した半導体モジュール１００は、図２に示すように、セラミックス回路基板１０を構成する回路パターン形成用金属板１２の素子搭載部に半導体素子３０が１番はんだ４１を介して接合されている。半導体素子３０は、回路パターン形成用金属板１２に、金線３１ａ等のワイヤー３１でワイヤーボンディングされて電気的接続が形成されている。
このように半導体素子３０が搭載された回路パターン形成用金属板１２を有するセラミックス回路基板１０は、その放熱用金属板１３が２番はんだ４２を介して、放熱ベース２０に接合されている。尚、放熱ベース２０には、ねじ止め用のねじ孔２１が設けられている。
２番はんだ４２は、例えば、リフロー処理で行われる。リフロー処理で使用する２番はんだとしては、例えば、Sn-Pb系はんだ、あるいはSn-Ag-Cu系またはSn-Sb系のPbフリーはんだが使用されている。勿論、それ以外の組成のはんだを使用しても構わないが、かかる構成のはんだを用いると、よりセラミックス回路基板１０と放熱ベース２０との接合剥離を発生させない構成とすることができる。
かかるはんだには、図示はしないが、粒径が２０μｍ以上、３００μｍ以下のNi、Cu、Mo、Wの粉末が１質量％以上、３０質量％以下の範囲で含まれている。セラミックス回路基板１０における見掛けの熱膨張係数を放熱ベース２０のAl板２０ａの熱膨張係数に近づけるために、回路パターン形成用金属板１２のAl板１２ａの板厚を大きく設定しているが、粒径２０〜３００μｍのNi、Cu、Mo、Wの粉末が１質量％以上、３０質量％以下の範囲で含まれているため、前述の如く、回路パターン形成用金属板１２のセラミックス基板１１に対しての相対厚みを大きくしたことに基づくセラミックス回路基板１０の重量化による２番はんだ４２の押しつぶしが発生しない。
かかる所定粒径の粉末が含まれていない場合には、２番はんだ４２が押しつぶされて、２番はんだ４２がセラミックス回路基板１０の放熱用金属板１３と放熱ベース２０との間から押し出され、放熱用金属板１３と放熱ベース２０との間に気泡が残るような状態で接合されることとなる。かかる放熱用金属板１３と放熱ベース２０とは、半導体素子３０の熱を逃がす放熱ルートとして機能するため、両者の接合部に気泡が残留することは、前述の如く、その半導体モジュールの放熱性を低下させることとなり好ましくない。
本発明の半導体モジュール１００は、上記のように、２番はんだ４２にスペーシング機能を発揮する所定粒径の粉末を所定量だけ含有させることで、見掛けの熱膨張係数を放熱ベース２０の熱膨張係数に近づけるために回路パターン形成用金属板１２の板厚を厚くしても、２番はんだ４２を押しつぶすことなく、半導体素子３０の放熱パスを確保した構成を有している。
図３には、本発明に係るセラミックス回路基板１０、半導体モジュール１００とその効果を従来構成と比較するために、比較例として、セラミックス基板１１として窒化アルミニウム板１１ｂを用い、回路パターン形成用金属板１２、放熱用金属板１３にそれぞれAlを用いた構成のセラミックス回路基板１０ａ、半導体モジュール１００ａを示した。
図３に示す構成では、例えば、セラミックス基板１１は、板厚ｔ１＝０．６３５ｍｍの窒化アルミニウム板１１ｂに構成されている。回路パターン形成用金属板１２は板厚ｔ２＝０．４ｍｍのAl板１２ａに、放熱用金属板１３は板厚ｔ３＝０．３ｍｍのAl板１３ａにそれぞれ構成されている。窒化アルミニウム板１１ｂに構成したセラミックス基板１１と、回路パターン形成用金属板１２、放熱用金属板１３は、それぞれ図示はしないがろう材により接合されている。かかる接合に使用するろう材は、例えば、Al-Si活性ろう材を使用した。
かかる構成のセラミックス回路基板１０ａの回路パターン形成用金属板１２上には、図３に示すように、素子搭載部に半導体素子３０が１番はんだ４１を介して搭載されている。併せて、セラミックス回路基板１０ａの放熱用金属板１３側は、２番はんだ４２を介して、Al板２０ａに構成した放熱ベース２０に接合されている。
かかる構成の半導体モジュール１００ａで使用されているセラミックス回路基板１０ａについて、表１の左欄に示すように、見掛けの熱膨張係数を算出した。見掛けの熱膨張係数は、図１の例と同様に回路板、基板、放熱板の各々の部材のＥ・σ・ｔを基に算出し８．４８と、図１に示す本発明に係るセラミックス回路基板１０の１２．６３に比べて低い値となった。すなわち、セラミックス基板１１に窒化アルミニウム板１１ｂを用いた場合には、放熱ベース２０としてAl板２０ａを使用すると、両者の熱膨張係数の差が大きく、冷熱サイクルにおいて放熱用金属板１３と放熱ベース２０との接合剥離障害が発生する可能性が大きいことを示唆している。
また、図２に示すように、熱抵抗値も、図３に示す本発明に係るセラミックス回路基板１０の方（熱抵抗値：０．２０℃／Ｗ）が、図３に示す上記構成の場合（熱抵抗値：０．２５℃／Ｗ）に比べて８０％に低減されていることが確認される。図３に示す上記構成では、図２に示す構成で使用した窒化珪素板１１ａの熱伝導率９０W/m.Kよりも大きな熱伝導率１７０W/m.Kの窒化アルミニウム板１１ｂを使用したにもかかわらず、熱抵抗値は低くなっている。
これは、本発明に係る構成の方が熱放散性に優れるAlを用いた回路板を厚く構成しているので、Ｓｉチップの動作中に生じる熱を速やかに回路内で面内方向へ拡散することができ、当構成での熱抵抗が低減されている。
なお、表１に示す熱抵抗値は、図２および図３の構成のモジュールを試作し、熱抵抗評価システム（キャッツ電子製モデルDV２４０）用いて評価したものである。評価に供したＳｉチップは、ダイオードチップで、これを３枚、回路基板上に実装したものである。
使用するセラミックス基板１１を、窒化珪素板１１ａから窒化アルミニウム板１１ｂに変えるだけで、表１に示すように、見掛けの熱膨張係数が大きく異なり、その結果が放熱ベース２０との冷熱サイクル時の熱的挙動の差異を広げ、剥離障害に発展するものと考えられる。
窒化珪素板１１ａが窒化アルミニウム板１１ｂよりも有効である理由の一つには、窒化珪素板１１ａの方が窒化アルミニウム板１１ｂよりも機械的強度、破壊靱性が大きく、その分回路パターン形成用金属板１２として板厚を厚くしたAl板１２ａを載せても、薄い板厚で済ませることができ、結果としてセラミックス回路基板１０の異種材の接合構造における窒化珪素板１１ａの割合を減じて、セラミックス回路基板１０の見掛けの熱膨張係数を放熱ベース２０のAl板２０ａに近づけることができるのである。
本発明に係るセラミックス回路基板１０における見掛けの熱膨張係数は、上記比較からも分かるように、使用する素材を変更することで所定範囲に制御することができるが、使用する素材を変更することなく、板厚を種々変更することでもその制御が容易に行える。
表２はセラミックス回路基板の見掛けの熱膨張係数が、回路パターン形成用金属板、放熱用金属板の板厚で制御可能なことを示している。
Figure 0005019148
表２に示す場合には、図１に示すセラミックス回路基板１０の構成で、セラミックス基板（Si3N4板基板）１１の板厚ｔ１を０．３ｍｍに固定した状態で、回路パターン形成用金属板（Cu回路板）１２、放熱用金属板（Cu放熱板）１３の板厚ｔ２、ｔ３をそれぞれ変化させた場合の見掛けの熱膨張係数の変化を示している。板厚を変えることで、見掛けの熱膨張係数は、約９．６３から約１６．０６まで大きく変化していることが分かる。
参考例である９．６３の見掛けの熱膨張係数を示す回路基板では、耐冷熱サイクル試験では１０００回未満で剥離が発生する場合が見られる等好ましくない結果が発生した。また、参考例である見掛けの熱膨張係数が１０．３６の回路基板では、板厚比が限度ギリギリではあるが、耐冷熱サイクル試験では、少なくとも１０００回までは剥離現象等が発生しておらず、本発明における見掛けの熱膨張係数を１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下と設定したことの有効性を示す一例となる。
表３には、見掛けの熱膨張係数と板厚比との関係を示している。セラミックス基板（Si3N4板基板）１１の板厚ｔ１を０．２ｍｍ、０．３ｍｍおよび０．６ｍｍにそれぞれ固定しておき、回路パターン形成用金属板（Al回路板）１２の板厚ｔ２と放熱用金属板（Al放熱板）１３の板厚ｔ３との両者の総和板厚を変化させた場合の見掛けの熱膨張係数と板厚比（ｔ２＋ｔ３）／ｔ１を示し、さらに図２に示す半導体モジュールを構成して上述の冷熱サイクル試験を行って評価した。表３には剥離サイクル数と外観検査の結果を同時に示す。
尚、本発明の開発においては、発明品の耐冷熱サイクル性は、表３に示すように、前記冷熱サイクル試験においては１０００回以上の結果となるものを有効と評価した。
Figure 0005019148
表３の結果から、セラミックス回路基板１０の見掛けの熱膨張係数が、前記の如く、１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下の範囲で、さらに板厚比が３．５以上、６以下の範囲になるように制御すると、耐冷熱サイクル性が向上することが確認された。
かかる結果は、セラミックス回路基板１０を構成するセラミックス基板１１、回路パターン形成用金属板１２、放熱用金属板１３の素材が同じである場合には、見掛けの熱膨張係数を所定範囲に制御するためには、一々見掛けの熱膨張係数を算出するまでもなく、簡便には、板厚比を確認することで大まかにその有効性の評価が容易に行えることが分かる。
しかし、板厚比での判定は、その上限値、下限値の近辺ではその判定性を一義的に判断することができない場合も存在するため、厳密には、前述の算出式を用いて個々に見掛けの熱膨張係数を試算してみることが必要である。すなわち、板厚比は、その上下の限界値近辺では熱膨張係数の算出結果と併せて使用すべきもので、あくまで、大まかな有効性の評価を行う簡便な判定基準であると、その精度の限界性を認識した上で使用すべきものと考えるのが好ましい。
以上に説明の本発明に係るセラミックス回路基板１０の製造は、図４に模式的に示す手順で行う。すなわち、セラミックス回路基板１０の構成原料をステップＳ１００でボールミル混合する。混合した原料スラリーを脱泡・増粘した後、ステップＳ２００で、ドクターブレードで所定板厚でシート成形して成形体を得る。ステップＳ３００で成形したシートを焼結炉内で１８００℃〜１９００℃×５時間保持の０．９２ＭＰａの窒素雰囲気で焼結し、更に１７００℃〜１８００℃×５時間保持にて焼結時の反り矯正を行い、更にサンドブラストにより表面を整えセラミックス基板１１として使用する焼結体の窒化珪素板１１ａを得る。
その後、ステップＳ４００で、セラミックス基板１１の一方の面にAl-Si系の活性ろう材を介して回路パターン形成用金属板１２としてのAl板１２ａを、他方の面に同様のろう材を介して放熱用金属板１３としてのAl板１３ａをそれぞれ接合する。その後、ステップＳ５００で、セラミックス基板１１上の回路パターン形成用金属板１２をエッチング処理して回路パターンを形成する。ステップＳ６００で回路パターン形成後の回路パターン形成用金属板１２上にメッキを施し、セラミックス回路基板１０が製造される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、Alベースの合金を用いた場合も同様の効果が得られることは勿論のこと、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明はセラミックス回路基板、及びそれを使用した半導体モジュールの分野で、冷熱サイクルの耐性を向上させるのに有効に利用することができる。
本発明の一実施の形態であるセラミックス回路基板の全体構成を示す断面説明図である。 本発明の一実施の形態であるセラミックス回路基板を用いた半導体モジュールの全体構成を示す断面説明図である。 窒化アルミニウムをセラミックス基板に構成したセラミックス回路基板を用いた半導体モジュールの全体構成を示す断面説明図である。 本発明に係るセラミックス回路基板の製造手順を模式的に示すフロー図である。
符号の説明
１０ セラミックス回路基板
１０ａ セラミックス回路基板
１１ セラミックス基板
１１ａ 窒化珪素板
１１ｂ 窒化アルミニウム板
１２ 回路パターン形成用金属板
１２ａ Al板
１３ 放熱用金属板
１３ａ Al板
２０ 放熱ベース
２０ａ Al板
２１ ねじ孔
３０ 半導体素子
３１ ワイヤー
３１ａ 金線
４１ １番はんだ
４２ ２番はんだ
１００ 半導体モジュール
１００ａ 半導体モジュール
Ｐ 回路パターン
Ｓ１００、Ｓ２００、Ｓ３００、Ｓ４００、Ｓ５００、Ｓ６００ ステップ
ｔ１ 板厚
ｔ２ 板厚
ｔ３ 板厚

Claims (3)

  1. セラミックス基板の一方の面に回路パターン形成用金属板が設けられ、前記セラミックス基板の他方の面に放熱用金属板が設けられたセラミックス回路基板であって、前記回路パターン形成用金属板は、AlまたはAl合金で形成され、前記放熱用金属板は、AlまたはAl合金で形成され、前記セラミックス基板、前記回路パターン形成用金属板、前記放熱用金属板の各々のヤング率、線膨張率、板厚に基づき算出される前記セラミックス回路基板の見掛けの熱膨張係数（ｐｐｍ／ｋ）（ここで、見掛けの熱膨張係数は、前記セラミックス基板、前記回路パターン形成用金属板、前記放熱用金属板の各々のヤング率Ｅ（Ｇｐａ）、熱膨張係数σ（ｐｐｍ／ｋ）、板厚ｔ（ｍｍ）を基に算出されるΣ（Ｅ×σ×ｔ）／Σ（Ｅ×ｔ）の値）が、１２ｐｐｍ／ｋ以上、１７ｐｐｍ／ｋ以下であり、前記セラミックス基板は、板厚ｔ１が０．２ｍｍ以上、０．４ｍｍ以下であり、前記回路パターン形成用金属板は、板厚ｔ２が０．４ｍｍ以上、１．２ｍｍ以下であり、前記放熱用金属板は、板厚ｔ３が０．３ｍｍ以上、１．２ｍｍ以下であり、（前記回路パターン形成用金属板と前記放熱用金属板との総和板厚）／前記セラミックス基板の板厚とで示される板厚比（ｔ２＋ｔ３）／ｔ１が、３．５以上、６．０以下であることを特徴とするセラミックス回路基板。
  2. 請求項１に記載のセラミックス回路基板において、前記セラミックス基板は、窒化珪素板であることを特徴とするセラミックス回路基板。
  3. 請求項１または２のいずれか１項に記載のセラミックス回路基板と、前記セラミックス回路基板の前記回路パターン形成用金属板の素子搭載部に搭載された半導体素子と、前記セラミックス回路基板が、はんだを介して接合されるAlまたはAl合金で形成される放熱ベースと、を有することを特徴とする半導体モジュール。
JP2005176161A 2005-06-16 2005-06-16 セラミックス回路基板およびそれを用いた半導体モジュール Active JP5019148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176161A JP5019148B2 (ja) 2005-06-16 2005-06-16 セラミックス回路基板およびそれを用いた半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176161A JP5019148B2 (ja) 2005-06-16 2005-06-16 セラミックス回路基板およびそれを用いた半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006351834A JP2006351834A (ja) 2006-12-28
JP5019148B2 true JP5019148B2 (ja) 2012-09-05

Family

ID=37647359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176161A Active JP5019148B2 (ja) 2005-06-16 2005-06-16 セラミックス回路基板およびそれを用いた半導体モジュール

Country Status (1)

Country Link
JP (1) JP5019148B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093809A1 (ja) * 2007-01-31 2008-08-07 Ngk Insulators, Ltd. 鋳造品の製造方法及び鋳造品
JP2009212367A (ja) * 2008-03-05 2009-09-17 Stanley Electric Co Ltd 半導体発光装置
EP2265099B1 (en) 2009-06-04 2013-11-27 Honda Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP5734385B2 (ja) * 2013-10-11 2015-06-17 本田技研工業株式会社 半導体装置における絶縁基板及び金属板の板厚設定方法
JP6408227B2 (ja) * 2014-03-07 2018-10-17 国立研究開発法人物質・材料研究機構 超伝導機器用着脱式電流供給部材およびこれを用いた超伝導機器
US11439039B2 (en) 2020-12-07 2022-09-06 Hamilton Sundstrand Corporation Thermal management of electronic devices on a cold plate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3932744B2 (ja) * 1999-11-16 2007-06-20 三菱マテリアル株式会社 半導体実装用絶縁回路基板の製造方法
JP4104429B2 (ja) * 2002-11-07 2008-06-18 電気化学工業株式会社 モジュール構造体とそれを用いたモジュール
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006351834A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
CN104718616B (zh) 自带散热器的功率模块用基板、自带散热器的功率模块及自带散热器的功率模块用基板的制造方法
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
JP6079505B2 (ja) 接合体及びパワーモジュール用基板
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
CN104919585B (zh) 功率模块用基板、自带散热器的功率模块用基板、自带散热器的功率模块
JP6797797B2 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
US8116084B2 (en) Method for manufacturing power module substrate, power module substrate, and power module
US20210407953A1 (en) Solder material for semiconductor device
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
KR102154882B1 (ko) 파워 모듈
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP5019148B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP5720839B2 (ja) 接合体及びパワーモジュール用基板
TWI661516B (zh) 接合體，附散熱器電源模組用基板，散熱器，接合體的製造方法，附散熱器電源模組用基板的製造方法及散熱器的製造方法
TW201526171A (zh) 接合體之製造方法及功率模組用基板之製造方法
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
US20070012477A1 (en) Electronic component package including joint material having higher heat conductivity
JPWO2019026836A1 (ja) パワーモジュール
JP4270140B2 (ja) 窒化珪素回路基板およびそれを用いた半導体モジュール
JP2008147308A (ja) 回路基板およびこれを用いた半導体モジュール
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP2002329814A (ja) 半導体実装用絶縁基板及びパワーモジュール
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

R150 Certificate of patent or registration of utility model

Ref document number: 5019148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350