CN111602240A - 树脂封装型半导体装置 - Google Patents

树脂封装型半导体装置 Download PDF

Info

Publication number
CN111602240A
CN111602240A CN201880086505.0A CN201880086505A CN111602240A CN 111602240 A CN111602240 A CN 111602240A CN 201880086505 A CN201880086505 A CN 201880086505A CN 111602240 A CN111602240 A CN 111602240A
Authority
CN
China
Prior art keywords
resin
electrode
electrode connection
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880086505.0A
Other languages
English (en)
Other versions
CN111602240B (zh
Inventor
中川政雄
桑野亮司
篠竹洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111602240A publication Critical patent/CN111602240A/zh
Application granted granted Critical
Publication of CN111602240B publication Critical patent/CN111602240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及的树脂封装型半导体装置1，包括：半导体芯片10；引线20A、30A，具有包含经由焊锡70、74与电极12、66相接合的焊锡接合电极连接片22、32的多个电极连接片22、24、32、34，并且与半导体芯片10电连接；以及树脂50，用于封装半导体芯片10以及引线20A、30A，其中，在引线20A、30A的焊锡接合电极连接片22、32与电极连接片24、34之间，形成有沟槽24、34。本发明的树脂封装型半导体装置1能够抑制电极附近产生的应力(特别是热应力)集中于焊锡70、74和其周围，从而能够抑制焊锡70、74产生裂痕导致破坏焊锡接合，因此，是一种能够抑制可靠性降低的树脂封装型半导体装置。

Description

树脂封装型半导体装置
技术领域
本发明涉及一种树脂封装型半导体装置。
背景技术
以往，已知一种树脂封装型半导体装置，其包括：半导体芯片；用于与半导体芯片电连接的引线；以及用于封装半导体芯片和引线的树脂(例如，参照专利文献1)。
树脂封装型半导体装置901如图5所示，包括：半导体芯片910A、910B；具有经由焊锡970分别与半导体芯片910A、910B电连接的电极连接片922A、922B的引线920；树脂(图5中未图示)；以及兼做散热构件的基板960。
在以往的树脂封装型半导体装置901中，由于电极连接片922A、922B与半导体芯片910A、910B的电极之间仅经由焊锡970(即不经由导线等中间构件)直接连接。因此树脂封装型半导体装置901是一种适合用于电流容量较大且使用大电流的电子设备(例如电源)的树脂封装型半导体装置。
在后述中，将经由焊锡与电极接合的电极连接片称为“焊锡接合电极连接片”。
先行技术文献
【专利文献1】特开2006-202885号公报
然而，在上述以往的树脂封装型半导体装置901中，由于在运作中半导体芯片所产生出的热量会通过该半导体芯片的电极传播至焊锡接合电极连接片，从而导致因该热量产生的热应力集中于焊锡周围，这样一来，焊锡就可能产生裂痕从而破坏焊锡接合。因此，在上述以往的树脂封装型半导体装置901中，存在可靠性变低的问题。
另外，由于上述半导体芯片所产生出的热量还会通过与半导体芯片接合的基板传播至半导体芯片以外的构成要素的电极(例如基板的电极)，因此也可能造成热量传播到的部位也同样产生上述问题。
再有，当电极附近被施加了除热应力以外的应力(例如因压迫引起的外力)时，也同样会产生出上述问题。
因此，鉴于上述课题，本发明的目的是提供一种树脂封装型半导体装置，其能够抑制因电极连接片与电极经由焊锡直接连接而导致的可靠性下降。
发明内容
【1】本发明涉及的树脂封装型半导体装置，其特征在于，包括：半导体芯片；引线，具有包含经由焊锡与电极相接合的焊锡接合电极连接片的多个电极连接片，并且与所述半导体芯片电连接；以及树脂，用于封装所述半导体芯片以及所述引线，其中，在所述引线的所述多个电极连接片中的一个电极连接片与不同于所述一个电极连接片的另一个电极连接片之间，形成有沟槽以及切口中的至少一方，所述一个电极连接片与所述另一个电极连接片中的至少一方为所述焊锡接合电极连接片。
【2】在本发明涉及的树脂封装型半导体装置中，所述焊锡接合电极连接片经由焊锡与所述半导体芯片的电极相接合。
【3】在本发明涉及的树脂封装型半导体装置中，所述沟槽被形成在所述引线的呈三维弯曲的部位上。
【4】在本发明涉及的树脂封装型半导体装置中，在以平面观看时，所述一个电极连接片与所述另一个电极连接片直线连接，所述沟槽的长度方向与从所述一个电极连接片向所述另一个电极连接片的方向相垂直。
【5】在本发明涉及的树脂封装型半导体装置中，所述引线上具有被形成多个沟槽相互平行的应力吸收区域。
【6】在本发明涉及的树脂封装型半导体装置中，在所述应力吸收区域处，所述沟槽形成在所述应力吸收区域的一个面以及位于所述一个面相反侧的另一个面上，位于所述一个面一侧的所述沟槽与位于所述另一个面一侧的所述沟槽被交互着形成。
发明效果
根据本发明涉及的树脂封装型半导体装置，由于在一个电极连接片与另一个电极连接片之间，形成有沟槽以及切口中的至少一方，因此在形成有沟槽以及切口的部位处的引线强度就会相对变低，从而使该部位处的引线容易发生变形。这样一来，即便是在产生应力(特别是热应力)的情况下，通过引线部分变形，就能够吸收(缓和)该应力。其结果就是，本发明涉及的树脂封装型半导体装置能够抑制电极附近产生的应力(特别是热应力)集中于焊锡和其周围，从而能够抑制焊锡产生裂痕导致破坏焊锡接合。因此，本发明涉及的树脂封装型半导体装置是一种能够抑制可靠性降低的树脂封装型半导体装置。
附图说明
图1是展示实施方式一涉及的树脂封装型半导体装置1的图。其中，图1(a)以及图1(b)是树脂封装型半导体装置1的平面图，图1(c)是图1(a)的A-A截面图，图1(d)是图1(c)中符号B所示范围的放大图。在图1(b)中，为了方便说明(展示内部构造)，未图示整个树脂50，仅用虚线图示出其外框，这一点后述的图2以及图3也同样如此。图1(d)中的点划线是为了方便理解沟槽26是被交互着形成而标示出的辅助线。该点划线沿着形成有沟槽26的引线20A部位的厚度方向穿过沟槽26的中央。
图2是展示实施方式二涉及的树脂封装型半导体装置2的平面图。
图3是展示实施方式三涉及的树脂封装型半导体装置3的平面图。
图4是展示实施方式四涉及的树脂封装型半导体装置4的图。其中，图4(a)是树脂封装型半导体装置4的斜视图，图4(b)是树脂封装型半导体装置4的平面图，图4(c)是图4(b)的C-C截面图。在图4(b)中，为了简便地说明树脂封装型半导体装置4，未图示有树脂150。
图5是展示以往的树脂封装型半导体装置901的斜视图。
具体实施方式
以下，将基于附图中所示的各实施方式，对本发明的树脂封装型半导体装置进行说明。另外，各附图均为示意图，并不一定反映实际的尺寸，结构，构造等。以下描述的实施例不限制根据权利要求的本发明，且并非每个实施例中描述的所有要素及其组合对于本发明的解决手段都是必不可少的。在各实施例中，具有相同基本配置，特性，功能等的构成要素(包括形状不完全相同的构成要素等)在各个实施例中用相同的符号来表示，并且省略了其描述。
【实施方式一】
如图1所示，实施方式一涉及的树脂封装型半导体器件1包括：半导体芯片10；引线20A、30A、31；导线31W；树脂50；以及基板60。在树脂封装型半导体装置1中，使用焊锡将后述的电极连接片与电极以及电极与电极进行接合。
如图1(b)以及图1(c)所示，半导体芯片10具有电极12、14、16。半导体芯片10为IGBT(Insulated Gate Bipolar Transistor)，电极12为发射极，电极14为栅电极，电极16为集电极。
电极12(发射极)经由焊锡70与引线20A的焊锡接合电极连接片22接合，并且经由焊锡70和引线20A与外部连接。
电极16(集电极)通过焊锡72与基板60的电路64接合，并通过焊锡74、电路64以及引线30A与外部连接。
引线20A、30A、31为平板状的金属构件。引线20A、30A、31例如是从引线框上切割后形成的。引线20A、30A、31具有比导线31W更大的截面积，因此可以流通大电流。引线20A、30A、31上具有呈三维弯曲的部分。
引线20A具有多个电极连接片，多个电极连接片包括：经由焊锡70接合至半导体芯片10的电极12的焊锡接合电极连接片22、以及露出于树脂50的外部的电极连接片24。因此，可以说多个电极连接片包含经由焊锡70接合到电极12的焊锡接合电极连接件22。
引线20A与半导体芯片10电连接。
如图1(b)所示，在实施方式一中，在一平面观看时，焊锡接合电极连接片22与电极连接片24直线连接。
在引线20A上，形成有沟槽26。沟槽26被形成在多个电极连接片中的一个电极连接片(在实施方式一中为焊锡接合电极连接片22)与不同于该一个电极连接片的另一个电极连接片(在实施方式一中为电极连接片24)之间。
沟槽26被形成在引线20A上呈三维弯曲的部分上。
沟槽26的长度方向与从焊锡接合电极连接片22(一个电极连接片)向电极连接片24(另一个电极连接)的方向相垂直。
引线20A上形成有多个沟槽26相互平行的应力吸收区域26A。换言之，多个沟槽26形成了应力吸收区域26A。
图中应力吸收区域26A的沟槽26数量仅为示例，只要不损害本发明的发明目的，沟槽的数量可以是任意个。沟槽的间隙也可以是任意间隙，其可以按照引线的尺寸来进行优化，例如，可以设定在0.1mm～1m的范围内。这一点对于后述的各实施方式中的应力吸收区域的沟槽也是同样的。
在应力吸收区域26A中，如图1(c)以及图1(d)所示，沟槽26形成在一个面(位于焊锡70一侧的面)以及与其相反的另一个面上。
如图1(d)所述，位于一个面一侧的沟槽26与位于另一个面一侧的沟槽26被交互着形成。
以下对在说明引线时使用的用语进行说明。
在本说明书中，“电极连接片”包含有引线中与电极接合的部分以及能够与电极连接的部分这两个含义。另外，也可以将电极连接片称为“连接部”。按照部位的不同，还可以将电极连接片称为“端子”。
在本说明书中，作为“与电极接合的部分”，可以进行示例的是在树脂封装型半导体装置的树脂内部与电极接合的部分(在树脂封装型半导体装置1中为焊锡接合电极连接片22、32)。作为“能够与电极连接的部分”，可以进行示例的是引线中露出于树脂封装型半导体装置外部的部分(在树脂封装型半导体装置1中为电极连接片24、34.也称为外部连接用端子等)。
本说明书中“电极”不仅指的是树脂封装型半导体装置所具有的电极，也包含与树脂封装型半导体装置连接(组装)的对象所具有的电极。
在本说明书中，即便是在第一构成要素(例如引线)未与第二构成要素(例如半导体芯片)直接接合的情况下，只要能够经由第三构成要素(例如基板)实现要素间的电气功能，就当作第一构成要素与第二构成要素电连接来解释。
本发明中“引线上呈三维弯曲的部分”指的是引线上向其厚度方向弯曲的部分。该部分也可称为:沿从与引线接合的电极向焊锡接合电极连接片的方向，引线与电极之间的距离(将从与引线接合的电极向焊锡接合电极连接片的方向假设为重力方向朝上时的高度方向上的距离)发生变化的部分。
本说明书中“在以平面观看时一个电极连接片与另一个电极连接片直线连接”指的是：在以平面观看时，引线上一个电极连接片与另一个电极连接片相连接的部分存在于沿将一个电极连接片与另一个电极连接片相连的直线上。即便是在引线上一个电极连接片与另一个电极连接片相连接的部分上存在切口或突出部等的情况下，只要该部分整体存在于沿将一个电极连接片与另一个电极连接片相连的直线上，就属于“在以平面观看时一个电极连接片与另一个电极连接片直线连接”的范畴内。
本说明书中“沟槽被交互着形成”可以换言之：在沿引线的厚度方向观看时，位于一个面一侧的沟槽的中心线与位于另一个面一侧的沟槽的中心线不重叠。因此，即便是在沿引线的厚度方向观看时，位于一个面一侧的沟槽的边缘部与位于另一个面一侧的沟槽的边缘部相重叠的情况下，只要满足上述中心线不重叠的条件，就视为“沟槽被交互着形成”。
引线30A具有作为多个电极连接片的焊锡接合电极连接片32、以及电极连接片34。焊锡接合电极连接片32经由焊锡74与基板60的电极66接合，电极连接片34露出于树脂50的外部。引线30A经由基板60与半导体芯片10电连接。
电极66与基板60的电路64电连接。电路64经由焊锡72与半导体芯片10的电极16接合。
引线30A上形成有沟槽36。沟槽36形成于焊锡接合电极连接片32(一个电极连接片)与电极连接片34(另一个电极连接片)之间。
沟槽36被形成为其长度方向与从焊锡接合电极连接片32(一个电极连接片)向电极连接片34(另一个电极连接片)的方向相垂直。
引线30A上具有多个沟槽36被形成为相互平行的应力吸收区域36A。换言之，多个沟槽36形成了应力吸收区域36A。
如图1(c)所示，沟槽36形成在一个面(位于焊锡74一侧的面)以及与该一个面相反一侧的另一个面上。
位于一个面一侧的沟槽36与位于另一个面一侧的沟槽36与引线20A上的沟槽26一样，被交互着形成。
引线31的一个端部经由导线31W与电极14(栅电极)连接。引线31的另一个端部为从树脂50露出的电极连接片(外部连接用端子)。
树脂50用于封装半导体芯片10以及引线20A、30A。在树脂封装型半导体装置1中，通过树脂50对电极连接片24、34、引线31的电极连接片(外部连接用端子)、以及除散热用的金属板68的一部分以外的部分进行树脂封装。
作为树脂50，可以采用合适的树脂。
在实施方式一中，基板60为DCB(Direct Copper Bonding)基板。作为基板60，也可以采用除DCB基板以外的合适的基板(例如印刷基板等)。
基板60具有：绝缘基板62；形成在绝缘基板62的一个面上的电路64；与电路64连接并经由焊锡74与焊锡接合电极连接片32接合的电极66；以及形成在绝缘基板62的另一个面上的散热用金属板68。散热用金属板68的一部分从树脂50露出。
焊锡70、72、74为具有导电性以及接合性的合金或金属。
以下，将对实施方式一涉及的树脂封装型半导体装置1的效果进行说明。
根据实施方式一涉及的树脂封装型半导体装置1，由于在引线20A、30A上的焊锡接合电极连接片22(一个电极连接片)与电极连接片24(另一个电极连接片)之间，形成有沟槽26、36，因此在形成有沟槽26、36的部位附近的引线20A、30A的强度就会相对变低，从而使该部位附近的引线20A、30A容易发生变形。这样一来，根据实施方式一涉及的树脂封装型半导体装置1，即便是在产生应力(特别是热应力)的情况下，通过引线20A、30A部分变形，就能够吸收(缓和)该应力。其结果就是，实施方式一涉及的树脂封装型半导体装置1能够抑制电极12、66附近产生的应力(特别是热应力)集中于焊锡70、74和其周围，从而能够抑制焊锡70、74产生裂痕导致破坏焊锡接合。因此，实施方式一涉及的树脂封装型半导体装置1是一种能够抑制可靠性降低的树脂封装型半导体装置。
不过，由于半导体芯片10在运作时为一个发热体，因此在半导体芯片10的电极12、以及焊锡70和引线20A的焊锡接合电极连接片22附近，运作时产生热应力容易变的特别大。根据实施方式一涉及的树脂封装型半导体装置1，由于在引线20A上形成有沟槽26，因此通过该沟槽26，引线20A就会变得容易变形，从而能够吸收热应力容易变大部位的部分热应力，这样一来，就能够进一步抑制可靠性降低。
另外，根据实施方式一涉及的树脂封装型半导体装置1，由于沟槽26、36上形成有引线20A、30A呈三维弯曲的部分，因此通过将三维弯曲的部分与沟槽26、36组合，就能够使引线20A、30A三维(多元化)变形。这样一来，根据实施方式一涉及的树脂封装型半导体装置1，即便是在产生大的应力和不规则应力(例如以斜方向施加于沟槽的应力)的情况下，也能够充分对应这些应力，从而进一步抑制可靠性降低。
另外，根据实施方式一涉及的树脂封装型半导体装置1，由于沟槽26、36被形成为其长度方向与从焊锡接合电极连接片22、32(一个电极连接片)向电极连接片24、34(另一个电极连接片)的方向相垂直，因此能够防止引线20A、30A相对于焊锡接合电极连接片22、32产生扭曲变形。
另外，根据实施方式一涉及的树脂封装型半导体装置1，由于引线20A、30A上具有多个沟槽26、36被形成为相互平行的应力吸收区域26A、36A，因此相比至形成有一个沟槽26、36的情况，能够吸收更大的应力。
另外，根据实施方式一涉及的树脂封装型半导体装置1，由于位于一个面一侧的沟槽26、36与位于另一个面一侧的沟槽26、36被交互着形成，因此相比这些沟槽未被交互着形成的情况，就能够增加应力吸收区域26A、36A处的引线20A、30A的截面积，这样一来，就能够减小对电流流路造成的影响。
【实施方式二】
实施方式二涉及的树脂封装型半导体装置2基本上与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，但是其在形成有切口而并非沟槽这一点上不同于实施方式一涉及的树脂封装型半导体装置1。
如图2所示，实施方式二涉及的树脂封装型半导体装置2包括：半导体芯片10；引线20B、30B、31；树脂50；以及基板60。由于与实施方式一涉及的树脂封装型半导体装置1的不同之处在于引线20B、30B、31，因此将省略其他相同要素的说明。另外，由于引线20B、30B中与实施方式一中的引线20A、30A的共通之处也将省略说明。
在引线20B上，形成有切口27而并非沟槽。切口27形成于焊锡接合电极连接片22(一个电极连接片)与电极连接片24(另一个电极连接片)之间。
切口27在以平面观看时呈细长形状，其长度方向与从焊锡接合电极连接片22(一个电极连接片)向电极连接片24(另一个电极连接片)的方向相垂直。
切口27被形成在与引线20B上呈三维弯曲的部分不同的部分(以平面观看时，比呈三维弯曲的部分更靠近半导体芯片10的电极12的部分)上。
在引线30B上，同样形成有切口37而并非沟槽。切口37形成于焊锡接合电极连接片32(一个电极连接片)与电极连接片34(另一个电极连接片)之间。
切口37在以平面观看时呈细长形状，其长度方向与从焊锡接合电极连接片32(一个电极连接片)向电极连接片34(另一个电极连接片)的方向相垂直。
切口37被形成在与引线30B上呈三维弯曲的部分不同的部分(以平面观看时，比呈三维弯曲的部分更远离基板60的电极66的部分)上。
虽然在形成有切口而并非沟槽这一点上不同于实施方式一涉及的树脂封装型半导体装置1，但是由于其在引线20B、30B上，形成有切口37，并且切口37形成于焊锡接合电极连接片32(一个电极连接片)与电极连接片34(另一个电极连接片)之间，因此同样能够抑制焊锡70、74产生裂痕导致破坏焊锡接合，是一种能够抑制可靠性降低的树脂封装型半导体装置。
另外，由于实施方式二涉及的树脂封装型半导体装置2除了在形成有切口而并非沟槽这一点以外与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，因此也同样具有实施方式一涉及的树脂封装型半导体装置1所具有的相关效果。
【实施方式三】
实施方式三涉及的树脂封装型半导体装置3基本上与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，但是其在既形成有沟槽又形成有切口这一点上不同于实施方式一涉及的树脂封装型半导体装置1。
如图3所示，实施方式三涉及的树脂封装型半导体装置3包括：半导体芯片10；引线20C、30C、31；树脂50；以及基板60。
在引线20C上，既形成有沟槽26又形成有切口27，在引线30C上，既形成有沟槽36又形成有切口27。
实施方式三涉及的树脂封装型半导体装置3在除了具有切口27、37以外之处与实施方式一涉及的树脂封装型半导体装置1具有同样的构成。
另外，由于切口27、37与实施方式二涉及的树脂封装型半导体装置2中的切口27、37为相同结构，因此省略其说明。
虽然在既形成有沟槽有形成有切口这一点上不同于实施方式一涉及的树脂封装型半导体装置1，但是由于其在引线20C、30C上，形成有沟槽26、36以及切口27、37，并且沟槽26、36以及切口27、37形成于焊锡接合电极连接片32(一个电极连接片)与电极连接片34(另一个电极连接片)之间，因此同样能够抑制焊锡70、74产生裂痕导致破坏焊锡接合，是一种能够抑制可靠性降低的树脂封装型半导体装置。
另外，由于实施方式三涉及的树脂封装型半导体装置3除了在既形成有沟槽有形成有切口这一点以外与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，因此也同样具有实施方式一涉及的树脂封装型半导体装置1所具有的相关效果。
【实施方式四】
实施方式四涉及的树脂封装型半导体装置4基本上与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，但是其在半导体芯片的数量、引线的数量和形状等构成上不同于实施方式一涉及的树脂封装型半导体装置1。
以下说明中，有可能会省略在实施方式一直三涉及的树脂封装型半导体装置1至3中已说明过的构成要素。
如图4所示，实施方式四涉及的树脂封装型半导体装置4包括：半导体芯片110A、110B；引线120、130、140、131；导线131W；树脂150；以及基板160A、160B。在树脂封装型半导体装置4中，为了将电极连接片与电极、以及电极与电极接合，采用了焊锡。
如图4(b)以及图4(c)所示，半导体芯片110A具有电极112A、114A、116A。如图4(b)所示，半导体芯片110B也同样具有电极112B、114B、以及相当于半导体芯片110A的电极116A的电极(未图示)。半导体芯片110A、110B为IGBT。
引线120具有：经由焊锡170与半导体芯片110A的电极112A接合的焊锡接合电极连接片122；以及露出于树脂150的外部的电极连接片124。引线120与半导体芯片110A电连接。
如图4(b)所示，在实施方式四中，在以平面观看时，焊锡接合电极连接片122与电极连接片124直线连接。
在引线120上，形成有沟槽126、128。沟槽126形成在焊锡接合电极连接片122(一个电极连接片)与电极连接片124(另一个电极连接片)之间。沟槽128形成在焊锡接合电极连接片122上。
沟槽126形成在引线120上成三维弯曲的部分上。
沟槽126、128被形成为其长度方向与从焊锡接合电极连接片122(一个电极连接片)向电极连接片124(另一个电极连接片)的方向相垂直。
引线120上具有多个沟槽126、128被形成为相互平行的应力吸收区域126A、128A。换言之，多个沟槽126形成了应力吸收区域126A，并且多个沟槽128形成了应力吸收区域128A。
如图4(c)所示，应力吸收区域126A处的沟槽126形成在一个面(位于焊锡170一侧的面)以及另一个面上。
位于一个面一侧的沟槽126与位于另一个面一侧的沟槽126被交互着形成。
在应力吸收区域128A处，仅在相当与应力吸收区域126A的另一个面一侧的面上形成有沟槽128。
在引线120上，除了沟槽126、128以外还形成有切口127。切口127形成在焊锡接合电极连接片122(一个电极连接片)与电极连接片124(另一个电极连接片)之间。
切口27在以平面观看时呈细长形状，其长度方向与从焊锡接合电极连接片22(一个电极连接片)向电极连接片24(另一个电极连接片)的方向相垂直。
切口127形成在比引线120呈三维弯曲的部分更靠近电极112A的部分上。
引线130具有作为多个电极连接片的焊锡接合电极连接片132、焊锡接合电极连接片134以及电极连接片134。焊锡接合电极连接片132经由焊锡(未图示)与基板160A的电极166A接合，焊锡接合电极连接片133经由焊锡(未图示)与半导体芯片110B的电极112B接合，电极连接片134露出于树脂150的外部。引线130在经由基板160A与半导体芯片110A电连接的同时，与半导体芯片110B电连接。
如图4(b)所示，在实施方式四中，在以平面观看时，焊锡接合电极连接片132与焊锡接合电极连接片133直线连接。
虽然省略的图示，但是电极166A与基板160A的电路164A电连接，电路164A经由焊锡172与半导体芯片110A的电极116A接合。
在引线130上，形成有沟槽136、138。沟槽136、138形成在焊锡接合电极连接片132、焊锡接合电极连接片133以及电极连接片134之间。在树脂封装型半导体装置4中，焊锡接合电极连接片132、焊锡接合电极连接片133以及电极连接片134中任意一个相当于前述的一个电极连接片，其与的则相当于前述的另一个电极连接片。
沟槽138形成在引线130上成三维弯曲的部分上。
沟槽136的长度方向与从焊锡接合电极连接片132向焊锡接合电极连接片133的方向相垂直。
引线130上具有多个沟槽136、138被形成为相互平行的应力吸收区域136A、138A。换言之，多个沟槽136形成了应力吸收区域136A，并且多个沟槽138形成了应力吸收区域138A。
虽然图中省略了应力吸收区域138A的一个面一侧的图示，但沟槽138形成在一个面(位于焊锡一侧的面)以及另一个面上。
位于应力吸收区域138A的一个面一侧的沟槽138与位于另一个面一侧的沟槽138被交互着形成。
在引线130上，形成有切口137。切口137形成在焊锡接合电极连接片132与焊锡接合电极连接片133之间。
引线140具有作为多个电极连接片的焊锡接合电极连接片142、以及电极连接片144。焊锡接合电极连接片142经由焊锡(未图示)与基板160BA的电极164B接合，电极连接片144露出于树脂150的外部。引线140在经由基板160B与半导体芯片110B电连接的同时。
虽然省略了详细图示，但电极166B经由基板160B的电极与半导体芯片110B的其中一个电极(相当于半导体芯片110A的电极116A)接合。
如图4(b)所示，在实施方式四中，在以平面观看时，焊锡接合电极连接片142与电极连接片144直线连接。
在引线140上，形成有沟槽146。沟槽146形成在焊锡接合电极连接片142(一个电极连接片)与电极连接片144(另一个电极连接片)之间。
沟槽146形成在引线140上成三维弯曲的部分上。
沟槽146的长度方向与从焊锡接合电极连接片142向焊锡接合电极连接片144的方向相垂直。
引线140上具有多个沟槽146被形成为相互平行的应力吸收区域146A。换言之，多个沟槽146形成了应力吸收区域146A。
虽然图中省略了应力吸收区域146A的一个面一侧的图示，但沟槽146形成在一个面(位于焊锡一侧的面)以及另一个面上。
位于应力吸收区域146A的一个面一侧的沟槽146与位于另一个面一侧的沟槽146被交互着形成。
引线131的一个端部经由导线131W与电极114A、114B连接。引线131的另一个端部为从树脂150露出的电极连接片(外部连接用端子)。
在树脂封装型半导体装置4中，通过树脂150对电极连接片124、134、144、引线131的电极连接片(外部连接用端子)、以及除散热用的金属板168的一部分以外的部分进行树脂封装。
在实施方式四中，基板160同样为DCB基板。基板160具有：绝缘基板162A；形成在绝缘基板162A的一个面上的电路164A；与电路164A连接并经由焊锡与焊锡接合电极连接片132接合的电极166A；以及形成在绝缘基板162A的另一个面上的散热用金属板168A。虽然省略了整体图示，但基板160B与基板160A基板上具有同样的构造。
实施方式四涉及的树脂封装型半导体装置4虽然在半导体芯片的数量和引线的数量和形状上不同于实施方式一涉及的树脂封装型半导体装置1，但是由于其在引线120、130、140上，形成有沟槽126、128、136、138、146以及切口127、137，并且这些沟槽和切口形成于焊锡接合电极连接片122、132、133、142(一个电极连接片)与电极连接片124、134、144(另一个电极连接片)之间，因此同样能够抑制焊锡170产生裂痕导致破坏焊锡接合，是一种能够抑制可靠性降低的树脂封装型半导体装置。
另外，由于实施方式四二涉及的树脂封装型半导体装置4除了在半导体芯片的数量和引线的数量和形状以外与实施方式一涉及的树脂封装型半导体装置1具有同样的构成，因此也同样具有实施方式一涉及的树脂封装型半导体装置1所具有的相关效果。
以上，对本发明的实施方式进行了说明。需要说明的是，本发明并不仅限于上述实施方式。可以在不脱离本发明主旨的范围内实施各种形态。例如，可以实施如下变形。
(1)上述实施方式中记载的构成要素的数量、形状、位置、大小等仅为示例，这要要素可以在损害本发明效果的范围内进行适宜的变更。
(2)上述实施方式中，虽然半导体芯片为IGBT，但本发明并不仅限于此，可以采用另一个具有3端子的半导体元件(例如，MOSFET)来作为半导体芯片，也可以采用具有2端子的半导体元件(例如，二极管)来作为半导体芯片，还可以采用具有4端子或更多端子的半导体元件(例如，晶闸管)来作为半导体芯片。
(3)上述实施方式中，虽然半导体装置只包括一个半导体芯片，但本发明并不仅限于此。例如，半导体装置也可以包括两个半导体芯片，或是包括三个或以上的半导体芯片。
(4)上述实施方式中，虽然半导体装置的结构是在一个面上具有集电极并在另一个面上具有发射极以及栅电极的纵向结构，但本发明并不仅限于此。例如，也可以采用所有电极均配置在与基板侧相反侧的面上，即横向结构的半导体装置。
(5)上述实施方式中，虽然沟槽的长度方向与从一个电极连接片向另一个电极连接片的方向相垂直，但本发明并不仅限于此。只要沟槽的长度方向与从一个电极连接片向另一个电极连接片的方向相交，便同样能够具有吸收应力(特别是热应力)的效果。另外，根据引线的不同结构，也可以将沟槽的长度方向设置为沿着从一个电极连接片向另一个电极连接片的方向。
(6)在本发明中，从切口与引线上呈三维弯曲的部分想配合来有效地吸收应力这一观点来看，既可以将切口设置在比引线上呈三维弯曲的部分更靠近电极的位置，也可以将切口设置在比引线上呈三维弯曲的部分更远离电极的位置。
符号说明
1、2、3、4…树脂封装型半导体装置；10、110A、110B…半导体芯片；12、14、16、112A、112B、114A、114B、116A…(半导体芯片的)电极；20A、20B、20C、30A、30B、30C、31、120、130、131、140…引线；22、24、32、34、122、124、132、133、134、142、144…电极连接片；26、36、126、128、136、138、146…沟槽；26A、36A、126A、128A、136A、138A、146A…应力吸收区域；27、37、127、137…切口；31W、131W…导线；60、160A、160B…基板；62、162A…绝缘基板；64、163A…电路；66、166A、166B…(基板的)电极；68、168A…金属板；70、72、74、170、172…焊锡。

Claims (6)

1.一种树脂封装型半导体装置，其特征在于，包括：
半导体芯片；
引线，具有包含经由焊锡与电极相接合的焊锡接合电极连接片的多个电极连接片，并且与所述半导体芯片电连接；以及
树脂，用于封装所述半导体芯片以及所述引线，
其中，在所述引线的所述多个电极连接片中的一个电极连接片与不同于所述一个电极连接片的另一个电极连接片之间，形成有沟槽以及切口中的至少一方，
所述一个电极连接片与所述另一个电极连接片中的至少一方为所述焊锡接合电极连接片。
2.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述焊锡接合电极连接片经由焊锡与所述半导体芯片的电极相接合。
3.根据权利要求1或2所述的树脂封装型半导体装置，其特征在于：
其中，所述沟槽被形成在所述引线上的呈三维弯曲的部位上。
4.根据权利要求1至3中任意一项所述的树脂封装型半导体装置，其特征在于：
其中，在以平面观看时，所述一个电极连接片与所述另一个电极连接片直线连接，
所述沟槽的长度方向与从所述一个电极连接片向所述另一个电极连接片的方向相垂直。
5.根据权利要求1至4中任意一项所述的树脂封装型半导体装置，其特征在于：
其中，所述引线上具有被形成为多个沟槽相互平行的应力吸收区域。
6.根据权利要求5所述的树脂封装型半导体装置，其特征在于：
其中，在所述应力吸收区域处，所述沟槽形成在所述应力吸收区域的一个面以及位于所述一个面相反侧的另一个面上，
位于所述一个面一侧的所述沟槽与位于所述另一个面一侧的所述沟槽被交互着形成。
CN201880086505.0A 2018-03-02 2018-03-02 树脂封装型半导体装置 Active CN111602240B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008170 WO2019167284A1 (ja) 2018-03-02 2018-03-02 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
CN111602240A true CN111602240A (zh) 2020-08-28
CN111602240B CN111602240B (zh) 2023-08-01

Family

ID=67806058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880086505.0A Active CN111602240B (zh) 2018-03-02 2018-03-02 树脂封装型半导体装置

Country Status (4)

Country Link
JP (1) JP6812535B2 (zh)
CN (1) CN111602240B (zh)
NL (1) NL2022613B1 (zh)
WO (1) WO2019167284A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
JP2001217371A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 樹脂パッケージ型半導体装置
JP2003318344A (ja) * 2002-04-22 2003-11-07 Sanyo Electric Co Ltd 半導体装置
JP2004128264A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP2004328015A (ja) * 2004-08-20 2004-11-18 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2005311099A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 半導体装置及びその製造方法
JP2010010503A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd 半導体装置
CN104425471A (zh) * 2013-08-27 2015-03-18 三菱电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451516B2 (ja) * 1996-04-09 2003-09-29 オムロン株式会社 電子部品およびその製造方法並びにろう付け方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2004128265A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP4499577B2 (ja) 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
DE112015005836B4 (de) * 2014-12-29 2022-04-14 Mitsubishi Electric Corporation Leistungsmodul

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
JP2001217371A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 樹脂パッケージ型半導体装置
JP2003318344A (ja) * 2002-04-22 2003-11-07 Sanyo Electric Co Ltd 半導体装置
JP2004128264A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP2005311099A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 半導体装置及びその製造方法
JP2004328015A (ja) * 2004-08-20 2004-11-18 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2010010503A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd 半導体装置
CN104425471A (zh) * 2013-08-27 2015-03-18 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
CN111602240B (zh) 2023-08-01
JP6812535B2 (ja) 2021-01-13
JPWO2019167284A1 (ja) 2020-04-09
WO2019167284A1 (ja) 2019-09-06
NL2022613B1 (en) 2020-02-10
NL2022613A (en) 2019-09-06

Similar Documents

Publication Publication Date Title
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP5098951B2 (ja) 半導体装置
US10242961B2 (en) Semiconductor device
JP7137558B2 (ja) 半導体装置
KR101614669B1 (ko) 전력용 반도체 장치
JP2009231805A (ja) 半導体装置
US12040301B2 (en) Semiconductor device
JP6230238B2 (ja) 半導体装置及びその製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
CN115547967A (zh) 半导体封装件用夹片结构体及包括其的半导体封装件
US12009310B2 (en) Semiconductor device
US20130105985A1 (en) Semiconductor device
WO2019235146A1 (ja) 半導体モジュール
JP5869285B2 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
JP6160542B2 (ja) 半導体装置
CN111602240B (zh) 树脂封装型半导体装置
US20210217721A1 (en) Semiconductor device
US20230092121A1 (en) Semiconductor device
CN111587488B (zh) 电子模块
US20240304537A1 (en) Electronic device
US20230109985A1 (en) Semiconductor module
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
WO2022049999A1 (ja) 半導体装置
WO2023214500A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant