JP2004328015A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2004328015A
JP2004328015A JP2004240416A JP2004240416A JP2004328015A JP 2004328015 A JP2004328015 A JP 2004328015A JP 2004240416 A JP2004240416 A JP 2004240416A JP 2004240416 A JP2004240416 A JP 2004240416A JP 2004328015 A JP2004328015 A JP 2004328015A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
sealing resin
semiconductor chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004240416A
Other languages
English (en)
Other versions
JP3639302B2 (ja
Inventor
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004240416A priority Critical patent/JP3639302B2/ja
Publication of JP2004328015A publication Critical patent/JP2004328015A/ja
Application granted granted Critical
Publication of JP3639302B2 publication Critical patent/JP3639302B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リードの下部を外部電極として機能させた樹脂封止型半導体装置において、半導体素子の高密度化と信頼性の向上とを実現する。
【解決手段】 吊りリード10により支持されるダイパッド11と、ダイパッド11上に搭載された半導体チップ12と、リード13と、電極パッドとリード13とを電気的に接続する金属細線14と、吊りリード10,ダイパッド11,半導体チップ12,リード13及び金属細線14を封止する封止樹脂15とが設けられている。リード13の下部が外部電極16として機能する。各外部電極16の配列ピッチが辺の中央部で小さく、コーナー部で大きくなっていることで、応力の大きいコーナー部におけるリードの剥がれ等を防止し、信頼性の高めながら、中央部における外部電極数を増大させて、半導体素子の高密度化を図る。
【選択図】 図2

Description

本発明は、半導体チップとこれに接続されるリードフレームとを樹脂で封止してなる樹脂封止型半導体装置に係り、特に信頼性の向上対策に関する。
近年、機器の小型・軽量化を目的として、プリント基板に実装する半導体製品の小型化・薄型化が強く要求されている。この目的を実現するために、例えば、ポリイミドテープを用いたTAB実装技術等が開発されている。しかし、現在でも、一般的な機器には、半導体チップとこれに接続されるリードフレームとを樹脂で封止してなる樹脂封止型半導体装置が汎用されている。
以下、現在汎用されている樹脂封止型半導体装置について説明する。図8は、従来の両面封止型の樹脂封止型半導体装置の一例を示す断面図である。
図8に示す従来の樹脂封止型半導体装置は、リードフレームのダイパッド102の上に半導体チップ103を搭載し、その半導体チップ103の電極パッド(図示せず)とリードフレームのインナーリード104とを金属細線105により電気的に接続している。そして、半導体チップ103、ダイパッド102、インナーリード104及び金属細線105が封止樹脂106内に封止されている。そして、インナーリード104につながり封止樹脂106の外方に突出しているアウターリード101がプリント配線板等に接続される外部電極端子となる。この構造では、半導体チップ103の上方とダイパッド102の下方との双方に封止樹脂106が存在することになるので、半導体装置全体の厚みが大きくなる欠点がある。
そこで、図9及び図10に示す片面封止型半導体装置が考えられている。ただし、図9はインナーリード104が存在する断面における従来の片面封止型半導体装置の断面図であり、図10は従来の片面封止型半導体装置の裏面図である。図9及び図10に示す各部に用いられる材料・機能は図8におけると同じなので同一番号を付して、その説明は省略する。図9及び図10に示す片面封止型の半導体装置の構造では、封止樹脂106がダイパッド102の半導体チップ103を搭載している面側にのみ存在しているので、半導体装置全体の厚さを小さくすることができる。
実開昭54−106776号公報 実開昭61−42856号公報 特開平6−21304号公報 特開平6−21315号公報 特許第2915892号公報
しかしながら、上記図9及び図10に示す従来の樹脂封止型半導体装置においては、以下のような問題がある。
すなわち、片面封止型の半導体装置の場合、両面封止型の半導体装置に比べてインナーリード104の下方に封止樹脂が存在しないことから、インナーリード104に対する封止樹脂106の保持力がどうしても弱くなるので、図8に示す断面内においてインナーリード104に引っ張り力などの力が作用すると、インナーリード104が容易に封止樹脂から剥がれるおそれがある。特に、半導体チップ内に多数の半導体素子(トランジスタなど)を搭載して高密度化を図ることで、外部電極端子数が増大すると、プリント配線板にかかる曲げ応力により、半田等によって基板に取り付けられた半導体装置の外部電極端子がプリント配線板や封止樹脂から剥がれたり、実装後における半導体装置の温度サイクル耐性が低下したりするなど、信頼性の低下を招くおそれがある。
本発明は、半導体装置に印加される熱応力等の応力が、特に半導体装置のコーナー部に近づくほど顕著になる点に着目してなされたものである。
本発明の第1の目的は、半導体装置の1つの辺における外部電極の配置密度を辺の中央部と端部(つまりコーナー部に近い部分)とで異ならせることにより、外部電極数の増大を図りつつ、封止樹脂と外部電極との間の接合力の強化を図ることにある。
また、本発明の第2の目的は、半導体装置の1つの辺における外部電極の面積を辺の中央部と端部とで異ならせることにより、外部電極数の増大を図りつつ、外部電極とプリント配線板等の実装基板との間の接合力の強化を図ることにある。
さらに、本発明の第3の目的は、半導体装置の各辺における外部電極の形状を利用することで、半導体装置の基準位置を識別を可能とし、実装基板への取り付けの容易化を図ることにある。
上記第1の目的を達成するために、本発明では、請求項1〜9に記載されている第1の半導体装置に関する手段と、請求項12〜19に記載されている第1のリードフレームに関する手段とを講じている。
また、上記第2の目的を達成するために、本発明では、請求項10に記載されている第2の半導体装置に関する手段と、請求項20に記載されている第2のリードフレームに関する手段とを講じている。
また、上記第3の目的を達成するために、本発明では、請求項11に記載されている第3の半導体装置に関する手段を講じている。
本発明の第1の半導体装置は、請求項1に記載されているように、主面上に電極パッドを有する半導体チップと、上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、上記リードの下部が外部電極として機能するとともに、上記半導体装置の裏面における上記外部電極の配列ピッチが、上記封止樹脂のコーナー部におけるよりも辺の中央部において小さい構造となっている。
これにより、リードの下部が外部電極として機能することで、従来封止樹脂の外方に突出するように形成されていたアウターリードは不要となる。
ここで、プリント配線板等の実装基板に半導体装置をはんだ付けするなどして実装する際に、半導体基板の構成部材の熱膨張率の違いによって応力が発生する。また、半導体装置を実装したプリント配線板等を使用機器のケース内にねじ止めやソケットへの挿入などによって取り付ける際にも、加えられた力によって実装基板はわずかではあるが湾曲するなどの変形をし、実装基板に接合された半導体装置に応力を発生させてしまう。このように熱応力等の応力が強く作用する半導体装置のコーナー部においては、リードの配列ピッチが大きくリードに対する封止樹脂の存在割合が大きいことで、リードに対する封止樹脂の保持力が大きく、リードの抜け,剥がれ等を防止できる。一方、半導体装置の辺の中央部においては、リードの配列ピッチが小さくリードに対する封止樹脂の存在割合が比較的小さいことから、封止樹脂の保持力がコーナー部におけるよりも弱くなるが、リードに作用する応力が小さいので不具合は生じない。また、半導体装置の辺の中央部には密に外部電極を配列できることから、外部電極数を増大させることができる。
よって、半導体装置内に収納される半導体素子の高密度化を図りつつ、半導体装置の信頼性の向上を図ることができる。
請求項2に記載されているように、請求項1の半導体装置において、上記リードの長さを上記封止樹脂のコーナー部におけるよりも辺の中央部で大きくすることが好ましい。
これにより、半導体装置の多角形の辺の中央部において、実装基板との接合部となる外部電極の下面の面積を広く維持しながら、リードの配列ピッチを小さくすることが可能になる。
請求項3に記載されているように、請求項1又は2の半導体装置において、上記半導体装置の裏面における上記外部電極の下面の幅を上記封止樹脂の辺の中央部よりもコーナー部で広くしておくことが好ましい。
これにより、リードの長さに制約のあるコーナー部においても外部電極と実装基板の接続端子との接触面積を大きく確保できるので、封止樹脂のコーナー部に作用する大きな応力に対する実装基板との接合の信頼性を確保できる。
請求項4に記載されているように、請求項1〜3のうちいずれか1つの半導体装置において、上記半導体装置の裏面における上記外部電極の下面の面積を上記封止樹脂の辺の中央部におけるよりもコーナー部において大きくしておくことが好ましい。
これにより、半導体装置のコーナー部においては外部電極と実装基板の接続端子との接触面積が確実に大きくなるので、半導体装置の信頼性の向上に加え、半導体装置のコーナー部に作用する大きな応力に対する実装基板との接合の信頼性が向上する。
請求項5に記載されているように、請求項1〜4のうちいずれか1つの半導体装置において、上記リードのうち封止樹脂の内方側の一部に広幅部を設けることができる。
これにより、リードを側方に引っ張る力に対する広幅部のアンカー効果によって、リードの抜け,剥がれを防止することができる。
請求項6に記載されているように、請求項1〜5のうちいずれか1つの半導体装置において、上記リードの少なくとも一部における下部の幅を上部の幅よりも狭くしておくことができる。
これにより、リードを下方に引っ張る力に対するリード上部のアンカー効果によって、リードの抜け,剥がれを防止することができる。
請求項7に記載されているように、請求項1〜6のうちいずれか1つの半導体装置において、上記リードの一部に溝部を形成しておくことができる。
これにより、リードと封止樹脂との接触面積が増大するので、各リードに対する封止樹脂の保持力が強くなり、半導体装置の信頼性が向上する。
請求項8に記載されているように、請求項1〜7のうちいずれか1つの半導体装置において、上記リードのうち少なくとも上記封止樹脂から露出している部分にパラジウムメッキを施しておくことが好ましい。
これにより、実装基板への実装の際にはんだ等の導電性部材とのなじみ性が向上する。
請求項9に記載されているように、請求項1〜8のうちいずれか1つの半導体装置において、上記半導体装置の各辺のうち1つの辺における少なくとも1つの外部電極の形状を、半導体装置の基準位置の識別マークとなるように形成しておくことができる。
これにより、請求項1等の作用効果に加え、半導体装置の検査時や実装基板への実装時における基準位置を容易かつ迅速に識別することができ、半導体装置の製造の容易化が実現する。
本発明の第2の半導体装置は、請求項10に記載されているように、主面上に電極パッドを有する半導体チップと、上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、上記リードの下部が外部電極として機能するとともに、上記半導体装置の裏面における上記外部電極の下面の面積が、上記封止樹脂の辺の中央部におけるよりもコーナー部において大きい構造となっている。
これにより、半導体装置のコーナー部においては外部電極と実装基板の接続端子との接触面積が確実に大きくなるので、半導体装置のコーナー部に作用する大きな応力に対する実装基板との接合の信頼性が向上する。
本発明の第3の半導体装置は、請求項11に記載されているように、主面上に電極パッドを有する半導体チップと、上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、上記リードの下部が外部電極として機能するとともに、上記封止樹脂の各辺のうち1つの辺における少なくとも1つの外部電極の形状が、半導体装置の基準位置の識別マークとなるように形成されている構造となっている。
これにより、半導体装置の検査時や実装基板への実装時における基準位置を容易かつ迅速に識別することができ、半導体装置の製造の容易化が実現する。
本発明の第1のリードフレームは、請求項12に記載されているように、主面上に電極パッドを有する半導体チップを搭載するためのリードフレームであって、多角形の外枠と、上記半導体チップの搭載領域に近接した位置から外方に延びて上記外枠に接続され、かつ配列ピッチが上記外枠のコーナー部におけるよりも辺の中央部で小さいように配列された複数のリードとを備えている。
請求項13に記載されているように、請求項12のリードフレームにおいて、上記リードの長さを上記外枠のコーナー部におけるよりも辺の中央部で大きくしておくことができる。
請求項14に記載されているように、請求項12又は13のリードフレームにおいて、上記リードの下面の幅を上記外枠の辺の中央部よりもコーナー部で広くしておくことが好ましい。
請求項15に記載されているように、請求項12〜14のうちいずれか1つのリードフレームにおいて、上記リードの下面の面積が上記外枠の辺の中央部におけるよりもコーナー部において大きいことが好ましい。
請求項16に記載されているように、請求項12〜15のうちいずれか1つのリードフレームにおいて、上記リードのうち上記半導体チップ搭載位置に近接する側の一部に広幅部を設けることができる。
請求項17に記載されているように、請求項12〜16のうちいずれか1つのリードフレームにおいて、上記リードの少なくとも一部における下部の幅を上部の幅よりも狭くしておくことができる。
請求項18に記載されているように、請求項12〜17のうちいずれか1つのリードフレームにおいて、上記リードの一部に溝部を形成しておくことができる。
請求項19に記載されているように、請求項12〜18のうちいずれか1つに記載のリードフレームにおいて、少なくとも上記リードにパラジウムメッキを施しておくことができる。
請求項12〜19により、それぞれ請求項1〜8の半導体装置の作用効果を得るためのリードフレームが得られる。
本発明の第2のリードフレームは、請求項20に記載されているように、主面上に電極パッドを有する半導体チップを搭載するためのリードフレームであって、多角形の外枠と、上記半導体チップに近接した位置から外方に延びて上記外枠に接続され、かつ下面の面積が上記外枠の辺の中央部におけるよりもコーナー部で大きいように形成された複数のリードとを備えている。
これにより、請求項10の半導体装置の作用効果を得るためのリードフレームが得られる。
請求項21に記載されているように、請求項12〜20のうちいずれか1つのリードフレームにおいて、上記半導体チップを搭載するためのダイパッドと、上記ダイパッドと上記外枠とを接続するための吊りリードとをさらに備えることができる。
これにより、汎用されている製造手法を利用して、樹脂封止型半導体装置を製造するためのリードフレームが得られる。
本発明の第1の半導体装置によれば、半導体チップ,リード及び接続部材をリードの下面を露出させた状態で封止樹脂内に封止した樹脂封止型半導体装置において、リードの下部を外部電極として機能させるとともに、半導体装置の裏面における外部電極の配列ピッチがコーナー部におけるよりも辺の中央部において小さい構造としたので、特に熱応力等の応力が強く作用するコーナー部におけるリードの抜け,剥がれ等の不具合を防止することにより、半導体装置内の半導体素子の高密度化を図りつつ、信頼性の向上を図ることができる。
本発明の第2の半導体装置によれば、半導体チップ,リード及び接続部材をリードの下面を露出させた状態で封止樹脂内に封止した樹脂封止型半導体装置において、リードの下部を外部電極として機能させるとともに、半導体装置の裏面における外部電極の下面の面積が辺の中央部におけるよりもコーナー部において大きい構造としたので、特に熱応力等の応力が強く作用するコーナー部における実装基板との接合力を高めることにより、実装後における半導体装置の信頼性の向上を図ることができる。
本発明の第3の半導体装置によれば、半導体チップ,リード及び接続部材をリードの下面を露出させた状態で封止樹脂内に封止した樹脂封止型半導体装置において、リードの下部を外部電極として機能させるとともに、各辺のうち1つの辺における少なくとも1つの外部電極の形状を半導体装置の基準位置の識別マークとなるように形成しておく構造としたので、半導体装置の検査時や実装基板への実装時における基準位置を容易かつ迅速に識別することができ、半導体装置の製造の容易化を図ることができる。
本発明の第1のリードフレームによれば、上記第1の半導体装置の効果を実現するためのリードフレームの提供を図ることができる。
本発明の第2のリードフレームによれば、上記第2の半導体装置の作用効果を得るためのリードフレームの提供を図ることができる。
以下、本発明の樹脂封止型半導体装置の実施形態について図面を参照しながら説明する。
(第1の実施形態)
図1,図2及び図3は、それぞれ本発明の第1の実施形態に係る樹脂封止型半導体装置の構造を説明する断面図,上面図及び裏面図である。ただし、図2の平面図では、内部構造を理解しやすくするため、封止樹脂を透視した状態を示している。また、図1は、図2に示すI-I線における断面図である。
図1〜図3に示すように、本実施形態の樹脂封止型半導体装置は、リードフレームの一部である吊りリード10と、吊りリード10により支持されるダイパッド11と、ダイパッド11上に搭載され内部に多数の半導体素子を有する半導体チップ12と、先端が半導体チップ12の近傍に配置されたリード13と、半導体チップ12の主面上の電極パッド(図示せず)とリード13とを電気的に接続する接続部材としての金属細線14と、吊りリード10,ダイパッド11,半導体チップ12,リード13及び金属細線14とを封止する封止樹脂15とによって構成されている。そして、リード13の下部が外部電極16として機能する。つまり、外部電極16の下面とプリント配線板等の実装基板の配線面とをはんだ等により接合することで、半導体装置を実装基板上に実装できるように構成されている。
また、図1に示すように、各吊りリード10には、ダイパッド11を外部電極16よりも上方に位置させる(つまりアップセットする)ための段差部17が形成されているので、ダイパッド11の下方に封止樹脂15の下方部分15aが存在し、半導体チップ12の上方には封止樹脂の上方部分15bが存在している。つまり、半導体チップ12とダイパッド11が両面側において樹脂封止されている。
また、各リード13の上面側にはそれぞれ複数例えば2つの溝19が形成されており、この溝19によって封止樹脂15とリード13との接触面積を増大させ、リード13に対する封止樹脂15の保持力を高めるようにしている。
ここで、本実施形態に係る半導体装置の特徴は、図2及び図3に示すように、半導体装置の裏面に露出している各外部電極16のピッチが均一でない点である。すなわち、半導体装置の各辺の中央部では各外部電極16の配列ピッチが小さく、コーナー部である各辺の端部に向かうにつれて各外部電極16間の配列ピッチが大きくなっている。
したがって、本実施形態の半導体装置によると、特に熱応力等の応力が強く作用する半導体装置のコーナー部付近、つまりコーナー部では外部電極16の配列ピッチつまりリード13の配列ピッチを大きくしておき、応力が比較的弱く作用する各辺の中央部でリード13の配列ピッチを小さくすることで、半導体装置全体としての信頼性を低下させることなく、同じサイズの半導体装置同士で比較すると外部電極数を増大させることができる。例えば、コーナー部においてリード13に大きな応力が作用しても、コーナー部ではリード13に対する封止樹脂の存在割合が大きいので、リード13に対する封止樹脂15の保持力が大きい。一方、各辺の中央部では各リード13に対する封止樹脂の存在割合が小さくなり、封止樹脂15の保持力が比較的弱くなるが、この中央部ではリード13に作用する熱応力等の応力が小さい。したがって、実装後に熱サイクルが作用しても、各リード13が封止樹脂15から剥がれる等の不具合が生じる確率は小さくなり、かつその確率は各リード13間でほぼ同等になる。つまり、信頼性が向上することになる。
なお、本実施形態の半導体装置は、図1に示すように、ダイパッド11が外部電極16より上方に位置するように、吊リード10に段差17が形成されているので、ダイパッド11の下方に封止樹脂15の下方部分15aが存在している。つまり、半導体チップ12とダイパッド11が両面において樹脂封止されている。そして、この段差部17の両側の高低差を小さくすることにより、薄型でありながら信頼性の高い半導体装置が得られるという利点をも有する。
ただし、本発明はかかる実施形態に限定されるものではなく、図11に示すように、外部電極16を封止樹脂の下面よりも下方に若干突出させたり、あるいは、ダイパット11の下面を露出させ足りした形態の片面封止型の半導体装置に適用しても同様の利点が得られることはいうまでもない。
さらに、リード13の上面側に溝19が形成されているので、リード13と封止樹脂15との接触面積が増大するために封止樹脂15の保持力が増大する。したがって、より信頼性の高い半導体装置が得られることになる。
また、本実施形態における半導体装置においては、図1及び図2に示すように、リード13の先端部分に2つの溝19を形成し、その溝19の間の領域に金属細線14を接続しているので、金属細線14のリード13との接続部に熱応力によって生じる歪みが緩和され、金属細線14の断線等の不具合を抑制する効果も得られる。
また、本実施形態に係る半導体装置の構成は、従来の半導体装置に比べると、封止樹脂15の側方に突出する外部ーリードがない分だけ装置が小型化される。
なお、本実施形態ではダイパッド11は搭載しようとする半導体チップ12よりも小さな面積を有する構成としているが、本発明はかかる実施形態の構造に限定されるものではない。
図4は、本実施形態の樹脂封止型半導体装置の製造に適したリードフレームの一例を示す図である。同図に示すように、本実施形態に係るリードフレームは、矩形状の外枠20と、外枠20で囲まれる領域内に配置され半導体チップを搭載するためのダイパッド11と、ダイパッド11と外枠20とを接続するための吊りリード10と、半導体チップの搭載領域に近接した位置から外方に延びて外枠20に接続されるリード13とを備えている。吊りリード10にはダイパッド11をアップセットするための段差部17が設けられている。そして、リード13の配列ピッチは、外枠20のコーナー部におけるよりも辺の中央部で小さいように配列されている。
次に、本実施形態に係る樹脂封止型半導体装置の製造方法について、図1〜図4を参照しながら説明する。
まず、図4に示すリードフレームを形成した後、導電性接着剤により半導体チップ12の裏面をダイパッド11に接合する。これらのリードフレームには、半導体装置のプリント配線板への実装のために、半導体チップの搭載前に予め、或いは、樹脂封止工程後にパラジウムメッキを行う。なお、半導体チップの搭載前に予めパラジウムメッキを施す場合には、インナーリード13の部分を除いた他の部分をマスクしてリード13のみをメッキするようにしてもよい。
次に、半導体チップ12の電極パッド(図示せず)とリードフレームのリード13とを金属細線14により電気的に接続する。その際、リード13側における金属細線14の接続部は、リード13に設けられた2つの溝部19間におけるリード13の上面である。
次に、トランスファーモールドにより、半導体チップ12,ダイパッド11,吊りリード10,リード13及び金属細線14を封止樹脂15により封止する。この場合、ダイパッド11の下方に封止樹脂15の下方部分15aが存在し、半導体チップ12の上方には封止樹脂の上方部分15bが存在するように、つまり、半導体チップ12とダイパッド11を両面側において封止する。封止樹脂15の厚みは、ダイパッド部11の下方にある下方部分15aの下面がリード部13の裏面と同一面になり、半導体チップ12の上方にある上方部分15bでは、金属細線14のループ高さ以上の厚さになるように封止する。なお、樹脂封止工程では、リード13の裏面側に封止樹脂15が回り込まないように気密性よく封止することが好ましい。
そして、リードフレームのアウターリードの切断を行い、封止樹脂15の側端とリードの先端とほぼ同一面になるように成形する。
以上のような工程により、半導体チップ12とダイパッド11の両面を樹脂で封止した信頼性の高い半導体装置を製造することができる。以上の製造工程は、図7に示す従来の半導体装置を形成する工程にくらべ、アウターリードを加工する工程が不要となり、量産性に優れている。
以上の工程に用いられるリードフレームは、図2に例示した外部電極16の配置・形状を持ち、プリント配線板に実装された時に半導体装置にかかる応力により、外部電極16のはんだ付け部と封止樹脂15からの剥がれ,抜けが発生しないようにしている。
(第2の実施形態)
次に、第2の実施形態について説明する。図5は本実施形態における半導体装置の裏面図である。本実施形態においても、半導体装置の断面構造は上記第1の実施形態における図1に示す構造と同じであるので、断面図の図示は省略する。また、本実施形態の半導体装置の上面構造は図5に示す裏面図から容易に理解できるので、上面図の図示は省略する。
図5に示すように、本実施形態の半導体装置において、各辺における外部電極16(つまりリード13)の配列ピッチが各辺の中央部で小さくコーナー部で大きい点は上記第1の実施形態と同じである。ただし、本実施形態では、半導体装置のコーナー部(辺の端部)においては外部電極16の幅が広くかつ短いのに対し、中央部に向かうほど外部電極16の幅が狭くかつ長くなるように形成されている点が特徴である。ただし、半導体装置の4つの辺のうち図中の下辺においては、中央部の1対の外部電極16が短く形成されている。
本実施形態の半導体装置によると、半導体装置の各辺における外部電極16(リード13)の配列ピッチを中央に向かうほど小さくするとともに、外部電極16(リード13)の幅を中央に向かうほど狭くすることで、各辺の中央部に、上記第1の実施形態よりもさらに高密度に外部電極16を設けることができる。そして、半導体装置内における半導体素子の高密度化を図りつつ、上記第1の実施形態と同様の作用によって半導体装置の信頼性の向上を図ることができるのである。なお、コーナー部でリードを長くすると、相隣接する辺の端部のリードが互いに接触したり、吊りリードに接触するおそれもあるが、辺の中央部ではかかる制約はない。
なお、本実施形態において、リード13の下部である外部電極16の下面の面積をコーナー部に向かうほど大きくすることが好ましい。外部電極16は、一般的にははんだ付けによってプリント配線板等の実装基板の接続端子に接続されるが、その際にも半導体装置のコーナー部ほど両者の接続部に加わる熱応力等の応力が大きい。したがって、外部電極16の下面の面積をコーナー部に向かうほど大きくすることにより、外部電極16と実装基板の接続端子との接合の信頼性を高く維持することができる。
さらに、本実施形態では、半導体装置の4つの辺のうち図中の下辺において中央部の1対の外部電極16を短くして、他の辺とは外部電極16の形状の変化状態を異ならせている。このように、1つの辺の単独または複数の外部電極の形状を他の辺と異なる形状にすることは、外部電極の配列ピッチを変更するとより容易になる。そして、他の辺と異なる形状の外部電極は、半導体装置の検査、プリント配線板への実装時の位置・方向の識別マークとして役立つ。このように、識別マークとして使用する方法は、実施形態のごとく外部電極の配列ピッチをコーナー部と辺の中央部とで異ならせたものに限定されるものではなく、外部電極の配列が等ピッチのものであっても効果を発揮することができる。
(第3の実施形態)
次に、第3の実施形態について説明する。図6は本実施形態における半導体装置の裏面図である。本実施形態においても、半導体装置の断面構造は上記第1の実施形態における図1に示す構造と同じであるので、断面図の図示は省略する。また、本実施形態の半導体装置の上面構造は図6に示す裏面図から容易に理解できるので、上面図の図示は省略する。
図6に示すように、本実施形態の半導体装置において、各辺における外部電極16(つまりリード13)の配列ピッチが各辺の中央部で小さくコーナー部で大きい点は上記第1の実施形態と同じである。本実施形態では、半導体装置のコーナー部においては外部電極16の幅が広いのに対し、中央部に向かうほど外部電極16の幅が狭くなるように形成されている点が特徴である。ただし、各外部電極16の長さは共通である。
本実施形態の半導体装置によると、半導体装置の各辺における外部電極16の配列ピッチを中央に向かうほど小さくするとともに、リード13の幅を中央に向かうほど狭くすることで、各辺の中央部に、上記第1の実施形態よりもさらに高密度にリード13つまり外部電極16を設けることができる。そして、半導体装置内における半導体素子の高密度化を図りつつ、上記第1の実施形態と同様の作用によって、半導体装置の信頼性の向上を図ることができる。
また、本実施形態では、外部電極16の下面の面積を辺の中央部におけるよりもコーナー部で大きくしているので、以下の作用効果が得られる。上述のように、プリント配線板等の実装基板に搭載された状態では、半導体装置のコーナー部ほど両者の接続部に加わる熱応力等の応力が大きい。そこで、外部電極16の下面の面積を辺の中央部におけるよりもコーナー部で大きくすることにより、コーナー部付近における外部電極と実装基板の接続端子との間の接合力を高めることができ、外部電極16と実装基板との接合の信頼性を高く維持することができる。
特に、本実施形態のように、外部電極16の配列ピッチを辺の中央部におけるよりもコーナー部で大きくすることにより、外部電極の下面の面積を辺の端部に向かうほど大きくすることが容易である。すなわち、半導体装置自体の信頼性の向上効果に加えて、半導体装置をプリント配線板等の実装基板に実装する場合に、半導体装置の外部電極と実装基板の配線との間の接合部の信頼性の向上をも図ることができるのである。
また、プリント配線板への実装は、半導体装置の直交する中心線でプリント配線板の配線導体との位置あわせをする実装方法が一般的で、この方法でははんだの表面張力の釣り合いによってセルフアライメント効果が生じ、位置補正がされることが知られている。したがって、外部電極の下面の幅を広げることによりセルフアライメント効果が大きくなるので、実装基板上への半導体装置の実装がより容易になるという利点もある。
なお、本実施形態においても、図6の破線に示すように、外部電極の一部の長さを長くするなど、形状を他の外部電極と異ならせることにより、半導体装置を実装基板に実装する際の外部電極と実装基板の配線上の接続端子との接続関係を容易かつ迅速に識別できるように構成することができる。
(その他の実施形態)
次に、上記各実施形態に共通に適用できる他の実施形態について説明する。
上記各実施形態において、パット11の下面を露出するようにしてもよい。その場合、吊りリード10に段差部を設けずにストレート形状とすれば、ダイパッド11の下面は封止樹脂から露出する。このように片面封止型半導体装置とすることにより、半導体装置全体の厚みをより薄くできる。
図7(a),(b)に示すように、上記各実施形態において、リード13の内部に広幅部18を設けることができる。ここで、リード13の2つの溝19のうち一方の溝19は幅の狭い部分にあり、他方の溝19は内方の広幅部18にあるようにする。このように、リード13の封止樹脂15内における内部側の幅が外側の幅より広くなるように厚さ方向の幅を加工することによリ、外部電極と封止樹脂との接着力を強化することができる。特に、リード13を側方に引っ張る力に対する広幅部18のアンカー効果によって、リード13の抜け,剥がれを防止することができ、半導体装置の信頼性の向上を図ることができる。
さらに、リードの広幅部18において、図7(a)の破線に示すように、リード13の下部である外部電極16となる部分の幅を狭くすることにより、リード13に下方の引っ張り力に対するアンカー効果を生ぜしめることができ、外部電極16を下方にの引っ張る力に対する抜け,剥がれの防止に有効であり、半導体装置の信頼性の向上を図ることができる。
ただし、広幅部だけでなく狭幅部分にこのような段付形状が設けられていてもよいし、広幅部を有しない平面的にストレート形状のリードに対して段付形状が設けられていてもよい。
また、上記図1及び図2に示すような溝19を有しないリードに対しての本発明は適用できるものである。
なお、上記第2,第3の実施形態では、各外部電極16の配列ピッチが均一であっても、外部電極16の下面の面積が辺の中央部で小さくコーナー部で大きくすることにより、半導体装置の外部電極16とプリント配線板等の接続端子との接合の信頼性を高める効果があるのはいうまでもない。
また、上記各実施形態では、吊りリードやダイパッドが存在するが、吊りリード,ダイパッドは必ずしも必要でない。吊りリードやダイパッドが存在しない半導体装置であっても、本発明の効果を有効に発揮することができる。
さらに、上記各実施形態では、リードと半導体チップの電極パッドとを電気的に接続する接続部材として金属細線を用いているが、金属細線の代わりに、バンプ等を用いてもよいことはいうまでもない。
第1の実施形態に係る樹脂封止型半導体装置の断面図である。 第1の実施形態に係る樹脂封止型半導体装置の構造を封止樹脂を透過して示す上面図である。 第1の実施形態に係る樹脂封止型半導体装置の裏面図である。 第1の実施形態に係る樹脂封止型半導体装置の製造に適したリードフレームの構造の一例を示す平面図である。 第2の実施形態に係る樹脂封止型半導体装置の裏面図である。 第3の実施形態に係る樹脂封止型半導体装置の裏面図である。 他の実施形態におけるリードの形状を示す平面図及び斜視図である。 従来の両面封止型半導体装置の断面図である。 従来の片面封止型半導体装置の断面図である。 従来の片面封止型半導体装置の裏面図である。 第1の実施形態の変形例に係る半導体装置の断面図である。
符号の説明
11 ダイパッド
12 半導体チップ
13 リード
14 金属細線(接続部材)
15 封止樹脂
16 外部電極
17 段差部
18 幅広部
19 溝
20 外枠

Claims (21)

  1. 主面上に電極パッドを有する半導体チップと、
    上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、
    上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、
    上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、
    上記リードの下部が外部電極として機能するとともに、
    上記半導体装置の裏面における上記外部電極の配列ピッチが、上記封止樹脂のコーナー部におけるよりも辺の中央部において小さいことを特徴とする樹脂封止型半導体装置。
  2. 請求項1記載の半導体装置において、
    上記リードの長さが上記封止樹脂のコーナー部におけるよりも辺の中央部で大きいことを特徴とする半導体装置。
  3. 請求項1又は2記載の半導体装置において、
    上記半導体装置の裏面における上記外部電極の下面の幅が上記封止樹脂の辺の中央部よりもコーナー部で広いことを特徴とする半導体装置。
  4. 請求項1〜3のうちいずれか1つに記載の半導体装置において、
    上記半導体装置の裏面における上記外部電極の下面の面積が上記封止樹脂の辺の中央部におけるよりもコーナー部において大きいことを特徴とする樹脂封止型半導体装置。
  5. 請求項1〜4のうちいずれか1つに記載の半導体装置において、
    上記リードのうち封止樹脂の内方側の一部に広幅部が設けられていることを特徴とする半導体装置。
  6. 請求項1〜5のうちいずれか1つに記載の半導体装置において、
    上記リードの少なくとも一部における下部の幅は上部の幅よりも狭くなっていることを特徴とする半導体装置。
  7. 請求項1〜6のうちいずれか1つに記載の半導体装置において、
    上記リードの一部に溝部が形成されていることを特徴とする半導体装置。
  8. 請求項1〜7のうちいずれか1つに記載の半導体装置において、
    上記リードのうち少なくとも上記封止樹脂から露出している部分にパラジウムメッキが施されていることを特徴とする半導体装置。
  9. 請求項1〜8のうちいずれか1つに記載の半導体装置において、
    上記封止樹脂の各辺のうち1つの辺における少なくとも1つの外部電極形状が、半導体装置の基準位置の識別マークとなるように形成されていることを特徴とする半導体装置。
  10. 主面上に電極パッドを有する半導体チップと、
    上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、
    上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、
    上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、
    上記リードの下部が外部電極として機能するとともに、
    上記半導体装置の裏面における上記外部電極の下面の面積が、上記封止樹脂の辺の中央部におけるよりもコーナー部において大きいことを特徴とする樹脂封止型半導体装置。
  11. 主面上に電極パッドを有する半導体チップと、
    上記半導体チップを含む周囲の領域を封止する多角形で板状の封止樹脂と、
    上記封止樹脂内の上記半導体チップに近接した位置から封止樹脂の側端まで延び、少なくとも下面の一部が上記封止樹脂から露出している複数のリードと、
    上記半導体チップの電極パッドと上記リードとを電気的に接続する接続部材とを備え、
    上記リードの下部が外部電極として機能するとともに、
    上記封止樹脂の各辺のうち1つの辺における少なくとも1つの外部電極の形状が、半導体装置の基準位置の識別マークとなるように形成されていることを特徴とする半導体装置。
  12. 主面上に電極パッドを有する半導体チップを搭載するためのリードフレームであって、
    多角形の外枠と、
    上記半導体チップの搭載領域に近接した位置から外方に延びて上記外枠に接続され、かつ配列ピッチが上記外枠のコーナー部におけるよりも辺の中央部で小さいように配列された複数のリードと
    を備えていることを特徴とするリードフレーム。
  13. 請求項12記載のリードフレームにおいて、
    上記リードの長さが上記外枠のコーナー部におけるよりも辺の中央部で大きいことを特徴とするリードフレーム。
  14. 請求項12又は13記載のリードフレームにおいて、
    上記リードの下面の幅が上記外枠の辺の中央部よりもコーナー部で広いことを特徴とするリードフレーム。
  15. 請求項12〜14のうちいずれか1つに記載のリードフレームにおいて、
    上記リードの下面の面積が、上記外枠の辺の中央部におけるよりもコーナー部において大きいことを特徴とする樹脂封止型リードフレーム。
  16. 請求項12〜15のうちいずれか1つに記載のリードフレームにおいて、
    上記リードのうち上記半導体チップ搭載位置に近接する側の一部に広幅部が設けられていることを特徴とするリードフレーム。
  17. 請求項12〜16のうちいずれか1つに記載のリードフレームにおいて、
    上記リードの少なくとも一部における下部の幅は上部の幅よりも狭くなっていることを特徴とするリードフレーム。
  18. 請求項12〜17のうちいずれか1つに記載のリードフレームにおいて、
    上記リードの一部に溝部が形成されていることを特徴とするリードフレーム。
  19. 請求項12〜18のうちいずれか1つに記載のリードフレームにおいて、
    少なくとも上記リードにパラジウムメッキが施されていることを特徴とするリードフレーム。
  20. 主面上に電極パッドを有する半導体チップを搭載するためのリードフレームであって、
    多角形の外枠と、
    上記半導体チップに近接した位置から外方に延びて上記外枠に接続され、かつ下面の面積が上記外枠の辺の中央部におけるよりもコーナー部で大きいように形成された複数のリードと
    を備えていることを特徴とするリードフレーム。
  21. 請求項12〜20のうちいずれか1つに記載のリードフレームにおいて、
    上記半導体チップを搭載するためのダイパッドと、
    上記ダイパッドと上記外枠とを接続するための吊りリードと
    をさらに備えていることを特徴とするリードフレーム。
JP2004240416A 2004-08-20 2004-08-20 樹脂封止型半導体装置 Expired - Lifetime JP3639302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004240416A JP3639302B2 (ja) 2004-08-20 2004-08-20 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004240416A JP3639302B2 (ja) 2004-08-20 2004-08-20 樹脂封止型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1649898A Division JPH11214606A (ja) 1998-01-29 1998-01-29 樹脂封止型半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2004328015A true JP2004328015A (ja) 2004-11-18
JP3639302B2 JP3639302B2 (ja) 2005-04-20

Family

ID=33509492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004240416A Expired - Lifetime JP3639302B2 (ja) 2004-08-20 2004-08-20 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP3639302B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置
US8436451B2 (en) 2010-02-26 2013-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2016012673A (ja) * 2014-06-30 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN111602240A (zh) * 2018-03-02 2020-08-28 新电元工业株式会社 树脂封装型半导体装置
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置
US8436451B2 (en) 2010-02-26 2013-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing a semiconductor device
US8853842B2 (en) 2010-02-26 2014-10-07 Renesas Electronics Corporation Semiconductor device sealed with a resin molding
JP2016012673A (ja) * 2014-06-30 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10553525B2 (en) 2014-06-30 2020-02-04 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
CN111602240A (zh) * 2018-03-02 2020-08-28 新电元工业株式会社 树脂封装型半导体装置
CN111602240B (zh) * 2018-03-02 2023-08-01 新电元工业株式会社 树脂封装型半导体装置
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Also Published As

Publication number Publication date
JP3639302B2 (ja) 2005-04-20

Similar Documents

Publication Publication Date Title
JP4308608B2 (ja) 半導体装置
US7687893B2 (en) Semiconductor package having leadframe with exposed anchor pads
TWI409926B (zh) 導線架
US8853842B2 (en) Semiconductor device sealed with a resin molding
JPH1056129A (ja) 積層型ボトムリード半導体パッケージ
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
JP2006210807A (ja) 半導体装置の製造方法
JP4819335B2 (ja) 半導体チップパッケージ
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2010506399A (ja) 電子デバイスおよびリードフレーム
JPH1070227A (ja) ボトムリード形半導体パッケージ
JP2002009217A (ja) 樹脂封止型半導体装置
JP2004328015A (ja) 樹脂封止型半導体装置
TWI792588B (zh) 半導體封裝
JPH09232499A (ja) 半導体装置
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JP2002359336A (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JP2652222B2 (ja) 電子部品搭載用基板
JP3061728B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040826

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

EXPY Cancellation because of completion of term